KR100865190B1 - 자가 발열 번인 - Google Patents

자가 발열 번인 Download PDF

Info

Publication number
KR100865190B1
KR100865190B1 KR1020067003017A KR20067003017A KR100865190B1 KR 100865190 B1 KR100865190 B1 KR 100865190B1 KR 1020067003017 A KR1020067003017 A KR 1020067003017A KR 20067003017 A KR20067003017 A KR 20067003017A KR 100865190 B1 KR100865190 B1 KR 100865190B1
Authority
KR
South Korea
Prior art keywords
burn
delete delete
oven
temperature
board
Prior art date
Application number
KR1020067003017A
Other languages
English (en)
Other versions
KR20060037443A (ko
Inventor
제프리 노리스
리차드 실베리아
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20060037443A publication Critical patent/KR20060037443A/ko
Application granted granted Critical
Publication of KR100865190B1 publication Critical patent/KR100865190B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/316Testing of analog circuits
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/2872Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • G01R31/2875Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature related to heating
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2868Complete testing stations; systems; procedures; software aspects
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/06Acceleration testing
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

디바이스(101)는 열 센서와 번인하는 동안 열을 발생시키고 내부 접합 온도를 조절하는 다양한 회로들을 포함한다. 이러한 회로들은 또한 테스트 용이화 설계(Design for Testing; 이하 DFT)라고 불리기도 한다. 도 1a를 참조하면, 디바이스(101)는 번인 보드(burn-in board; 103) 상에 실장된다. 그다음 번인 보드(103)는 번인을 하기 위해 도킹 스테이션(docking station; 105)에 삽입된다. 한 실시예에 따르면, 드라이버 카드(104)가 번인 보드(103) 상에 설치되어 상전이된 클럭 신호 및 디바이스(101)가 번인 실행을 개시하도록 하는 테스트 모드 엔트리 시퀀스에 포함된 신호를 디바이스(101)에 입력한다.
한 실시예에 따르면, 열을 발생시키는 것 이외에도, 디바이스는 번인하는 동안에 다양한 테스트를 수행하는 스테이트 시스템(state machine)을 포함한다. 그 결과 오븐을 조절하는 외부 컴퓨터 시스템과 드라이버가 더이상 필요하지 않게 된다. 게다가 더이상 드라이버에 번인 패턴을 입력할 필요가 없다. 외부 컴퓨터 시스템과 드라이버가 제외됨으로써 번인에 대한 시간과 비용이 절약된다.
디바이스가 번인하는 동안에 열을 발생시킬 수 있도록 함으로써 오븐이 제외되고 따라서, 비용과 시간을 줄일 수 있는 상당한 가능성이 생긴다. 먼저, 오븐이 제외됨으로써 오븐을 구입하고 유지하는 비용이 절약된다. 게다가, 번인 전에 오븐을 예열하거나 번인 후에 오븐을 냉각하는 것이 더이상 필요없기 때문에 번인 시간이 감소된다. 테스트 시간 감소와 더불어, 오븐이 제외됨으로 인해 공장에서 번인 을 수행하는 공정이 단순화된다. 게다가 부피가 큰 오븐이 제외됨으로써 공장의 공간이 절약되어 동시에 더 많은 디바이스가 번인되도록 할 수도 있다.
또한 디바이스는 오븐을 대체하는 내부 온-다이(on-die) 회로로 인해 과열을 방지하기 위한 방열판이 더이상 필요하지 않으며, 따라서 번인 비용이 더욱 감소한다. 온-다이 온도 조절의 또다른 이점은 각각의 디바이스들이 다른 디바이스로부터 독립적으로 스스로의 내부 온도를 조절하기 때문에 번인에 영향을 주는 디바이스들 간의 프로세스 편차를 방지할 수 있다는 것이다.

Description

자가 발열 번인{Self-heating burn-in}
본 발명은 반도체 기술에 관련된 것이며, 보다 구체적으로는 반도체 장치의 번인(Burn-in)에 관련된 것이다.
반도체 장치의 번인은 전압, 온도 및 시간의 다양한 조합을 사용하여 반도체 장치의 수명을 촉진시키는 것이다. 번인은 시간과 관련된 반도체 장치의 다양한 품질 수준을 예측한다. 반도체 생산자들은 반도체 장치의 수명을 평가하기 위하여 주로 번인을 사용한다. 또한 번인은 시간이 지남에 따라 반도체 장치들 중 불량의 수 그리고/또는 유형을 평가하는 품질 기준이기도 하다. 번인은 또한 반도체 장치가 초기 불량 단계를 통과하도록 촉진하기 위해 사용되기도 한다. 초기 불량은 반도체 장치 수명의 초기 상태이다. 수명이 짧은 반도체 장치는 보통 초기 불량 상태 중에 일찍 수명이 끝난다. 일단 반도체 장치가 이러한 수명의 초기 단계를 통과하면, 더 오랜 기간 동안 반도체 장치가 작동할 가능성이 높다.
반도체 장치를 번인하기 위하여, 일반적으로 번인 보드(burn-in board) 상의 소켓에 반도체 장치가 실장된다. 번인 보드는 번인되는 모든 반도체 장치들에 대한 신호 트레이스들(traces)을 고정하고 라우트(route) 하기 위해 사용되는 큰 회로 기판이다. 번인 보드는 주로 많은 디바이스를 수용하기 위해 다수의 소켓을 갖는 다. 반도체 장치가 번인 보드 상의 소켓에 연결되면, 번인 보드는 번인을 위해 오븐 속에 삽입된다.
반도체 장치에 입력 신호를 가하고 번인 상태에 있는 반도체 장치를 모니터링하기 위한 드라이버가 오븐의 뒷부분에 설치되며, 상기 드라이버는 번인 보드가 오븐 속에 투입된 후 번인 보드와 결합된다. 드라이버의 한 예로서 UBID(Universal Burn-In Driver)가 있다. 번인을 하기 전에, 오븐의 온도를 목표하는 수치까지 상승시키며, 온도를 상승시키는 데에 일반적으로 약 25분 정도가 소요된다. 번인하는 동안에 드라이버로부터 받은 디바이스 자극은 디바이스 내에 있는 가능한 많은 수의 게이트를 토글한다. 번인이 끝나면, 오븐이 냉각되고, 오퍼레이터가 안전하게 번인 보드를 오븐에서 제거할 수 있을 때까지 냉각되는 데에는 약 25분 정도 소요된다.
현재, 칩셋 디바이스에 대한 번인의 경우 디바이스의 접합 온도를 조절하는 고가의 구식 크라이테리어 18 오븐(Criteria 18 oven) 을 사용한다. 크라이테리어 18 오븐의 온도 범위는 제한되어 있다. 크라이테리어 18 오븐의 온도 범위의 하한선보다 낮은 온도로 칩셋 디바이스를 가열하기 위하여, 고가의 방열판(heat sink)이 번인 보드에 각각의 칩셋 디바이스가 실장된 소켓 상에 설치되어 개개의 디바이스의 온도를 요구되는 번인 온도까지 낮춘다. 게다가 크라이테리어 18 오븐은 높은 주위 온도에서 안정적인 상태로 작동해야 한다. 따라서 테스트 플로어의 내부 온도가 지속적으로 모니터링되어야 한다.
오븐과 드라이버를 조절하기 위하여, 현재의 기술에서는 외부 컴퓨터 시스템 을 사용한다. 컴퓨터 시스템은 번인하기 전에 적어도 하나 이상의 번인 패턴을 드라이버에 입력한다. 이러한 패턴을 입력하는데에 보통 20 내지 25분이 소요된다. 번인하는 동안에, 드라이버는 디바이스가 다양한 테스트를 실행하도록 조절하는 패턴을 사용한다.
개요
도 1a는 자가 발열 번인을 실행하는 한 실시예를 도시한다. 디바이스(101)는 열 센서와 번인하는 동안 열을 발생시키고 내부 접합 온도를 조절하는 다양한 회로들을 포함한다. 이러한 회로들은 또한 테스트 용이화 설계(Design for Testing; 이하 DFT)라고 불리기도 한다. 도 1a를 참조하면, 디바이스(101)는 번인 보드(burn-in board; 103) 상에 실장된다. 그다음 번인 보드(103)는 번인을 하기 위해 도킹 스테이션(docking station; 105)에 삽입된다. 한 실시예에 따르면, 드라이버 카드(104)가 번인 보드(103) 상에 설치되어 상전이된 클럭 신호 및 디바이스(101)가 번인 실행을 개시하도록 하는 테스트 모드 엔트리 시퀀스에 포함된 신호를 디바이스(101)에 입력한다.
한 실시예에 따르면, 열을 발생시키는 것 이외에도, 디바이스는 번인하는 동안에 다양한 테스트를 수행하는 스테이트 시스템(state machine)을 포함한다. 그 결과 오븐을 조절하는 외부 컴퓨터 시스템과 드라이버가 더이상 필요하지 않게 된다. 게다가 더이상 드라이버에 번인 패턴을 입력할 필요가 없다. 외부 컴퓨터 시스템과 드라이버가 제외됨으로써 번인에 대한 시간과 비용이 절약된다.
디바이스가 번인하는 동안에 열을 발생시킬 수 있도록 함으로써 오븐이 제외되고 따라서, 비용과 시간을 줄일 수 있는 상당한 가능성이 생긴다. 먼저, 오븐이 제외됨으로써 오븐을 구입하고 유지하는 비용이 절약된다. 게다가, 번인 전에 오븐을 예열하거나 번인 후에 오븐을 냉각하는 것이 더이상 필요없기 때문에 번인 시간이 감소된다. 테스트 시간 감소와 더불어, 오븐이 제외됨으로 인해 공장에서 번인을 수행하는 공정이 단순화된다. 게다가 부피가 큰 오븐이 제외됨으로써 공장의 공간이 절약되어 동시에 더 많은 디바이스가 번인되도록 할수도 있다.
또한 디바이스는 오븐을 대체하는 내부 온-다이(on-die) 회로로 인해 과열을 방지하기 위한 방열판이 더이상 필요하지 않으며, 따라서 번인 비용이 더욱 감소한다. 온-다이 온도 조절의 또다른 이점은 각각의 디바이스들이 다른 디바이스로부터 독립적으로 스스로의 내부 온도를 조절하기 때문에 번인에 영향을 주는 디바이스들 간의 프로세스 편차를 방지할 수 있다는 것이다.
기술 및 사상을 설명하기 위하여, 도킹 스테이션, DFT가 포함된 디바이스 및 드라이버 카드의 다양한 실시예들을 아래에 더욱 상세하게 설명한다. 후술할 설명에서는, 여러 구체적인 상세사항들이 개시된다. 그러나 발명의 실시예들은 이러한 구체적인 상세사항들 없이도 실시될 수 있다. 그밖에, 널리 공개된 회로, 구조 및 기술들은 본 설명의 이해를 방해하지 않도록 하기 위하여 상세하게 개시하지는 않았다.
도킹 스테이션
도 1b는 도킹 스테이션(100)의 한 실시예를 도시한다. 도킹 스테이션(100)은 전원 공급장치 랙(power supply rack; 110), 카트(cart; 120), 하우징(housing; 13), 하나 이상의 방열 팬(140) 및 온도조절장치(150)를 포함한다. 한 실시예에 따르면, 전원 공급장치 랙(110)은 번인하는 동안 디바이스에 전압(예컨대, Vcc) 등의 전압을 제공하는 다수의 전압 공급원을 포함한다. 공급되는 전압은 여러 실시예들에 따라 예컨대 2.85V, 5.00V 등과 같이 다양하다. 디바이스를 포함하는 번인 보드들(도시하지 않음)이 카트(120)에 삽입된다. 한 실시예에 따르면, 카트(120)는 조작의 용이성을 위한 이동 가능한 카트(roll-around cart)이다. 한 실시예에 따르면, 카트(120) 안에 있는 번인 보드들이 하우징(130) 안에 있는 버스-바 백플레인(buss-bar backplane)을 경유하여 전원 공급장치들과 연결될 수 있도록 하기 위하여, 카트(120)는 하우징(130) 그리고/또는 전원 공급장치 랙(110)에 분리 가능하게 고정된다. 하우징(130) 안에 있는 케이블들은 번인 보드들에 전원을 분배한다.
도 1b를 참조하면, 방열 팬(140)은 하우징(130) 안에 설치된다. 한 실시예에 따르면, 하우징(130)은 도킹 스테이션(100)의 온도를 모니터하는 온도조절장치(150)를 포함한다. 한 실시예에 따르면, 온도조절장치(150)는 열전대(thermocouple)를 포함한다. 또다른 실시예에 따르면, 온도조절장치는 측온저항체(resistive thermal device; RTD)를 포함한다. 도킹 스테이션의 온도가 기설정된 트립점(trip point)을 초과할 때, 하나 이상의 방열 팬(140)이 도킹 스테이션(100)을 냉각시키기 위해 작동한다. 한 실시예에 따르면, 모든 번인 보드들 사이로 소량의 공기가 통하도록 하기 위해 소형 팬이 항상 작동한다. 온도가 미리 프로그램된 트립점을 초과할 때, 하나 이상의 대형 팬이 도킹 스테이션(100)의 온도가 트립점 밑으로 냉각될 때까지 작동한다. 한 실시예에 따르면, 도킹 스테이션(100)의 주위 온도는 35℃ 이하로 유지된다. 또다른 실시예에 따르면, 도킹 스테이션은 번인 되는 디바이스의 특성에 따라 다른 온도 이하로 유지될 수도 있다.
도 2는 번인 보드(200)의 한 실시예를 도시한다. 번인 보드(200)는 3개의 드라이버 카드(210), 15개의 소켓(220), 6개의 전원 탭(230) 및 15개의 발광 다이오드(light emitting diode; 이하 LED)(240)를 포함한다. 디바이스를 번인하기 위하여, 소켓들(220) 중 하나에 디바이스가 설치된다. 한 실시예에 따르면, 번인 중인 디바이스에 테스트 모드 엔트리 시퀀스(entry sequence)에 포함된 신호와 클럭 신호를 입력하기 위해 3개의 드라이버 카드(210)가 번인 보드(200) 상에 설치된다. 번인 보드(200)가 카트(120) 안으로 삽입되면 전원 탭(230)이 버스-바 전원 클립(도시하지 않음)과 연결되고, 카트(120)는 도킹 스테이션(100)의 하우징(130) 그리고/또는 전원 공급장치 랙(110)에 고정된다. 한 실시예에 따르면, 번인 보드(200)는 소켓(220) 각각에 상응하는 LED(240)를 포함한다. 소켓(220) 안에서 번인되는 디바이스는, 디바이스가 적절하게 작동할 경우 LED(240)가 발광하도록 LED(240)를 구동시킨다. 디바이스에 대한 더욱 상세한 설명은 후술한다.
도 3은 한쌍의 버스-바(311 및 313)의 한 실시예를 도시한다. 한 실시예에 따르면, 버스-바는 도킹 스테이션의 주요 구조 프레임을 가로질러 용접된 두개의 강철 로드(rod)에 설치된다. 한 실시예에 따르면, 로드는 1"×2"×1/8" 크기의 두꺼운 강철 사각형 관(square tubing)이다. 버스-바와 로드 사이에 절연체가 설치된다. 한 실시예에 따르면, 절연체는 텔폰(Telfon)사에서 주문 제조된 것이다.
버스-바는 많은 수의 번인 보드(350)를 지탱한다. 버스-바는 12 내지 48개의 번인 보드를 지탱하도록 구성될 수 있다. 한 실시예에 따르면, 버스-바는 2"×3/4" 크기의 알루미늄 바이다. 그러나 또다른 실시예에서 다른 재질 그리고/또는 다른 크기로 제작된 프레임 그리고/또는 버스-바를 포함할 수 있음은 명백하다. 도 3을 참조하면, 버스-바(311 및 313)는 접지 버스-바(311) 및 전원 공급장치 버스-바(313)를 포함한다. 각각의 버스-바의 한쪽 끝부분에는 전원 케이블 연결점(cable connection point)이 포함된다. 접지 버스-바(311)에 대한 케이블 연결점(315)은 접지 버스-바(311)의 하부 부근에 있으며, 전원 공급장치(360)에 대한 케이블 연결점(317)은 전원 공급장치 버스-바(313)의 상부 부근에 있다. 한 실시예에 따르면, 전원 공급장치(360)로부터 버스-바를 가로질러 1000A 정도의 전류가 흐르고, 버스-바는 저항으로 모델링된다. 버스-바(311 및 313) 각각의 반대 방향 끝부분을 전선으로 연결함으로써, 번인 보드 각각에 나타나는 절대 전압이 더욱 안정화된다. 또다른 실시예에 따르면, 전선이 둘다 같은 방향으로 버스-바 끝부분 부근에 연결되어, 케이블 연결점으로부터 가장 가까운 번인 보드 양단의 전압이 케이블 연결점으로부터 가장 먼 번인보드 양단의 전압보다 높아진다.
먼지의 축적 및 버스-바의 단락을 방지하기 위하여, 버스-바 구조의 한 실시예는 보호 덮개로 덮혀진 구조이다. 한 실시예에 따르면, 보호 덮개는 번인 보드가 삽입될 수 있는 슬롯이 포함된 플라스틱 판이다. 그러나 보호 덮개는 전기적으로 비전도성인 어떤 재료로도 만들어질 수 있음은 명백하다. 한 실시예에 따르면, 버스-바 집합 각각의 사이에 있는 개구가 가열된 공기를 번인 보드 사이로 지나 도킹 스테이션의 하우징 상부를 통해 배출되도록 한다.
반도체 장치의 DFT
도 4a는 반도체 장치(400)의 한 실시예를 도시한다. 반도체 장치(400)는 프로세서, 메모리 컨트롤러 허브, 메모리, 그래픽 칩 등을 포함할 수 있다. 도 4a를 참조하면, 디바이스(400)는 열 센서(401), 클럭 생성기 및 선택 블록(403), 코어 로직(405) 및 스테이트 시스템(machine)(407)을 포함한다. 열 센서(401)는 디바이스의 내부 온도를 감지한다. 내부 온도에 기초하여, 열 센서(401)는 적당한 주파수의 클럭 신호를 선택하는 클럭 생성기 및 선택 블록(403)에 하나 이상의 신호를 보낸다. 코어 로직(405)은 선택된 클럭 신호를 받아서 선택된 클럭 신호의 주파수에서 작동한다. 스테이트 시스템(machine)(407)은 번인하는 동안에 코어 로직(405)이 다양한 테스트 모드를 실행하도록 조절한다.
도 4b는 디바이스 내의 자가 발열 번인 온-다이(on-die) 온도 조절 회로의 한 실시예를 도시한다. 한 실시예에 따르면, 상기 회로는 반도체 장치의 DFT의 일부이다. 자가 발열 번인 온-다이 온도 조절 회로는 배타적 논리합 게이트(exclusive OR(XOR) gate)(420), 멀티플렉서(430), 논리곱 게이트(AND gate)(440), 다수의 퓨즈(451) 및 온-다이 열 센서(453)를 포함한다. XOR 게이트(420)는 외부 드라이버(410)로부터 두개의 상전이된 클럭 신호를 받는다. 한 실시예에 따르면, 상기 클럭 신호들은 10MHz 클럭 신호(412) 및 상기 클럭 신호(412)에 대하여 90°상전이된 10MHz 클럭 신호(414)를 포함한다. 또다른 실시예에 따르면, 목표 번인 온도 및 시간에 따라 다른 주파수의 클럭 신호들이 사용될 수 있다.
XOR 게이트(420)는 두개의 상전이된 클럭 신호들(412 및 414)을 사용하여 입력 클럭 신호들(412 및 414)보다 두배의 주파수를 갖는 클럭 신호(422)를 출력한다. 한 실시예에 따르면, 예컨대 입력 클럭 신호(412 및 414)가 90°상전이된 10MHz의 주파수를 갖는 것이라면, XOR 게이트(420)으로부터 나오는 출력 클럭 신호(422)는 20MHz의 주파수를 갖는다. 출력 클럭 신호(422)와 입력 클럭 신호(414)는 모두 멀티플렉서(430)에 입력된다. 멀리플렉서(430)는 온-다이 열 센서 블록(453)으로부터의 신호(455)에 따라 두개의 입력 클럭 신호(414 및 422) 중 하나의 클럭 신호를 선택한다. 또다른 실시예에 따르면, 클럭 신호를 선택하는 장치인 멀티플렉서(430)로 서로 다른 주파수를 갖는 두개 이상의 클럭 신호가 입력된다.
한 실시예에 따르면, 5개의 프로그램 가능(programmable) 퓨즈(451)가 열 센서(453)와 연결된다. 퓨즈(451)는 다른 온도 수준으로 프로그램 가능하다. 퓨즈(451)는 반도체 장치의 웨이퍼 레벨 분류 테스팅 동안에 목표 번인 온도를 설정하도록 프로그래밍될 수 있다. 한 실시예에 따르면, 목표 번인 온도는 91℃ 이다. 그러나 다른 실시예에서 목표 번인 온도가 다양한 요인, 예컨대 프로세스, 번인 시간 등에 따라 바뀌는 것은 명백하다. 게다가 디바이스는 하나 이상의 온도 수준에 대하여 프로그램된 추가적인 퓨즈를 더 포함할 수 있다.
한 실시예에 따르면, 퓨즈(451)는 프로그램된 목표 번인 온도를 열 센서(453)에 제공한다. 열 센서(453)는 디바이스의 내부 온도를 감지하고 프로그램된 목표 번인 온도와 비교한다. 비교 결과에 따라, 열 센서(453)는 다수의 출력 신호를 생성한다. 한 실시예에 따르면, 출력 신호는 디바이스의 내부 온도가 목표 온도를 초과하는지의 여부를 나타내는 "과열됨(too hot)"이라 불리는 신호(455)를 포함한다. 한 실시예에 따르면, 열 센서(453)는 디바이스의 내부 온도가 목표 온도를 일정치 이상 초과할 경우 작동하는 백업 신호(457)를 더 생성시킨다. 한 실시예에 따르면, 백업 신호(457)는 내부 온도가 목표 온도보다 12℃ 이상 초과할 경우 작동한다. 이 신호(457)는 또한 "대변동(catastrophic)"이라고도 한다. 열 센서(453)가 다이의 실제 온도와 퓨즈(451)로부터 프로그램된 온도를 비교하여 다양한 온도 수준을 나타내는 추가적인 출력 신호를 생성시킬 수 있음은 당업자에게 명백하다.
한 실시예에 따르면, 이른바 "과열됨(too hot)" 신호(455)는 클럭 신호를 선택하는 멀티플렉서(430)에 제공된다. 내부 온도가 목표 온도보다 낮을 때, 디바이스는 내부 온도를 목표 온도까지 올리기 위하여 열을 더 발생시키도록 더 높은 주파수에서 작동해야 한다. 이와 마찬가지로 내부 온도가 목표 온도보다 높을 때, 디바이스는 열이 덜 발생하도록 상대적으로 더 낮은 주파수에서 작동해야 한다. 한 실시예에 따르면, 예컨대 신호(455)가 다이의 온도가 목표 온도를 초과함을 나타내면 멀티플렉서(430)는 10MHz 클럭 신호(414)를 선택하고, 신호(455)가 그 반대의 경우를 나타내면 멀티플렉서(430)는 20MHz 클럭 신호(422)를 선택한다. 멀티플렉서(430)로부터 선택된 클럭 신호(432)와 열 센서(453)로부터 온 다른 출력 신호(457)는 AND 게이트(440)로 입력된다.
개별적인 디바이스 각각의 내부 온도에 따라 클럭 주파수를 조절함으로써, 동시에 번인되는 다른 디바이스들과 독립적으로 내부 온도가 일정하게 유지될 수 있다. 이와 마찬가지로, 디바이스의 평균 전력 또한 실질적으로 일정하게 유지될 수 있다. 도 4c는 예시용 디바이스에서 측정된 디바이스 온도 및 전력 소비를 도시한다. 평균 디바이스 온도는 약 92.5℃ 인 목표 온도와 거의 동일하며, 평균 전력은 약 5.12W 이다. 디바이스 주파수가 높아질수록 더 많은 전력이 발생한다. 예컨대 도 4c를 참조하면, 디바이스가 10MHz에서 작동하는 경우(491), 디바이스 전력은 약 4.2W 이다. 또한 디바이스가 20MHz에서 작동하는 경우(492), 디바이스 전력은 약 5.5W 이다. 이 측정치는 단지 예시를 들기 위하여 제공된 것이다. 다른 실시예에서 다양한 디바이스 온도와 전력 소비값을 가진다.
한 실시예에 따르면, 게이트(440)는 신호(457) 값이 "1"일 경우 클럭 신호(432)를 통과시킨다. 신호(457) 값이 "0"일 경우, 게이트(440)는 클럭 신호(432)를 차단하고 필수적으로 디바이스를 정지시켜서 디바이스가 냉각되도록 한다. 디바이스가 미리 프로그램된 "대변동(catastrophic)" 설정치 아래로 냉각되기 시작하면, 열 센서는 게이트(440)가 클럭 신호(432)를 통과시키도록 신호(457) 값을 "1"로 전환할 것이다. 따라서 디바이스는 클럭 신호(432)를 사용하여 다시 작동하기 시작할 것이다. 게이트(440)의 출력값(442)은 필수적으로 디바이스의 코어 로직(도시하지 않음)에 대한 내부 온도 감응성 가변 속도 클럭 신호이다.
도 5는 디바이스 내의 열 센서의 한 실시예를 도시한다. 열 센서(520)는 퓨즈 블록(510)에 연결되어 있다. 퓨즈 블록(510)은 바이-패스 레지스터(by-pass register)(511), 다수의 최대 접합 온도(maximum junction temperature: 이하 Tjmax) 트림 퓨즈(trim fuse)(513), 다수의 번인 트림 퓨즈(515) 및 두개의 멀티플렉서(517 및 519)를 포함한다. 퓨즈 블록(510)은 디바이스가 자가 발열 번인 상태인지 아닌지를 나타내는 신호(505)를 수신한다. 한 실시예에 따르면, 신호(505)는 드라이버 카드(도시하지 않음)로부터 기설정된 시퀀스에 포함된 하나 이상의 입력 신호를 받음에 따라 디바이스의 테스트 모드 로직(도시하지 않음)에 의해 생성된다. 드라이버 카드는 후술할 단락에서 좀더 자세하게 논의될 것이다.
한 실시예에 따르면, 퓨즈의 두 그룹(513 및 515)은 각각 5개의 퓨즈를 포함한다. 그러나 다른 실시예에서 다른 수의 퓨즈를 포함할 수 있음은 당업자에게 명백하다. 퓨즈 그룹 각각은 특정 온도 설정치로 프로그램될 수 있다. 번인 트림 퓨즈의 온도 설정치는 목표 번인 온도이다. 한 실시예에 따르면, 예컨대 번인 트림 퓨즈(515)는 91℃ 로 프로그램된다. 멀티플렉서(517)는 신호(505)가 디바이스가 번인 상태임을 나타내면 번인 트림 퓨즈(515)를 선택한다. 반대의 경우, 멀티플렉서(517)는 Tjmax 트림 퓨즈(513)를 선택한다. 선택된 온도 설정치는 멀티플렉서(519)에 입력된다. 한 실시예에 따르면, 테스트 모드 로직으로부터 온 신호(505)는 또한 멀티플렉서(519)를 조절하여 디바이스가 번인 상태에 있을 때, 멀티플렉서(519)가 멀티플렉서(517)의 출력값을 선택하도록 하고, 반대의 경우 바이-패스 레지스터(511)의 값을 멀티플렉서(519)가 선택하도록 한다. 멀티플렉서(519)의 출력값은 열 센서(520)로 입력된다.
열 센서(520)은 다이 온도를 감지하고 다이 온도를 멀티플렉서(519)로부터 입력된 선택된 온도 설정치와 비교한다. 한 실시예에 따르면, 열 센서(520)는 비교 결과에 따라 두개의 신호(522 및 524)를 생성시킨다. 이른바 "과열됨(too hot)" 신호(522)는 다이 온도가 멀티플렉서(519)로부터 입력된 선택된 설정치보다 높음을 나타낸다. 이른바 "대변동(catastrophic)" 신호(524)는 다이 온도가 선택된 설정치보다 일정치 이상 더 높음을 나타낸다. 한 실시예에 따르면, 예컨대 신호(524)는 다이 온도가 번인 설정치보다 12℃ 이상 높음을 나타낸다. 한 실시예에 따르면, 신호(522 및 524)는 도 4b에 도시된 멀티플렉서(430) 및 게이트(440)으로 전달되어 적절한 주파수의 클럭 신호를 선택하게 된다.
한 실시예에 따르면, 도 6을 참조하면 열 센서(520)(도 5에 도시됨)로부터 온 신호(622 및 624)가 각각 두개의 게이트(632 및 634)를 통해 라우트된다. 한 실시예에 따르면, 게이트(632 및 634)의 출력값은 클럭 생성 및 선택 블록(도시하지 않음)에 전달되어 다이 온도에 따라 적절한 주파수의 클럭 신호를 선택하게 된다. 한 실시예에 따르면, 게이트(632 및 634)는 디바이스가 자가 발열 번인 상태에 있는지를 나타내는 입력 신호(630)를 받는다. 한 실시예에 따르면, 디바이스가 자가 발열 번인 상태에 있지 않을 때 신호(630)의 값은 0이며, 따라서 게이트(632 및 634)의 출력값은 신호(622 및 624)의 값에 상관없이 0 이 된다. 반면에, 신호(630)가 1이면 신호(622 및 624)는 각각 게이트(632 및 634)를 통과하게 된다.
한 실시예에 따르면, 디바이스는 도 7에 도시된 바와 같이 디바이스 모니터링 블록을 포함한다. 디바이스의 테스트 모드 로직(도시하지 않음)으로부터 온 신호(710)는 디바이스 모니터링 블록(700) 내의 멀티플렉서(720)에 입력된다. 신호(710)는 디바이스가 자가 발열 번인 상태에 있는지를 나타낸다. 한 실시예에 따르면 "1"로 설정된 내장형 자가 진단 로직(logic built-in self test; 이하 LBIST)(731) 신호는 토글 플립플롭(toggle flip-flop)(730)에 입력된다. 토글 플립플롭(730)의 출력값은 트래디셔널 모니터(traditional monitor)가 작동하는지를 나타내는 신호(740)와 함께 멀티플렉서(720)에 입력된다. 신호(710)에 따라, 멀티플렉서(720)는 디바이스가 자가 발열 번인 상태일 때 토글 플립플롭(730)으로부터 나온 출력값을 선택한다. 한 실시예에 따르면, 모니터 신호(722)는 번인 보드 상의 LED(792)를 작동시킨다. 한 실시예에 따르면, 번인 보드 상의 LED(792)는 LBIST 가 활성일 때 발광된다. LBIST 가 다시 한번 활성이 되면 LED(792)는 소등된다. 토글 시퀀스는 디바이스가 자가 발열 번인되는 동안에 지속된다. 한 실시예에 따르면, 번인 보드 상의 LED(792)는 1 내지 2 Hz의 주파수로 깜빡이며 테스트를 받는 디바이스가 자가 발열 번인 상태에 있음을 나타낸다. LED를 관찰함으로써 테스트 플로어 상의 오퍼레이터는 디바이스가 자가 발열 번인 상태에 있는지 알 수 있다.
한 실시예에 따르면, 번인된 후에 디바이스는 전력이 강하된다. 디바이스가 전력이 강하되면 디바이스는 작동이 중지되고, 결국 스스로 냉각된다. 자가 발열 번인에서 온도 상승 시간 및 냉각 시간은 오븐 예열 시간 및 오븐 냉각 시간보다 더 짧다. 도 8a 및 도 8b는 예시용 디바이스에서 각각 측정된 온도 상승 시간 및 냉각 시간을 도시한다. 도 8a를 참조하면, 9개의 예시용 디바이스의 온도를 상온에서 대략 92℃ 까지 상승시키는데 걸리는 시간은 대략 200 내지 400초이다. 오븐의 온도 상승 시간인 25분과 비교해볼 때, 자가 발열 번인을 사용함으로써 상당한 테스트 시간이 절약된다. 이와 마찬가지로, 자가 발열 번인의 디바이스 냉각 시간이 오븐의 냉각 시간보다 훨씬 짧다. 도 8b는 한 예시용 디바이스의 냉각 그래프를 도시한다. 도 8b에 따르면, 예시용 디바이스가 약 10초 후에 90℃ 이상으로부터 65℃ 밑으로 냉각된다. 일단 디바이스 온도가 65℃ 이하가 되면, 오퍼레이터가 디바이스를 다루기에 안전하다. 반면에, 오븐을 냉각시키는데에는 약 25분이 소요된다. 따라서 자가 발열 번인은 디바이스의 냉각에서도 마찬가지로 시간이 절약된다.
도 8c는 도 4a의 스테이트 시스템(machine)(407)의 한 실시예에 대한 상태도를 도시한다. 드라이버 카드로부터 자가 발열 번인을 일으키는 하나 이상의 입력 신호를 받음에 따라, 스테이트 시스템(machine)이 자가 발열 번인을 시작한다(810). 한 실시예에 따르면, 스테이트 시스템(machine)은 번인 보드로부터 입력된 스트랩(strap) 신호에 의해 활성화된다. 스트랩 신호는 번인 보드 상의 하나의 핀을 전원 공급장치로부터의 고전압 또는 저전압 레벨에 연결함으로써 생성된다.
도 8c의 상태도를 참조하면, 스테이트 시스템(machine)은 하나 이상의 모드(820)에 들어간 다음 LBIST 모드(830)로 들어간다. 하나 이상의 모드에 대한 예에는 13N 모드, DAC 모드, LCS 모드, S2C 모드 등이 포함된다. 위에 나열된 모드들은 단지 예를 들기 위한 것이며, 스테이트 시스템(machine)이 위에 나열된 모드 이외의 다른 모드로도 들어갈 수 있음은 명백하다.
스테이트 시스템(machine)이 LBIST 모드(830)를 실행하기 시작하면, 스테이트 시스템(machine)은 번인 보드 상의 드라이버로부터 리셋(reset) 신호를 받을 때까지 LBIST 모드에서 반복된다. 한 실시예에 따르면, 리셋은 208 미리초(milliseconds)마다 한번씩 드라이버 카드에 의해 발생된다. 한 실시예에 따르면, LBIST 모드는 넓은 토글 범위를 제공하는데, 즉 디바이스 내의 게이트 중 상당수가 LBIST 모드 동안에 토글된다. 게이트를 토글함으로써, 디바이스는 LBIST 모드를 실행하는 동안에 상당량의 열을 발생시킨다.
드라이버 카드
한 실시예에 따르면, 드라이버 카드는 번인 상태의 디바이스를 작동시킨다. 도 9는 드라이버 카드(900)의 한 실시예를 도시한다. 도 9를 참조하면, 드라이버 카드(900)는 프로그램 가능 로직 디바이스(programmable logic device; 이하 PLD)(930), 버퍼(940), 클럭 생성기(920) 및 전압 조절기(910)를 포함한다. 드라이버 카드(900)의 구성 요소들은 인쇄회로기판 상에 설치된다. 한 실시예에 따르면, 인쇄회로기판은 1"×2"의 크기를 가진다.
한 실시예에 따르면, 외부 전압 공급원(901)이 전압 조절기(910)에 제공된다. 외부 전압 공급원(901)의 전압값은 번인되는 디바이스의 유형, 번인 시간, 번인 온도 등에 따라 여러 실시예에서 다양하게 가질 수 있다. 한 실시예에 따르면, 외부 전압 공급원(901)의 전압은 6.6V이다. 전압 조절기(910)는 받은 전압을 조절하고 조절된 전압을 클럭 생성기(920), PLD(930) 및 버퍼(940)에 공급한다. 한 실시예에 따르면, 조절기(910)는 받은 전압을 감소시킨다.
클럭 생성기(920)는 클럭 신호를 생성하고 클럭 신호를 PLD(930)에 입력한다. 한 실시예에 따르면, 클럭 생성기(920)는 20MHz 클럭 신호를 생성할 수 있는 트랜지스터-트랜지스터 로직(transistor-transistor logic; 이하 TTL) 크리스탈 캔(crystal can)을 포함한다. 클럭 신호를 사용하여 PLD(930)는 디바이스가 자가 발열 번인을 실행하도록 유발하는 드라이브 패턴을 생성한다. 한 실시예에 따르면, PLD(930)는 무한히 드라이브 패턴을 지속적으로 반복한다. PLD(930)는 드라이브 패턴을 버퍼(940)를 경유하여 디바이스로 전달한다. 한 실시예에 따르면, 드라이브 패턴은 디바이스가 자가 발열 번인 상태로 들어가도록 하고 디바이스를 리셋하는 세개의 신호를 포함한다. PLD(930)가 드라이브 패턴에 다른 갯수의 신호, 예컨대 2,4 또는 5개의 신호를 생성할 수 있음은 명백하다. 한 실시예에 따르면, PLD(930)는 디바이스에 대하여 두개의 90°상전이된 클럭 신호를 생성한다.
한 실시예에 따르면, PLD(930)는 생성된 신호를 버퍼(940)를 경유하여 번인 중인 디바이스(905)로 전달한다. 한 실시예에 따르면, 버퍼(940)는 74HCT244 버퍼를 포함한다. 한 실시예에 따르면, 번인 중인 디바이스에 들어가는 전압(903)은 버퍼(940)에 전원을 공급한다. 버퍼(940)를 작동시키는 같은 전압(903)을 사용함으로써 번인 중인 디바이스의 전압 공급원을 확보함과 동시에 온도를 상승시키는 드라이브 패턴을 확보하게 된다.
드라이버 카드의 한 실시예에 의해 생성된 샘플 번인 패턴 및 두개의 상전이된 클럭 신호가 도 10에 도시되어 있다. 신호(1010 내지 1014)는 디바이스를 리셋 그리고/또는 디바이스가 자가 발열 번인 상태로 들어가도록 동시에 작용한다. 클럭 신호(1020 및 1022)는 서로간에 90°의 위상차이가 나는 10MHz 클럭 신호들이다.
도 11은 드라이버 카드(1100)의 한 실시예의 평면도를 도시한다. 드라이버 카드 상에 있는 개개의 구성 요소들의 배열은 다른 실시예들에 따라 바뀔 수 있음은 명백하다. 게다가 하나 이상의 구성요소들은 드라이버 카드의 크기를 줄이기 위하여 드라이버 카드의 하부면에 위치할 수도 있다. 도 11을 참조하면, 드라이버 카드는 전압 조절기(1110), 20MHz 크리스탈 캔(1120), PLD(1130), 버퍼(1140) 및 다수의 커패시터(1150)를 포함한다.
한 실시예에 따르면, 하나의 드라이버 카드가 각각의 번인 보드 상에 설치된다. 또다른 실시예에 따르면, 복수의 드라이버 카드가 각각의 번인보드 상에 설치된다. 다양한 실시예에 따라 하나의 드라이버 카드는 다양한 수의 디바이스를 구동시킬 수 있다.
드라이버 카드는 종래의 번인 드라이버들에 대한 저가의 대체품인데, 종래의 번인 드라이버들은 오븐의 방화벽 뒤에 위치하여 가장자리 연결부를 통해 번인 중인 디바이스와 통신하였다. 모든 제품에 대하여 맞춤화된 프로그래밍을 필요로 하는 종래의 드라이버와 달리, 한 실시예에 따르면 동일한 시퀀스 내의 동일한 신호가 온-다이 DFT를 가지는 모든 디바이스를 구동시킬 수 있기 때문에, 새로운 드라이버 카드는 제품별로 특정화된 것이 아니다.
게다가, 드라이버 카드의 또다른 비용상의 이점은 드라이버 상의 채널의 감소이다. 종래의 드라이버는 64개의 채널이 필요한 반면에, 새로운 드라이버 카드의 한 실시예는 5개의 채널만 갖는다. 새로운 드라이버 카드의 또다른 이점은 테스트 시간의 단축이다. 새로운 드라이버 카드의 한 실시예는 전원을 킴과 동시에 즉시 번인 패턴을 생성할 수 있다. 패턴을 읽는데 20 내지 25분이 소요될 수 있는 종래의 번인 드라이버와 달리 패턴을 드라이버 카드로 읽어들일 필요가 없다.
컴퓨터 시스템의 한 실시예
한 실시예에 따르면, 온-다이 DFT를 포함하는 디바이스는 컴퓨터 시스템 내에 포함된 칩셋의 일부이다. 칩셋은 메모리 컨트롤러 허브(memory controller hub; 이하 MCH), 입/출력 컨트롤러 허브(input/output controller hub; 이하 ICH), 그래픽 칩 등을 포함할 수 있다. 도 12는 컴퓨터 시스템의 한 실시예를 도시한다. 시스템(1200)은 중앙 처리 장치(central processing unit; 이하 CPU)(1201), MCH(1202), ICH(1203), 기본 입출력 시스템(Basic Input Output System; BIOS)을 저장하는 플래쉬 메모리(이하 플래쉬 바이오스)(1204), 메모리 장치(1205), 그래픽 칩(1206), 및 다수의 주변 장치(1210)를 포함한다. CPU(1201), 메모리 장치(1205), 그래픽 칩(1206) 및 ICH(1203)는 MCH(1202)와 연결된다. CPU(1201), 메모리 장치(1205), 그래픽 칩(1206) 및 ICH(1203) 사이에서 주고 받는 데이타는 MCH(1202)를 통해 라우트된다. 주변 장치(1210)와 플래쉬 바이오스(1204)는 ICH(1203)에 연결된다. 주변 장치(1210) 및 플래쉬 바이오스(1204)는 ICH(1203) 및 MCH(1202)를 통해 CPU(1201), 그래픽 칩(1206) 및 메모리(1205)와 통신한다. 시스템(1200)의 일부 또는 모든 구성 요소들 및 관련된 하드웨어는 본 발명의 다양한 실시예에 따라 사용될 수 있음을 주목해야 한다. 그러나 컴퓨터 시스템의 다른 실시예에서 일부 또는 모든 장치들을 포함할 수 있음은 명백하다.
전술한 내용들은 단지 본 발명의 몇가지 실시예들만을 설명한 것이다. 본 발명이 속하는 기술분야의 당업자라면 기재된 청구항의 기술적 사상 및 범위를 벗어나지 않고 다양한 응용예가 실시될 수 있음을 본 발명의 상세한 설명, 도면 및 청구항으로부터 용이하게 인지할 것이다. 따라서 본 발명의 상세한 설명은 이에 한정되는 것이 아닌 예시적인 것으로 간주되어야 한다.
본 발명은 상세한 설명과 첨부된 도면을 통해 좀더 완전하게 이해될 수 있을 것이다. 다만, 기재된 청구항은 개시된 구체적인 실시예에 한정되는 것으로 해석되어서는 안되며, 단지 발명에 대한 설명과 이해를 위한 것이다.
도 1a는 번인 보드에 실장된 디바이스의 한 실시예가 도킹 스테이션의 한 실시예에 삽입되는 것을 도시한다.
도 1b는 도킹 스테이션의 한 실시예를 도시한다.
도 2는 번인 보드의 한 실시예를 도시한다.
도 3은 한쌍의 버스-바(buss-bars)의 한 실시예를 도시한다.
도 4a는 디바이스의 한 실시예를 도시한다.
도 4b는 디바이스의 자가 발열 번인 온-다이(on-die) 온도 조절 회로의 한 실시예를 도시한다.
도 4c는 자가 발열 번인을 실행하는 디바이스의 한 실시예에서 디바이스의 온도와 전력 소비를 도시한다.
도 5는 열 센서 블록의 한 실시예를 도시한다.
도 6은 클럭 신호 게이팅 회로의 한 실시예를 도시한다.
도 7은 디바이스 모니터링 블록의 한 실시예를 도시한다.
도 8a는 9개의 예시용 디바이스들의 온도 상승 곡선을 도시한다.
도 8b는 하나의 예시용 디바이스의 냉각 그래프를 도시한다.
도 8c는 스테이트 시스템(machine)의 한 실시예에 대한 상태도를 도시한다.
도 9는 드라이버 카드의 한 실시예를 도시한다.
도 10은 드라이버 카드의 한 실시예로부터의 샘플 신호를 도시한다.
도 11은 드라이버 카드의 한 실시예를 도시한다.
도 12는 컴퓨터 시스템의 예시적인 실시예를 도시한다.

Claims (25)

  1. 코어 로직;
    상기 코어 로직에 접속된 클럭 생성 회로 - 상기 클럭 생성 회로는 다수의 클럭 신호 중 하나를 선택하여 상기 코어 로직을 클럭킹하는 멀티플렉서를 포함하고, 상기 선택된 클럭 신호는 상기 코어 로직에 제공되고 상기 코어 로직은 상기 선택된 클럭 신호에 적어도 부분적으로 응답하여 자가 발열 번인(self-heating burn-in)을 위한 열을 생성함 -; 및
    반도체 장치의 내부 온도를 모니터링 하는 열 감지 회로 - 상기 내부 온도는 상기 선택된 클럭 신호에 응답하여 상기 코어 로직에 의해 생성되는 열에 적어도 부분적으로 기초함 -
    를 포함하는 반도체 장치.
  2. 제1항에 있어서, 상기 열 감지 회로는 상기 내부 온도에 따라 신호를 생성하고, 상기 멀티플렉서는 상기 생성된 신호에 따라 상기 클럭 신호를 선택하는
    반도체 장치.
  3. 제1항에 있어서, 상기 열 감지 회로는,
    열 센서; 및
    하나 또는 그 이상의 퓨즈 - 상기 퓨즈는 온도 수준에 기초하여 프로그램 가능하고, 상기 열 센서에 연결되고, 하나 또는 그 이상의 온도 수준으로 프로그램됨- 를 포함하는
    반도체 장치.
  4. 제1항에 있어서, 번인 중에 다수의 테스트 모드를 실행하는 스테이트 시스템(state machine)을 더 포함하는 반도체 장치.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
KR1020067003017A 2003-08-14 2004-08-06 자가 발열 번인 KR100865190B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/642,382 2003-08-14
US10/642,382 US7279703B2 (en) 2003-08-14 2003-08-14 Self-heating burn-in

Publications (2)

Publication Number Publication Date
KR20060037443A KR20060037443A (ko) 2006-05-03
KR100865190B1 true KR100865190B1 (ko) 2008-10-23

Family

ID=34136550

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067003017A KR100865190B1 (ko) 2003-08-14 2004-08-06 자가 발열 번인

Country Status (7)

Country Link
US (1) US7279703B2 (ko)
EP (1) EP1660898A2 (ko)
JP (1) JP2007502413A (ko)
KR (1) KR100865190B1 (ko)
CN (1) CN100565232C (ko)
TW (1) TWI251677B (ko)
WO (1) WO2005019848A2 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7432729B2 (en) * 2006-01-10 2008-10-07 Freescale Semiconductor, Inc. Methods of testing electronic devices
TWI408364B (zh) * 2007-01-15 2013-09-11 Hon Hai Prec Ind Co Ltd 系統熱測試裝置
JP5170395B2 (ja) * 2008-02-21 2013-03-27 日本電気株式会社 ウエハ及びその温度試験方法
US8400178B2 (en) * 2009-04-29 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system of testing a semiconductor device
US8358145B1 (en) 2009-06-19 2013-01-22 Western Digital Technologies, Inc. Self-heating integrated circuit
CN102467973B (zh) * 2010-11-18 2014-11-05 北京大学深圳研究生院 一种存储器测试方法及装置
CN102055416A (zh) * 2010-12-01 2011-05-11 中兴通讯股份有限公司 一种老化射频功率放大器的方法及系统
WO2012164343A1 (en) * 2011-05-27 2012-12-06 Freescale Semiconductor, Inc. Integrated circuit device and method for self-heating an integrated circuit device
CN103163396B (zh) * 2011-12-14 2016-01-27 中国广核集团有限公司 核电站小型熔断器检测方法
US10126177B2 (en) * 2014-02-14 2018-11-13 Micro Control Company Semiconductor device burn-in temperature sensing
TWI548886B (zh) * 2014-04-18 2016-09-11 創意電子股份有限公司 老化偵測電路及其方法
KR102131954B1 (ko) * 2019-02-15 2020-07-09 유피이(주) 집적 회로 디바이스에 대한 테스트를 수행하기 위한 장치 및 방법
CN111722086B (zh) * 2020-06-29 2023-01-24 中国人民解放军国防科技大学 一种高功率处理器芯片老化测试的方法
CN111830401B (zh) * 2020-09-14 2020-12-08 武汉精鸿电子技术有限公司 一种半导体测试设备
TW202229910A (zh) 2020-09-16 2022-08-01 美商微控制公司 半導體燒機爐腔室密封
US12007434B2 (en) 2020-10-21 2024-06-11 Micro Control Company Burn-in board seating

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5498971A (en) * 1994-02-07 1996-03-12 Zenith Data Systems Corporation Method and control circuit for measuring the temperature of an integrated circuit
US5982189A (en) * 1997-05-14 1999-11-09 International Business Machines Corporation Built-in dynamic stress for integrated circuits
US6486450B1 (en) * 2000-05-24 2002-11-26 3Com Corporation Method and apparatus for inducing locally elevated temperatures in an application specific integrated circuit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6037792A (en) * 1996-12-21 2000-03-14 Stmicroelectronics, Inc. Burn-in stress test mode
US5982198A (en) 1997-03-19 1999-11-09 Honeywell Inc. Free inverter circuit
US6546510B1 (en) * 1998-07-13 2003-04-08 Texas Instruments Incorporated Burn-in mode detect circuit for semiconductor device
US6562636B1 (en) * 1999-07-14 2003-05-13 Aehr Test Systems Wafer level burn-in and electrical test system and method
KR100302617B1 (ko) * 1999-09-01 2001-11-01 김영환 번인 테스트 회로
US6765414B2 (en) * 2002-09-17 2004-07-20 Intel Corporation Low frequency testing, leakage control, and burn-in control for high-performance digital circuits

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5498971A (en) * 1994-02-07 1996-03-12 Zenith Data Systems Corporation Method and control circuit for measuring the temperature of an integrated circuit
US5982189A (en) * 1997-05-14 1999-11-09 International Business Machines Corporation Built-in dynamic stress for integrated circuits
US6486450B1 (en) * 2000-05-24 2002-11-26 3Com Corporation Method and apparatus for inducing locally elevated temperatures in an application specific integrated circuit

Also Published As

Publication number Publication date
US7279703B2 (en) 2007-10-09
TWI251677B (en) 2006-03-21
WO2005019848A2 (en) 2005-03-03
CN100565232C (zh) 2009-12-02
KR20060037443A (ko) 2006-05-03
US20050036352A1 (en) 2005-02-17
CN1867834A (zh) 2006-11-22
JP2007502413A (ja) 2007-02-08
WO2005019848A3 (en) 2005-06-09
TW200513655A (en) 2005-04-16
EP1660898A2 (en) 2006-05-31

Similar Documents

Publication Publication Date Title
KR100865190B1 (ko) 자가 발열 번인
US9766287B2 (en) Thermal control
US7394271B2 (en) Temperature sensing and prediction in IC sockets
US6476627B1 (en) Method and apparatus for temperature control of a device during testing
US7449904B2 (en) Integrated circuit burn-in methods and apparatus
JP4122009B2 (ja) 電子機械的サブアセンブリ、および電子装置を熱交換部材に熱結合する方法
IE20010412A1 (en) A cooling system for burn-in unit
KR20070114310A (ko) Ic 소켓의 온도 감지 및 예측
US20140253157A1 (en) Test system with localized heating and method of manufacture thereof
CN111722086A (zh) 一种高功率处理器芯片老化测试的方法
US7701238B2 (en) Active thermal control using a burn-in socket heating element
JP2005156172A (ja) ミドルパワー及びハイパワーic用テストバーンイン装置
CN110825582A (zh) 一种cpu温度传感器测试装置、方法及系统
US20170322607A1 (en) Programmable logic controller system
US7038479B1 (en) Method and apparatus to provide a burn-in board with increased monitoring capacity
JP2003130920A (ja) パワーモジュールの繰返し耐久試験方法および試験装置
JP2007108111A (ja) バーンイン装置及びその制御方法
JP2008275448A (ja) 半導体試験装置
JP3138802B2 (ja) 環境試験装置
JP2000097990A (ja) 半導体デバイスのバーンイン試験装置
WO2023047999A1 (ja) 基板載置機構、検査装置、および検査方法
Kiryanov Diagnostics of solid-state microwave modules at the initial stage of technological tests
JPH07260877A (ja) 恒温槽の常温コントロール装置
JPH0830336A (ja) 電子機器の異常温度制御装置
Hamilton et al. The challenges of high-power burn-in with test.(Environmental Test)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111004

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20120919

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee