KR100863322B1 - 액정표시장치 및 그 제조 방법 - Google Patents

액정표시장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100863322B1
KR100863322B1 KR1020070046935A KR20070046935A KR100863322B1 KR 100863322 B1 KR100863322 B1 KR 100863322B1 KR 1020070046935 A KR1020070046935 A KR 1020070046935A KR 20070046935 A KR20070046935 A KR 20070046935A KR 100863322 B1 KR100863322 B1 KR 100863322B1
Authority
KR
South Korea
Prior art keywords
common electrode
reflective
electrode
pixel electrode
transmissive
Prior art date
Application number
KR1020070046935A
Other languages
English (en)
Other versions
KR20070112710A (ko
Inventor
신고 나가노
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20070112710A publication Critical patent/KR20070112710A/ko
Application granted granted Critical
Publication of KR100863322B1 publication Critical patent/KR100863322B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133753—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers with different alignment orientations or pretilt angles on a same surface, e.g. for grey scale or improved viewing angle
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/124—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode interdigital
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/09—Function characteristic transflective

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

양호한 표시 품위를 가지는 액정표시장치 및 그 제조 방법을 제공한다. 본 발명의 양태에 따른 액정표시장치는, 대향배치된 어레이 기판(110)과 대향기판(201) 사이에 끼워진 액정층(203)을 구비하고, 1화소 내에 반사부와, 투과부가 설치되어 있는 액정표시장치이며, 어레이 기판(110)이 반사부 S에 설치된 반사 화소 전극(65)과, 반사부 S에 설치되어, 반사 화소 전극(65)과의 사이에서 경사방향 전계를 일으키는 반사 공통 전극(66)과, 투과부 T에 설치된 투과 공통 전극(92)과, 투과부 T에 설치되어, 투과 공통 전극(92)과의 사이에서 횡방향 전계를 일으키는 투과 화소 전극(91)을 구비하고 있는 것이다.
대향기판, 액정층, 반사부, 투과부, 횡방향 전계

Description

액정표시장치 및 그 제조 방법{LIQUID CRYSTAL DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}
도 1은 실시예 1에 따른 액정표시장치의 TFT어레이 기판의 구성을 모식적으로 나타내는 도면이다.
도 2는 실시예 1에 따른 TFT의 화소 구성을 모식적으로 나타내는 평면도이다.
도 3은 도 2의 단면도이다.
도 4는 실시예 1에 따른 TFT 어레이 기판의 제조 공정을 나타내는 공정 단면도이다.
도 5는 실시예 1에 따른 TFT 어레이 기판의 제조 공정을 나타내는 평면도이다.
도 6은 실시예 1에 따른 액정표시장치의 반사부의 동작을 나타내는 단면도이다.
도 7은 실시예 1에 따른 액정표시장치의 투과부의 동작을 나타내는 단면도이다.
도 8은 실시예 2에 따른 TFT의 화소 구성을 모식적으로 나타내는 평면도이 다.
도 9는 실시예 3에 따른 TFT의 화소 구성을 모식적으로 나타내는 평면도이다.
도 10은 실시예 3에 따른 TFT의 화소 구성을 모식적으로 나타내는 단면도이다.
도 11은 실시예 3에 따른 TFT의 별도의 화소 구성을 모식적으로 나타내는 단면도이다.
도 12는 실시예 4에 따른 TFT의 화소 구성을 모식적으로 나타내는 평면도이다.
[도면의 주요부분에 대한 부호의 설명]
1 : 기판 3 : 제1의 절연막
4 : 반도체 능동막 5 : 오믹 콘택막
6a : 제1층 6b : 제2층
7 : 제2의 절연막 21 : 게이트 전극
22 : 게이트 배선 23 : 보조 용량전극
24 : 보조 용량배선 29 : 산란용 패턴
61 : 소스 전극 62 : 드레인 전극
63 : 소스 배선 65 : 반사 화소 전극
66 : 반사 공통 전극 81 : 콘택홀
82 : 콘택홀 91 : 투과 화소 전극
92 : 투과 공통 전극 110 : 기판
111 : 표시 영역 112 : 액틀 영역
115 : 주사신호 구동회로 116 : 표시신호 구동회로
117 : 화소 118 : 외부배선
119 : 외부배선
본 발명은, 액정표시장치 및 그 제조 방법에 관한 것으로서, 특히 상세하게는, 1화소 내에 반사부와 투과부를 구비하는 액정표시장치와 그 제조 방법에 관한 것이다.
현재, 1화소 내에, 반사부와, 투과부를 가지는 반투과형의 액정표시장치가 제안되고 있다. 이 반투과형 액정표시장치는, 밝은 곳에서는, 그 주위의 외광을 광원으로서 사용한다. 구체적으로는, 화소 내에 설치한 반사부에서 주위의 외광을 시인측에 반사시켜 표시를 행한다. 또한 반투과형 액정표시장치는, 어두운 곳에서는, 주로 배면에 설치된 백라이트 등을 광원으로서 사용하고 있다. 구체적으로는, 화소 내에 설치된 투과부에 있어서, 백라이트로부터의 빛이 시인측에 통과한다. 이와 같이, 반투과형 액정표시장치에서는, 배면 광원으로부터의 빛, 또는 외부로부터의 주변광의 양쪽을 사용하여 표시를 행할 수 있다. 이에 따라 어떤 주위광하에서도 시인성이 높은 표시를 행할 수 있다. 따라서, 반투과형 액정표시장치는, 주로, 옥내 뿐만아니라 옥외에서도 사용되는 휴대전화의 표시 디스플레이로서 실용화되고 있다.
그러나, 현재 실용화되고 있는 반투과형 액정표시장치의 대부분은, 호모지니어스 배향의 액정 셀을 세로방향 전계에 의해 구동시키는 ECB(Electrically Controlled Birefringence)모드를 채용하고 있다. 한편, 투과형의 액정표시 패널에서는, 시야각이 넓은 IPS(In Plane Switching)나 VA(Vertical Alignment)를 비롯한 시야각이 넓은 모드를 채용하고 있다. 따라서, 액정 모니터나 액정 텔레비젼용의 투과형 액정표시 패널로서 널리 보급되고 있는 IPS나 VA와 비교해서, 반투과형 액정표시장치에서는, 시야각이 좁다는 문제점을 가지고 있다.
그래서, 반투과형의 액정표시장치에 있어서, 광시야각을 실현할 수 있는 기술이 개시되고 있다(특허문헌 1, 특허문헌 2). 이것들의 문헌에서는, 넓은 시야각을 실현할 수 있는 횡전계 구동방식의 표시 모드중 하나인 IPS를 사용하고 있다. 또한, IPS방식과 다른 구동방식으로서, FFS(Fringe Field Switching)을 사용한 액정표시장치도 개시되고 있다.
[특허문헌 1] 일본국 공개특허공보 특개2003-344837호
[특허문헌 2]일본국 공개특허공보 특개2005-106967호
[비특허문헌 1] IDW/AD'05 LCT p1-3, p1O3-106
특허문헌 1에서는, 액정을 횡전계 구동하도록, 번갈아 배치된 빗살모양의 화소 전극 및 공통 전극을 형성하고 있다. 그리고, 화소 전극, 공통 전극의 하층에는 절연막을 통해 일부에 반사판을 배치하고 있다. 이 반사판을 배치한 영역을 반사부로 하고, 반사판을 형성하지 않은 영역을 투과부로 하고 있다. 따라서, 반사부에서는, 횡방향 전계로 구동된 액정으로 제어되는 빛이 반사판에서 반사되어, 시인측으로 출사한다. 한편, 투과부에서는, 백라이트로부터의 빛이 횡방향 전계로 구동된 액정으로 제어되어 시인측으로 출사한다.
특허문헌 2에서는, 액정을 횡전계 구동하도록, 번갈아 배치된 빗살모양의 화소 전극 및 공통 전극을 형성하고 있다. 그리고, 화소 전극 및 공통 전극을 빛을 반사하는 금속재료로 형성하고 있다. 따라서, 반사 표시에서는, 화소 전극상의 액정분자로 제어된 빛을 이용하고 있다. 또한 투과 표시에서는, 종래와 마찬가지로, 빗살전극간의 횡전계로 제어된 빛을 이용하고 있다.
비특허문헌 1에서 이용되고 있는 FFS모드의 동작 원리를 간단하게 설명한다. 일반적인, FFS모드에서는, 공통 전극의 상층에 화소 전극을 배치하고 있다. 공통 전극과 화소 전극 사이에는 절연막이 배치되고 있다. 그리고, 화소 전극이 슬릿 모양으로 가공되고 있다. 화소 전극의 슬릿측의 단부와 공통 전극 사이에는 경사 방향의 프린지 전계가 발생한다. 이 프린지 전계를 이용하여 액정분자를 구동하여 표시를 행하고 있다. 그리고, 비특허문헌 1에서는, 공통 전극의 일부를 투명 도전막으로 형성하고, 나머지 일부를 반사 도전막으로 형성하고 있다. 이에 따라 1화소 내에 반사부와 투과부가 형성된 반투과형 액정표시장치를 실현하고 있다.
그러나, 상기의 문헌에 개시되어 있는 반투과형 액정표시장치에서는, 하기의 문제점이 생기게 된다. 예를 들면 특허문헌 1의 구성에 있어서, 반사판은 일반적으 로, 반사율이 높은 Al합금 등으로 형성된다. 따라서, 빗살모양의 화소 전극 및 공통 전극 사이에서는, 반사판이 악영향을 미치게 되는 문제점이 있다. 즉, 빗살전극간의 액정구동전계가, 하층에 배치되는 반사판에 의해 영향을 받게 된다. 그 때문에 반사부에 있어서의 액정분자의 제어가 곤란하게 되어, 양호한 표시 품위를 얻는 것이 곤란하게 된다.
또한 특허문헌 2의 구성에서는, 빗살전극 위를 반사부로서 이용하고 있다. 빗살전극 위에서는, 빗살전극간의 전계에 의해 액정분자가 움직이기 어렵다. 따라서, 양호한 반사 특성을 얻기 위해서는, 빗살전극을 3차원적으로 가공할 필요가 있다. 그 때문에 공정을 추가해야 하고, 기술적인 곤란함이 높아지게 된다. 또한 제조에 있어 공정수가 증가되므로 생산성이 저하된다.
또한 비특허문헌 1의 구성에서는, 화소에 투과부를 형성하므로, 공통 전극과 화소 전극의 2층을 투명 도전막으로 형성할 필요가 있다. 또한, 화소에 반사부를 형성하므로, 공통 전극의 일부에 반사판을 추가할 필요가 있다. 따라서, 일반적인 반투과형 액정표시장치의 어레이 공정에 비하여, 제조 공정수가 증가하게 된다. 따라서, 생산성도 저하한다. 이와 같이, 종래의 액정표시장치로는, 양호한 표시 품위를 가지는 액정표시장치를 얻는 것이 곤란하게 된다는 문제점이 생긴다.
본 발명은, 상기와 같은 사정을 배경으로 이루어진 것으로서, 본 발명의 목적은, 양호한 표시 품위를 가지는 액정표시장치 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 제1의 양태에 따른 액정표시장치는, 대향배치된 제1기판과 상기 제2기판 사이에 끼워진 액정층을 구비하고, 1화소 내에 반사부와, 투과부를 구비하는 액정표시장치로서, 상기 제1기판은, 상기 투과부에 설치된 빗살모양의 투과 공통 전극과, 상기 투과부에 있어서 상기 투과 공통 전극과 평행하게 대향배치되어, 상기 투과 공통 전극과의 사이에서 횡방향 전계를 일으키는 빗살모양의 투과 화소 전극과, 상기 반사부에 설치된 반사 공통 전극과, 상기 반사부에 설치되어, 상기 반사 공통 전극과 절연막을 통해 대향하도록 배치된 반사 화소전극을 구비하고, 상기 반사 공통 전극 및 상기 반사 화소 전극 중, 상층측에 설치된 전극에 슬릿이 형성되고, 상기 슬릿에 의해, 상기 반사 공통 전극과 상기 반사 화소 전극 사이에 경사방향 전계가 생기는 것이다.
이하에, 본 발명을 적용가능한 실시예의 설명을 한다. 이하의 설명은, 본 발명의 실시예에 관한 것이며, 본 발명은 이하의 실시예에 한정되는 것은 아니다.
실시예 1.
본 발명의 실시예 1에 따른 액정표시장치에 대해서 도 1을 참조하여 설명한다. 도 1은, 본 실시예에 따른 액정표시장치에 이용되는 어레이 기판(110)의 구성을 나타내는 정면도이다. 본 실시예에 따른 액정표시장치는, 반사부 및 투과부를 가지는 액정표시 패널을 구비하는 반투과형 액정표시장치이다.
본 실시예에 따른 액정표시장치는, 어레이 기판(110)을 가지고 있다. 어레이 기판(110)은, 예를 들면 박막트랜지스터 어레이 기판(이하, TFT어레이 기판)등의 어레이 기판이다. 어레이 기판(110)에는, 표시 영역(111)과 표시 영역(111)을 둘러싸도록 설치된 액틀 영역(112)이 설치된다. 이 표시 영역(111)에는, 복수의 게이트 배선(주사 신호선)(22)과 복수의 소스 배선(표시 신호선)(63)이 형성되어 있다. 복수의 게이트 배선(22)은 평행하게 설치되어 있다. 마찬가지로, 복수의 소스 배선(63)은 평행하게 설치된다. 게이트 배선(22)과, 소스 배선(63)은, 서로 교차하도록 형성되어 있다. 게이트 배선(22)과 소스 배선(63)은 직교하고 있다. 그리고, 인접하는 게이트 배선(22)과 소스 배선(63)으로 둘러싸인 영역이 화소(117)가 된다. 따라서, 어레이 기판(110)에서는, 화소(117)가 매트릭스 모양으로 배열된다.
또한, 어레이 기판(110)의 액틀 영역(112)에는, 주사신호 구동회로(115)와 표시신호 구동회로(116)가 설치된다. 게이트 배선(22)은, 표시 영역(111)에서 액틀 영역(112)까지 연장설치되고 있다. 그리고, 게이트 배선(22)은, 어레이 기판(110)의 단부에서 주사신호 구동회로(115)에 접속된다. 소스 배선(63)도 마찬가지로 표시 영역(111)에서 액틀 영역(112)까지 연장설치되고 있다. 그리고, 소스 배선(63)은, 어레이 기판(110)의 단부에서, 표시신호 구동회로(116)와 접속된다. 주사신호 구동회로(115)의 근방에는 외부배선(118)이 접속되어 있다. 또한 표시신호 구동회로(116)의 근방에는 외부배선(119)이 접속되어 있다. 외부배선(118, 119)은, 예를 들면 FPC(Flexible Printed Circuit)등의 배선 기판이다.
외부배선(118, 119)을 통해 주사신호 구동회로(115) 및 표시신호 구동회로(116)에 외부로부터의 각종 신호가 공급된다. 주사신호 구동회로(115)는 외부로부터의 제어신호에 의거하여 게이트 신호(주사 신호)를 게이트 배선(22)에 공급한 다. 이 게이트 신호에 의해, 게이트 배선(22)이 순차 선택되어 간다. 표시신호 구동회로(116)는 외부로부터의 제어신호나, 표시 데이터에 의거하여 표시 신호를 소스 배선(63)에 공급한다. 이에 따라 표시 데이터에 따른 표시 전압을 각 화소(117)에 공급할 수 있다. 또한, 주사신호 구동회로(115)와 표시신호 구동회로(116)는, 어레이 기판(110)위에 배치되는 구성에 한정되는 것은 아니다. 예를 들면 TCP(Tape Carrier Package)에 의해 구동회로를 접속해도 된다.
액정표시장치의 경우, 게이트 배선(22) 및 소스 배선(63) 외에, 보조 용량을 형성하기 위한 보조 용량배선이 형성된다. 보조 용량배선도 게이트 배선(22)이나 소스 배선(63)과 마찬가지로, 표시 영역(111)에서 액틀 영역(112)까지 연장 설치되어 있다. 이것에 의해, 외부로부터의 공통 전위를 화소(117)에 공급할 수 있다.
화소(117)안에는, 적어도 하나의 박막트랜지스터(TFT)가 형성되어 있다. TFT는 소스 배선(63)과 게이트 배선(22)의 교차점 근방에 배치된다. 예를 들면 이 TFT가 이 화소 전극에 표시 전압을 공급한다. 즉, 게이트 배선(22)으로부터의 게이트 신호에 의해, 스위칭소자인 TFT가 온 한다. 이에 따라 소스 배선(63)으로부터 TFT의 드레인 전극에 접속된 화소 전극에 표시 전압이 인가된다. 그리고, 화소 전극과 공통 전극 사이에, 표시 전압에 따른 전계가 생긴다. 이 화소 전극 및 공통 전극의 구성에 관해서는 후술한다. 또한, 어레이 기판(110)의 표면에는, 배향막(도시 생략)이 형성되어 있다.
또한, TFT어레이 기판에는, 대향기판이 대향 배치되고 있다. 대향기판은, 예를 들면 칼라필터 기판이며, 시인측에 배치된다. 대향기판에는, 칼라필터, 블랙 매 트릭스(BM) 및 배향막 등이 형성되어 있다. 그리고, 어레이 기판(110)과 대향기판 사이에 액정층이 끼워진다. 즉, 어레이 기판(110)과 대향기판 사이에는 액정이 주입되고 있다. 또한, 어레이 기판(110)과 대향기판과의 외측의 면에는, 편광판 및 위상차판 등이 설치된다. 또한 액정표시 패널의 반시인측에는, 백라이트 유닛 등이 설치된다.
화소 전극과 공통 전극 사이의 전계에 의해, 액정이 구동되어, 기판간의 액정의 배향방향이 변화된다. 이에 따라 액정층을 통과하는 빛의 편광상태가 변화된다. 즉, 편광판을 통과하여 직선 편광된 빛은, 위상차판 및 액정층에 의해, 편광상태가 변화된다. 구체적으로는, 투과부에서는, TFT어레이 기판측에 설치된 편광판에 의해, 백라이트 유닛으로부터의 빛이 직선 편광이 된다. 그리고, 이 직선 편광이 TFT어레이 기판측의 위상차판, 액정층 및 대향기판측의 위상차판을 통과함으로써 편광상태가 변화된다. 한편, 반사부에서는, 액정표시 패널의 시인측에서 입사한 외광이, 대향기판측의 편광판에 의해 직선 편광이 된다. 그리고, 이 빛은 대향기판측의 위상차판 및 액정층을 왕복함으로써 편광상태가 변화된다.
그리고, 편광 상태에 따라, 대향기판측의 편광판을 통과하는 광량이 변화된다. 즉, 백라이트 유닛으로부터 액정표시 패널을 투과하는 투과광 및 액정표시 패널에서 반사되는 반사광 중, 시인측의 편광판을 통과하는 빛의 광량이 변화된다. 액정의 배향방향은, 인가되는 표시 전압에 의해 변화된다. 따라서, 표시 전압을 제어함으로써, 시인측의 편광판을 통과하는 광량을 변화시킬 수 있다. 즉, 화소 마다 표시 전압을 바꾸는 것으로, 원하는 화상을 표시할 수 있다.
구체적으로는, 흑색 표시를 할 경우, 위상차판과 액정층에 의해, 빛을 시인측의 편광판의 흡수축과 대략 같은 진동 방향(편광면)을 가지는 직선 편광으로 한다. 이에 따라 대부분의 빛이 시인측의 편광판에서 차광되어 흑색 표시를 행할 수 있다. 한편, 백색 표시를 할 경우에는, 위상차판과 액정층에 의해, 시인측의 편광판의 흡수축과 대략 직교하는 방향의 직선 편광 또는 원 편광 등으로 한다. 이에 따라 빛이 시인측의 편광판을 통과하므로, 백색 표시를 행할 수 있다. 이와 같이, 게이트 신호 및 소스 신호에 의해 화소마다 인가되는 표시 전압을 제어한다. 이에 따라 액정층의 배향이 변화되고, 편광상태가 표시 전압에 따라 변화된다. 따라서, 원하는 화상을 표시할 수 있다.
다음에 본 실시예에 따른 액정표시장치의 화소구조에 대해 도 2 및 도 3을 사용하여 설명한다. 도 2는, 액정표시장치의 어레이 기판(110)에 설치된 화소구성을 나타내는 평면도이다. 도 3은, 도 2의 ⅢA-ⅢA선, ⅢB-ⅢB선, ⅢC-ⅢC선에서의 구성을 나타내는 단면도이다. 여기에서, ⅢA-ⅢA선은, 소스 배선부의 구성을 나타내고 있으며, ⅢB-ⅢB선은, 반사부 S부터 투과부 T까지의 구성을 나타내고 있으며, ⅢC-ⅢC선은 TFT부의 구성을 나타내고 있다. 또한, 도 3에서는, 왼쪽부터 순서대로, 소스 배선부, 반사부 S, 투과부 T 및 TFT부의 구성을 나타내고 있다.
도 2에 나타나 있는 바와 같이 화소는, 게이트 배선(22) 및 소스 배선(63)으로 둘러싸이도록 배치되어 있다. 이 화소를 매트릭스 모양으로 배열함으로써, 표시 영역(111)이 구성된다. 각 화소는, 투과부 T와, 반사부 S를 구비하고 있다. 즉, 본 실시예에 따른 액정표시장치는, 1화소 내에 반사부 S와 투과부 T를 구비하는 반투 과형 액정표시장치이다.
기판(1)은, 예를 들면 투명한 유리기판이다. 기판(1)위에는, 게이트 전극(21)을 구비한 게이트 배선(22)이 설치된다. 또한, 기판(1)위에는, 보조 용량전극(23)을 구비한 보조 용량배선(24)이 형성되어 있다. 보조 용량배선(24)과 게이트 배선(22)은 대략 평행하게 설치된다. 도 1에서는, 보조 용량배선(24)과 게이트 배선(22)은 마찬가지로 횡방향에 형성되어 있다. 또한 보조 용량전극(23)은, 보조 용량배선(24)으로부터 연장되고 있다. 이 보조 용량전극(23)에 의해, 일정 기간 전압을 유지할 수 있다. 즉, 보조 용량전극(23)에 의해 저장용량이 형성된다.
그리고, 보조 용량배선(24)은, 인접하는 2개의 게이트 배선(22) 사이에 배치된다. 즉, 게이트 배선(22)과 보조 용량배선(24)이 같은 갯수만큼 설치되어 번갈아 배치되고 있다. 게이트 전극(21), 게이트 배선(22), 보조 용량전극(23), 보조 용량배선(24)은, 제1의 도전막으로 형성되어 있다. 게이트 전극(21), 게이트 배선(22), 보조 용량전극(23), 보조 용량배선(24)은, 동일 도전막으로 형성되고 있기 때문에, 실질적으로 같은 재료, 같은 막두께를 가지고 있다. 그리고, 제1의 도전막을 패터닝 함으로써, 게이트 전극(21), 게이트 배선(22), 보조 용량전극(23), 보조 용량배선(24)이 형성된다.
또한, 게이트 전극(21), 게이트 배선(22), 보조 용량전극(23), 보조 용량배선(24) 위에는, 제1의 절연막(3)이 형성되어 있다. 제1의 절연막(3)은, 게이트 전극(21), 게이트 배선(22), 보조 용량전극(23) 및 보조 용량배선(24)을 덮도록 형성된다. TFT부에 있어서, 이 제1의 절연막(3)이 게이트 절연막이 된다. 또한, 제1의 절연막(3) 위에는, 반도체 능동막(4) 및 오믹 콘택막(5)이 형성되어 있다. 반도체 능동막(4) 및 오믹 콘택막(5)은 TFT부에 배치된다. 즉, 반도체 능동막(4) 및 오믹 콘택막(5)은 게이트 전극(21) 위에 배치된다. 반도체 능동막(4) 위에 오믹 콘택막(5)이 형성된다.
여기서, TFT에 있어서, 오믹 콘택막(5)의 중앙부가 제거되고 있다. 따라서, 오믹 콘택막(5)은, 2개의 영역으로 분할되고 있다. 이 2개의 영역중 한쪽이 TFT의 소스 영역이 되고, 다른 쪽이 드레인 영역이 된다. 따라서, 2개의 영역중 한쪽 위에는, 소스 전극(61)이 형성되고, 다른 쪽 위에는, 드레인 전극(62)이 형성되고 있다. 즉, 반도체 능동막(4)의 소스 영역 및 드레인 영역 위에, 오믹 콘택막(5)이 형성된다. 또한, 소스 전극(61)과 드레인 전극(62)은 제2의 도전막으로 형성되어 있다. 그리고, 제2의 도전막은, 예를 들면 2층의 금속막을 적층함으로써 형성된다. 따라서, 소스 전극(61), 소스 배선(63) 및 드레인 전극(62)은, 도 3에 나타나 있는 바와 같이, 제1층(6a)과 제2층(6b)으로 구성된다.
기판(1)위에는, 또한 소스 전극(61)을 가지는 소스 배선(63)이 형성되어 있다. 소스 배선(63)은, 게이트 배선(22)과 제1의 절연막(3)을 통해 직교하도록 배치되어 있다. 그리고, 인접하는 게이트 배선(22) 및 인접하는 소스 배선(63)으로 둘러싸인 영역이 화소가 된다. 소스 전극(61)은, 소스 배선(63)으로부터 연장되고 있다. 배선의 교차부 및 소스 배선(63)의 일부분에는, 정전내압을 향상시킬 목적으로, 반도체 능동막(4) 및 오믹 콘택막(5)이 잔존하고 있다. 소스 전극(61), 드레인 전극(62) 및 소스 배선(63) 위에는, 제2의 절연막(7)이 형성되어 있다. 제2의 절연막(7)은, 소스 전극(61), 드레인 전극(62) 및 소스 배선(63)을 덮도록 배치되어 있다.
다음에 반사부 S에 관하여 설명한다. 반사부 S에서는, FFS(Fringe Field Switching) 모드로 표시를 행하고 있다. 반사부 S는, 투과부 T보다도 TFT측에 형성된다. 즉, 반사부 S는, 그 화소의 TFT와 투과부 T 사이에 배치된다. 반사부 S에는, 반사 화소 전극(65)이 형성되어 있다. 반사 화소 전극(65)은 드레인 전극(62)으로부터 연장되고 있다. 즉, 반사 화소 전극(65)은, 제2의 도전막으로 형성되어 있다. 따라서, 반사 화소 전극(65)도 제1층(6a)와 제2층(6b)의 2층으로 구성된다. 반사 화소 전극(65)은, 보조 용량전극(23) 위에 형성된다. 즉, 반사 화소 전극(65)과, 보조 용량전극(23)은, 제1의 절연막(3)을 통해 적어도 일부가 중복하도록 배치된다. 환언하면, 반사 화소 전극(65)과 보조 용량전극(23)은, 제1의 절연막(3)을 끼우고 대향배치된다. 그리고, 반사 화소 전극(65)과 보조 용량전극(23)의 중복 부분이, 일정 기간전압을 유지하기 위한 저장용량이 된다. 또한, 반사 화소 전극(65)은, 적어도 그 표면에, 반사율이 높은 금속막을 가지고 있다. 따라서, 제2의 도전막의 표면층으로서는, Al등의 금속박막을 사용할 수 있다. 따라서, 제2층(6b)에는, Al을 포함하는 금속박막이 사용된다.
반사 화소 전극(65)은, 인접하는 소스 배선(63) 사이에 배치된다. 여기에서, 반사 화소 전극(65)은, 소스 배선(63)으로부터 소정의 거리를 두고 배치된다. 예를 들면 반사 화소 전극(65)과 소스 배선(63)의 간극을 3㎛∼10㎛로 할 수 있다. 따라서, 반사 화소 전극(65)은, 반사부 S 중 소스 배선(63)과의 간극을 뺀 대략 전체면 에 배치된다.
반사 화소 전극(65) 위에는, 제2의 절연막(7)이 형성되어 있다. 제2의 절연막(7)은 반사 화소 전극(65)을 덮도록 배치되어 있다. 그리고, 제2의 절연막(7) 위에는, 반사 공통 전극(66)이 형성되어 있다. 즉, 반사 공통 전극(66)은, 제2의 절연막(7)을 끼워서 반사 화소 전극(65)과 대향배치된다. 반사 공통 전극(66)은 제3의 도전막을 사용하여 형성된다.
또한, 반사 공통 전극(66)은, 반사 화소 전극(65)과의 사이에서 경사방향 전계를 일으키므로, 슬릿 모양으로 가공되고 있다. 즉, 반사 공통 전극(66)에는, 스트라이프 모양의 개구부가 일정한 간격으로 복수형성되고 있다. 이들의 복수의 개구부가 슬릿이 된다. 이 슬릿에 의해, 반사 공통 전극(66)과, 그 아래쪽의 반사 화소 전극(65)과의 사이에서, 기판(1)면에 대하여 경사 방향의 전계가 생긴다. 여기에서, 슬릿의 폭, 즉 개구부의 폭은, 예를 들면 3㎛∼6㎛으로 할 수 있다. 또한 각 슬릿의 방향은 서로 평행하며, 배선 방향으로부터 기울어지고 있다. 도 2에서는, 6개의 슬릿이 형성되어 있다. 반사 공통 전극(66)은, 반사 화소 전극(65)보다도 큰 외형으로 형성되어 있다. 따라서, 반사 공통 전극(66)의 대부분은, 제2의 절연막(7)을 통해 반사 화소 전극(65)과 중복하고 있다. 환언하면, 반사 공통 전극(66)과 반사 화소 전극(65)은, 제2의 절연막(7)을 통해 대향배치되고 있다.
또한, 반사 공통 전극(66)은, 제2의 절연막(7)을 통해 소스 배선(63)의 대부분에 겹쳐지고 있다. 즉, 반사 공통 전극(66)이, 화소의 양측에 설치된 소스 배선(63)과 제2의 절연막(7)을 통해 중복하도록, 화소의 외측까지 연장되고 있다. 이에 따라 소스 배선(63)으로부터의 전계를 유효하게 차폐할 수 있다. 이와 같이, 반사부 S에서는, 다른 도전층으로 구성되는 반사 화소 전극(65)과 반사 공통 전극(66)에 의해, 액정구동용의 전계를 발생시키고 있다. 반사 공통 전극(66)에 슬릿을 설치하고 있기 때문에, 기판(1)면에 대하여 경사 방향의 전계가 액정을 구동한다. 따라서, 반사부 S에서는, FFS모드로 표시를 행할 수 있다.
여기에서, 각각의 슬릿의 방향은, 게이트 배선(22) 및 소스 배선(63)으로부터 기울어지고 있다. 즉, 슬릿은, 게이트 배선(22)의 방향과 소스 배선(63)의 방향 사이의 방향이 된다. 슬릿의 방향과 러빙 방향이 이루는 각도는 θ1이다. 또한 각각의 슬릿은 같은 방향에 설치된다. 이 슬릿 아래에는, 반사 화소 전극(65)이 형성되어 있다. 이렇게 반사 공통 전극(66)에 슬릿을 형성함으로써, 용이하게 경사방향 전계를 발생시킬 수 있다. 이와 같이, 반사 화소 전극(65)과 반사 공통 전극(66)이다른 층으로 형성되어 있기 때문에, 막두께 방향에 대하여 경사방향 전계가 발생한다. 즉, 반사부에서 생기는 전계는, 기판(1)면에 대하여 경사 방향이 된다. 이 경사방향 전계에 따라 액정이 구동된다.
다음에 투과부 T에 관하여 설명한다. 여기에서, 투과부 T에서는, IPS(In Plane Switching)모드에 의해 표시를 행하고 있다. 투과부 T에는, 투과 화소 전극(91)이 형성되고 있다. 투과 화소 전극(91)은, 제3의 도전막으로 형성되어 있다. 투과 화소 전극(91)은, 제1의 절연막(3) 및 제2의 절연막(7) 위에 형성되어 있다. 그리고, 투과 화소 전극(91)은, 제2의 절연막(7)에 설치된 콘택홀(81)을 통해, 반사 화소 전극(65)과 접속되어 있다. 즉, 제2의 도전막으로 형성되는 반사 화소 전극(65)과 제3의 도전막으로 형성되는 투과 화소 전극(91)은, 일부가 중복하도록 설치된다. 구체적으로는, 반사 화소 전극(65)의 일부가, 투과부 T까지 연장 설치되어 있다. 그리고, 이 연장 설치 부분에 있어서, 제2의 절연막(7)의 일부를 제거하고 있다. 따라서 중복 부분에는, 콘택홀(81)이 형성된다. 이 콘택홀(81) 위에는, 투과 화소 전극(91)이 형성되어 있다. 따라서, 콘택홀(81)을 통해, 투과 화소 전극(91)과 반사 화소 전극(65)이 접속된다. 따라서, 투과 화소 전극(91)과 반사 화소 전극(65)이 표시 전압에 의해 등전위가 된다. 이와 같이, 투과 화소 전극(91)은, 반사 화소 전극(65)을 통해, TFT와 접속되고 있다.
또한, 투과부 T에는, 제3의 도전막을 사용하여 형성된 투과 공통 전극(92)이 형성되어 있다. 투과 공통 전극(92)은, 반사 공통 전극(66)에서 연장되고 있다. 즉, 투과 공통 전극(92)과 반사 공통 전극(66)이 일체로 형성되어 있다. 투과 화소 전극(91)과 투과 공통 전극(92)은, 각각 빗살모양으로 형성되어 있다. 즉, 투과 화소 전극(91) 및 투과 공통 전극(92)은, 복수의 빗살전극을 가지고 있다. 그리고, 투과 화소 전극(91)의 빗살전극과, 투과 공통 전극(92)의 빗살전극이 소정의 간격을 두고 배치되어 있다. 투과 화소 전극(91)의 빗살전극과, 투과 공통 전극(92)의 빗살전극은 번갈아 배치되어 있다. 즉, 투과 화소 전극(91)의 빗살전극과, 투과 공통 전극(92)의 빗살전극이 기판(1)면과 평행한 방향에 대향배치되어 있다. 이에 따라 투과 화소 전극(91)과 투과 공통 전극(92) 사이에, 기판(1)과 평행 방향의 전계가 발생한다.
여기에서, 투과 공통 전극(92) 및 반사 공통 전극(66)으로 구성되는 공통 전 극은, 투과부 T에 대응한 개구부가 설치되어 있다. 즉, 투과 공통 전극(92)은, 투과부 T를 둘러싸도록 틀모양으로 형성된다. 환언하면, 공통 전극의 개구부가 투과부 T가 된다. 그리고, 그 투과부 T에는, 틀모양의 투과 공통 전극(92)에서 소스 배선(63)의 방향으로 빗살전극이 연장되어 있다.
이와 같이, 투과부 T에서는, 마찬가지로 제3의 도전막으로 형성된 투과 화소 전극(91)과 투과 공통 전극(92)에 의해 액정구동용의 전계가 생성된다. 이것에 의해, 액정에는, 기판(1)면에 대하여 평행 방향의 전계에 의해 액정이 구동한다. 즉, IPS모드에서의 표시를 행할 수 있다. 또한 투과 공통 전극(92)은, 제2의 절연막(7)을 통해 소스 배선(63)의 대부분에 겹쳐지고 있다. 즉, 투과 공통 전극(92)은 화소의 양측에 설치된 소스 배선(63)과 제2의 절연막(7)을 통해 중복하도록, 화소로부터 비어져 나올 때까지 연장되어 있다. 이에 따라 소스 배선(63)으로부터의 전계를 유효하게 차폐할 수 있다.
도 2에서는, 투과 화소 전극(91)은 2개의 빗살전극으로 구성되어 있다. 그리고, 게이트 배선(22)의 방향으로 2개의 빗살전극이 나란히 배치되어 있다. 또한, 투과 화소 전극(91)을 구성하는 2개의 빗살전극의 사이에는, 투과 공통 전극(92)을 구성하는 빗살전극이 설치된다. 각각의 빗살전극은, 소스 배선(63)과 평행하게 설치된다. 투과 화소 전극(91)을 구성하는 2개의 빗살전극의 외측을 둘러싸도록 투과 공통 전극(92)이 패터닝 되어 있다. 투과 화소 전극(91)과 투과 공통 전극(92)은, 게이트 배선(22)의 방향에 있어서, 일정한 간격을 두고 배치되어 있다. 이와 같이 빗살모양의 투과 화소 전극(91)과 빗살모양의 투과 공통 전극(92)을 평행하게 대향배치함으로써, 게이트 배선(22)의 방향에 횡방향 전계를 일으킨다. 또한, 빗살전극의 방향과, 러빙 방향이 이루는 각도는 θ2이다.
여기에서, 투과 공통 전극(92)과 반사 공통 전극(66)은, 화소 내에 있어서, 보조 용량전극(23) 또는 보조 용량배선(24)과 접속되어 있다. 즉, 반사 공통 전극(66) 또는 투과 공통 전극(92)은, 보조 용량전극(23)의 일부와 중복하여 설치된다. 그리고, 이 중복 부분에 있어서, 제1의 절연막(3) 및 제2의 절연막(7)을 제거하고 있다. 이에 따라 중복 부분에 콘택홀(82)이 형성된다. 또한, 콘택홀(82)을 형성하는 부분에서는, 제2의 도전막으로 이루어지는 반사 화소 전극(65)이 설치되지 않는다. 여기에서는, 콘택홀(82)을 형성하는 부분에서는, 반사 화소 전극(65)을 제거하고 있다. 즉, 반사 화소 전극(65)의 모서리부에 콘택홀을 형성하기 위한 홈부를 형성하고 있다. 이 때문에, 6개의 슬릿 중, 홈 부분에 설치되는 하나의 슬릿이 다른 슬릿보다도 짧게 되어 있다.
제2의 절연막(7) 위의 제3의 도전막으로 형성된 투과 공통 전극(92) 및 반사 공통 전극(66)이 콘택홀(82)을 통해, 보조 용량전극(23)과 접속된다. 따라서, 투과 공통 전극(92) 및 반사 공통 전극(66)에는, 보조 용량배선(24)을 통해 공통 전위가 공급된다. 따라서, 반사 공통 전극(66) 및 투과 공통 전극(92)에 대하여, 안정되게 공통 전위를 공급할 수 있다. 또한, 제3의 도전막에는, ITO등의 투명 도전막을 사용할 수 있다. 이에 따라 광 이용 효율을 향상시킬 수 있다. 물론, 투명 도전막이외의 금속막 등을 사용해도 된다.
이와 같이, 1화소 내에 반사 화소 전극(65)과 투과 화소 전극(91)으로 이루 어지는 화소 전극 및 반사 공통 전극(66)과 투과 공통 전극(92)으로 이루어지는 공통 전극을 형성한다. 그리고, 투과부 T에 있어서, 투과 화소 전극(91)과 투과 공통 전극(92)을 동일한 도전층으로 형성한다. 또한 반사부 S에 있어서, 반사 화소 전극(65)과 반사 공통 전극(66)을 다른 도전층으로 형성한다. 여기에서, 투과 공통 전극(92)과 반사 공통 전극(66)은 같은 도전층에 형성되고 있다. 즉, 반사 공통 전극(66)을 투과부 T까지 연장시킴으로써 투과 공통 전극(92)이 구성된다. 이 때, 투과 공통 전극(92)은, 빗살모양 형상으로 한다. 또한 게이트 배선(22)과 같은 도전층의 보조 용량전극(23)으로부터 투과 공통 전극(92)과 반사 공통 전극(66)에 공통 전위를 공급한다. 이 때, 절연막에 설치된 콘택홀(82)을 통해, 보조 용량전극(23)으로부터 투과 공통 전극(92)과 반사 공통 전극(66)에 공통 전위가 공급된다. 즉, 콘택홀(82)을 통해, 보조 용량배선(24)으로부터의 공통 전위가 반사 공통 전극(66)에 공급된다.
투과 화소 전극(91)과 반사 화소 전극(65)은, 다른 도전층으로 형성되고 있다. 투과 공통 전극(92)은, 빗살모양 형상으로 한다. 그리고, 반사 화소 전극(65)과 투과 화소 전극(91)을 절연막에 설치된 콘택홀(81)을 통해 전기적으로 접속시킨다. 또한 투과 화소 전극(91)은 반사 화소 전극(65)을 통해, 스위칭소자인 TFT에 전기적으로 접속되어 있다. 이러한, 구성에 의해, 액정구동용의 전계가 투과부 T에서는 횡방향으로 발생하고, 반사부 S에서는 경사 방향으로 발생한다. 따라서, 반사부 S와 투과부 T를 다른 동작 모드로 할 수 있다. 따라서, 시야각을 향상시킬 수 있고, 표시 품질을 향상시킬 수 있다.
다음에 도 4 및 도 5를 사용하여, 본 실시예에 따른 액정표시장치의 제조 방법에 관하여 설명한다. 도 4는, 본 실시예에 따른 액정표시장치에 이용되는 TFT어레이 기판의 제조 공정을 나타내는 공정 단면도이다. 도 5는, 제조 공정을 나타내는 평면도이다.
우선, 투명한 절연성의 기판(1)을 준비한다. 그리고, 기판(1)을 세정하고, 표면을 정화한다. 그리고, 기판(1)위에 제1의 도전막을 성막한다. 제1의 도전막은, 예를 들면 스퍼터링에 의해 형성할 수 있다. 제1의 도전막의 재료로서는, 예를 들면 크롬(Cr), 몰리브덴(Mo), 탄타르(Ta), 티타늄(Ti) 또는 알루미늄(Al)을 사용할 수 있다. 또한 이것들을 주성분으로 하는 합금을 사용해도 된다. 또한, 이것들의 적층막을 사용해도 된다. 본 실시예에서는, 제1의 도전막으로서, 막두께 40Onm의 Cr막을 성막한다.
또한, 제1의 도전막 위에는, 후술의 공정으로, 콘택홀(82)이 형성된다. 콘택홀(82)안에는, 전기적 접속을 얻기 위한 도전성 박막이 형성된다. 그 때문에 제1의 도전막으로서는, 표면산화가 잘 일어나지 않는 금속박막이나 표면이 산화되어도 도전성을 가지는 금속박막을 사용하는 것이 바람직하다. 또한 제1의 도전막으로서, Al계의 재료를 사용할 경우, 표면에 질화 Al막을 형성해도 된다. 또는, Cr, Mo, Ta, Ti등의 박막을 상층에 형성해도 좋다. 이에 따라 표면산화에 의한 도전성의 열화를 방지할 수 있다.
다음에 제1의 사진제판공정에 의해, 제1의 도전막의 패터닝을 행한다. 이에 따라, 도 4a 및 도 5a에 나타나 있는 바와 같이, 게이트 전극(21), 게이트 배 선(22), 보조 용량전극(23) 및 보조 용량배선(24)을 형성할 수 있다. 보조 용량전극(23)은, 후술하는 반사 화소 전극(65)과 일부 겹치도록 반사부 S에 형성한다. 사진제판공정에서는, 예를 들면 제1의 도전막을 성막한 기판(1)을 세정한다. 세정후, 제1의 도전막위에 감광성 레지스트를 도포, 건조시킨다. 그리고, 소정의 패턴이 형성된 포토마스크를 거쳐 노광하고, 현상한다. 이에 따라 마스크 패턴이 전사된 감광성 레지스트를 기판(1)의 제1의 도전막위에 형성할 수 있다. 그리고, 감광성 레지스트를 경화시킨 후, 제1의 도전막에 에칭을 행한다. 즉, 패턴이 전사된 감광성 레지스트를 통해 에칭을 행한다. 이에 따라 마스크 패턴에 따라, 제1의 도전막이 에칭된다. 에칭 후에, 레지스트를 제거함으로써, 도 4a 및 도 5a가 된다.
또한, 제1의 도전막의 에칭은, 예를 들면 습식 에칭에 의해 행할 수 있다. 에천트로서는, 공지한 에천트를 사용할 수 있다. 예를 들면 제1의 도전막이 Cr의 경우, 제2질산 세륨 암모늄 및 질산이 혼합된 수용액을 사용할 수 있다. 또한 제1의 도전막의 에칭에 있어서는, 패턴 엣지 단면이 사다리꼴 형상의 테이퍼 형상이 되도록, 테이퍼 에칭하는 것이 바람직하다. 이에 따라 패턴 엣지의 단차부에 있어서의 절연막의 커버리지를 향상시킬 수 있다. 따라서, 다른 배선이나 도전막과의 단차부에서의 단락을 방지할 수 있다.
다음에 CVD법에 의해, 게이트 절연막이 되는 제1의 절연막(3)과, 반도체 능동막(4) 및 오믹 콘택막(5)이 되는 실리콘막을 연속 성막한다. 그리고, 제 2사진제판 공정에 의해, 실리콘 막을 패터닝 한다. 이에 따라 도 4b, 도 5b에 나타내는 구성이 된다. 반도체 능동막(4) 및 오믹 콘택막(5)은 적어도 TFT부에는 잔존하도록 패터닝 된다. 또한, 반도체 능동막(4), 오믹 콘택막(5)은, 게이트 배선(22)과 소스 배선(63)이 교차하는 부분 및 소스 배선(63)이 형성되는 부분에도 잔존시키고 있다. 이에 따라 정전내압을 크게 할 수 있다. 또한, 반도체 능동막(4) 및 오믹 콘택막(5)은 공지한 가스 조성을 사용한 드라이 에칭에 의해 에칭된다. 예를 들면 에칭 가스로서, SF6과 02의 혼합 가스 또는 CF4와 02의 혼합 가스를 사용할 수 있다.
또한, 본 실시예에서는, 제1의 절연막(3)으로서는, SiNx, SiOy, SiOzNw의 어느 단층막 또는 이들의 적층막을 사용할 수 있다(또한, x, y, z, w는 화학량론조성을 나타내는 정수이다). 핀홀 등의 발생에 의한 층간 쇼트를 방지하기 위해, 제1의 절연막(3)을 여러번에 나누어 성막하는 것이 바람직하다. 이 제1의 절연막(3)은 TFT부에 있어서는, 게이트 절연막이 된다. 본 실시예에서는, 막두께 300nm의 SiN막을 성막한 후, 다시 100nm의 SiN막을 성막함으로써, 제1의 절연막(3)을 형성한다. 따라서, 제1의 절연막(3)은 막두께 400nm이 된다.
반도체 능동막(4)으로서는, 아모퍼스 실리콘(a-Si)막 혹은 폴리실리콘(p-Si)막 등을 사용할 수 있다. 여기에서, 반도체 능동막(4)의 막두께를 지나치게 얇게 하면, 후술하는 오믹 콘택막(5)의 드라이에칭시에 막의 소실이 발생하게 된다. 또한 반도체 능동막(4)을 너무 두껍게 하면, TFT의 ON전류가 작아지게 된다. 따라서, 반도체 능동막(4)의 막두께는, 오믹 콘택막(5)의 드라이에칭시에 있어서의 제어성과, 필요로 하는 TFT의 ON전류값을 고려하여 선택할 수 있다.
오믹 콘택막(5)으로서는, a-Si막에 인(P)을 도프한 n형 a-Si막을 이용할 수 있다. 또는 p-Si막에 인(P)을 도프한, n형 p-Si막을 오믹 콘택막(5)으로서 이용하는 것도 가능하다. 본 실시예에서는, 오믹 콘택막(5)으로서, 막두께 30nm의 n형 a-Si막을 성막한다.
다음에, 스퍼터링법 등에 의해, 제2의 도전막을 성막한다. 여기에서 제2의 도전막은 제1층(6a)과 제2층(6b)의 적층구조로 되어 있다. 제2의 도전막 중 제1층(6a)으로서는, Cr, Mo, Ta 또는 Ti 및 이들의 주성분으로 하는 합금을 사용할 수 있다. 또한 제2층(6b)으로서는, Al 또는 은(Ag) 및 이것들을 주성분으로 하는 합금을 사용할 수 있다. 제1층(6a)은 오믹 콘택막(5) 위에, 직접 접촉하도록 성막된다. 제2층(6b)은, 제1층(6a) 위에, 직접 접촉하도록 겹쳐서 성막된다. 제2의 도전막은, 소스 배선(63)으로서 이용되므로, 배선 저항을 고려하여, 저저항의 박막을 사용하는 것이 바람직하다. 또한, 제2의 도전막은, 반사 화소 전극(65)으로서 이용되므로, 표면층의 반사 특성이 높은 박막을 사용하는 것이 바람직하다. 본 실시예에서는, 제1층(6a)으로서, 막두께 100nm의 Cr막, 제2층(6b)으로서, 막두께 300nm의 AlCu막을 성막한다.
다음에 제3의 사진제판공정에 의해, 제2의 도전막을 패터닝 한다. 이것에 의해 소소 전극(61)을 구비한 소스 배선(63) 및 드레인 전극(62)을 구비한 반사 화소 전극(65)이 형성된다. 드레인 전극(62)과 반사 화소 전극(65)은 마찬가지로 제2의 도전막으로 형성되므로, 동일 막 내에서 전기적으로 접속되어 있다. 즉 드레인 전극(62)과 반사 화소 전극(65)은, 일체로 형성된다. 따라서, 드레인 전극(62)과 반사 화소 전극(65)은 실질적으로 같은 막두께, 같은 재료로 형성되어 있다.
여기에서, 제3의 사진제판 공정에서는, 제l층(6a)을 노출시키기 위해, 하프톤 노광 등을 사용할 수 있다. 여기에서, 하프톤 노광의 프로세스에 대해 설명한다. 하프톤 노광에서는, 예를 들면 포토마스크의 크롬 막에 농담을 갖게 한 하프톤 마스크를 사용하고 있다. 이 하프톤 마스크를 통해 노광함으로써, 노광 강도를 조정할 수 있다. 이에 따라 현상후의 레지스트 막의 잔존 막두께를 제어할 수 있다. 예를 들면 하프톤 노광으로는, 제1층(6a)을 노출시키는 부분의 레지스트 막이 얇아지는, 하프톤 마스크를 사용하여 노광한다. 그리고, 현상후에, 레지스트 막이 완전히 제거되고 있는 부분의 막을 에칭한다. 이에 따라 제2의 도전막을 에칭할 수 있고, 전술한 바와 같이, 소스 전극(61), 드레인 전극(62), 소스 배선(63) 및 반사 화소 전극(65)이 형성된다.
다음에 제2의 도전막의 에칭후, 산소 플라즈마 등을 사용하여 레지스트 막을 감막처리한다. 이에 따라 현상후에 있어서 잔존 막두께가 적었던 부분의 레지스트 막이 제거된다. 그리고, 감막처리에 의해 제거된 부분의 막을 에칭한다. 여기에서, 현상후의 잔존 막두께가 많았던 부분에서는, 레지스트 막이 아직 잔존하고 있으므로, 막이 제거되지 않는다. 이에 따라 제2층(6b)만이 제거되고 제1층(6a)이 노출한다. 구체적으로는, 감막처리가 된 레지스트 막을 통해, 제2층(6b)만을 습식 에칭으로 제거한다. 이에 따라 반사 화소 전극(65)과 투과 화소 전극(91)을 접속하는 콘택홀(81)에 대응하는 위치에, 제1층(6a)이 노출한다. 여기에서, 제2층(6b)을 잔존시키는 부분에서는, 감막처리후라도 레지스트 막이 얇아져 잔존하고 있다. 한편, 제1층(6a)을 노출시키는 부분에서는, 레지스트 막이 제거되고 있다. 따라서, 1회의 사진제판공정으로, 2공정분의 패터닝이 가능하게 된다.
이에 따라 제1층(6a)이 노출한다. 따라서, 투명 도전막으로 이루어지는 제3의 도전막과의 콘택 저항을 양호한 것으로 할 수 있다. 즉, 콘택 에어리어에서는, Cr으로 이루어지는 제1층(6a)이 노출된 상태가 된다. 따라서, 양호한 도전율을 가지는 콘택을 얻을 수 있다. 또한, 이 후, 채널 부분의 오믹 콘택막(5)을 드라이에칭한다. 이에 따라 채널 부분의 반도체 능동막(4)이 노출한다.
또한, 제2의 도전막의 표면에 질화 Al합금(AlCuN)등을 형성했을 경우, 반사율은 약간 저하하지만, 투명 도전막으로 이루어지는 제3의 도전막과 양호한 콘택을 얻을 수 있다. 이 경우, 콘택 에어리어를 형성하는 공정은 생략할 수 있다.
또한, 제1층(6a)을 노출시키기 위한 노광 공정은, 하프톤 노광에 한정하는 것은 아니고, 레지스트막의 일부가 얇아지는 2단 노광이면 된다. 즉, 현상 직후에, 레지스트 막이 제거되는 부분, 레지스트 막이 잔존하는 부분 및 레지스트 막의 막두께가 얇아지는 부분이 형성되면 된다. 따라서, 현상후에 잔존하는 레지스트 막의 막두께가 2단이 되는 2단 노광이면 된다. 예를 들면 그레이 톤 노광을 사용할 수도 있다.
다음에 플라즈마 CVD법 등에 의해, 제2의 절연막(7)을 성막한다. 제2의 절연막(7)으로서는, 제1의 절연막(3)과 같은 재질을 사용할 수 있다. 또한 제2의 절연막(7)의 막두께는, 하층 패턴의 커버리지를 고려하여 결정하는 것이 바람직하다. 본 실시예에서는, 제2의 절연막(7)으로서, 막두께300nm의 SiN막을 성막한다.
다음에 제4의 사진제판공정에 의해, 제2의 절연막(7)을 패터닝 한다. 이것에 의해, 도 4c 및 도 5c에 나타내는 구성이 된다. 이 공정으로, 반사 화소 전극(65) 위에 콘택홀(81)이 형성된다. 또한 보조 용량전극(23) 위에 콘택홀(82)이 형성된다. 제2의 절연막(7)은 공지한 에천트를 사용한 습식 에칭법 또는 공지한 가스 조성을 사용한 드라이에칭법으로 에칭할 수 있다.
그리고, 스퍼터링법에 의해, 제3의 도전막을 성막한다. 따라서, 제3의 도전막은, 콘택홀(81, 82)이 형성된 제2의 절연막(7) 위에 형성된다. 제3의 도전막에는, 예를 들면 ITO, IZO, ITZO, SnO2등의 투명 도전막을 사용할 수 있다. 본 실시예에서는, 80nm의 ITO를 제3의 도전막으로서 사용하고 있다.
다음에 제5의 사진제판공정에 의해, 제3의 도전막을 패터닝 한다. 이에 따라 도 4d 및 도 5d에 나타내는 구성이 된다. 이 공정으로, 투과부 T에는, 투과 화소 전극(91) 및 투과 공통 전극(92)이 형성된다. 또한 반사부 S에는, 반사 공통 전극(66)이 형성된다. 여기에서, 투과 화소 전극(91)의 일부는, 콘택홀(81)에 매설되어 있다. 따라서, 투과 화소 전극(91)이, 콘택홀(81)을 통해 반사 화소 전극(65)과 접속된다. 또한 투과 공통 전극(92) 또는 반사 공통 전극(66)의 일부는, 콘택홀(82)에 매설된다. 따라서, 투과 공통 전극(92) 및 반사 공통 전극(66)은 콘택홀(82)을 통해 보조 용량전극(23)과 접속된다.
이와 같이, 5회의 사진제판공정으로 어레이 기판(110)을 형성할 수 있다. 따라서, 화소 내에 반사 화소 전극(65)과 투과 화소 전극(91)이 형성된 기판(110)을 간단히 제조할 수 있다.
이와 같이, TFT가 형성된 어레이 기판(110)은, 후의 셀화 공정에 있어서, 배향막이 도포된다. 또한, 배향막은, 일정한 방향으로 러빙 처리된다. 여기에서는, 도 2에 나타내는 화살표방향으로 러빙 처리되어 있다. 마찬가지로, 어레이 기판(110)과 대향하는 대향기판에는, 투명절연성 기판 위에 칼라필터(CF), BM등이 형성되어 있다. 그리고, 또한 CF, BM의 상층에는, 보호막이 형성된다. 그 보호막 위에, 배향막을 도포, 러빙한다.
어레이 기판(110) 또는 대향기판에 틀모양의 씰재를 도포한다. 씰재는, 예를 들면 디스펜서를 사용하여 액틀 영역(112)에 형성된다. 씰재를 도포후, 어레이 기판(110)과 대향기판을 스페이서를 통해 포갠다. 여기에서는, 어레이 기판(110)의 배향막과, 대향기판의 배향막이 서로 마주 향하도록 겹친다. 겹쳐진 한 쌍의 기판에 액정을 주입하고 밀봉한다. 이와 같이 하여 형성된 액정 셀의 양쪽 외면에 편광판, 위상차판 등을 붙인다. 그 후에 백라이트 유닛을 배면측에 부착한다. 이에 따라 반투과형 액정표시장치가 완성된다.
또한 투과부 T와 반사부 S와의 셀 갭을 제어하기 위한 갭 제어층을 설치해도 된다. 갭 제어층은, 예를 들면 대향기판에 형성할 수 있다. 어레이 기판(110)의 반사부 S와 대향하는 영역에 갭 제어층을 형성할 수 있다. 갭 제어층으로서는, 유기투명막을 사용할 수 있다. 또한, 갭 제어층은, 어레이 기판(110)에 설치해도 되고, 양쪽 기판에 설치해도 된다. 갭 제어층을 형성함으로써, 반사부 S에 있어서의 액정층의 두께가, 투과부 T에 있어서의 액정층의 두께보다도 얇게 할 수 있다. 따라서, 투과부 T와, 반사부 S와의 전기광학특성을 쉽게 합칠 수 있다.
다음에 도 6 및 도 7을 사용하여, 액정 등의 동작에 관하여 설명한다. 도 6은, 반사부 S의 구성을 나타내는 단면도이며, 도 7은 투과부 T에 있어서의 구성을 나타내는 단면도이다. 또한, 도 6, 도 7에서는, 배향막 및 칼라필터 등의 구성에 대해서 생략하여 도시하고 있다. 여기에서, 201은 대향기판, 202은 백라이트 유닛, 203은 액정층이다. 여기에서, 도 6, 7에서는 대향기판(201)측은 시인측으로 하고 있다.
우선, 도 6을 사용하여 반사부 S의 동작에 관하여 설명한다. 도 6에 나타나 있는 바와 같이 TFT의 드레인 전극(62)을 연장한 반사 화소 전극(65)의 상층에 반사 공통 전극(66)이 형성되어 있다. 반사 화소 전극(65)과 반사 공통 전극(66) 사이에는, 제2의 절연막(7)이 배치되어 있다. 따라서, 슬릿 모양으로 가공된 반사 공통 전극(66)은 반사 화소 전극(65)과 중복하는 구성이 된다. 반사 화소 전극(65)은, 상기한 바와 같이, 반사율이 높은 금속막으로 형성되어 있다. 또한 반사 공통 전극(66)은 광투과율이 높은 투명 도전막으로 형성되어 있다. 따라서, 시인측에서 반사부 S에 입사하는 외광은, 반사 공통 전극(66)등을 투과하여, 반사 화소 전극(65)에 입사한다. 그리고, 반사 화소 전극(65)에 입사한 외광은, 반사 화소 전극(65)의 표면에서 반사되어 시인측으로 출사한다. 반사 화소 전극(65)은, 반사부 S의 대략 전체면에 형성되어 있다. 따라서, 반사부 S에 입사한 외광의 거의 전부를 반사할 수 있다. 또한, 보조 용량전극(23)과 반사 화소 전극(65)은, 제1의 절연막(3)을 통해 중복하고 있다.
다음에 반사부 S에 있어서의 액정의 구동에 관하여 설명한다. 반사 화소 전 극(65)과 반사 공통 전극(66)에 전위가 주어지면, 양자간의 전위차에 의해, 전계가 발생한다. 이 전계는, 슬릿부에 있어서, 경사 방향의 프린지 전계 Er을 발생한다. 즉, 반사 공통 전극(66)을 개구함으로써 설치된 슬릿부에서는, 기판(1)면에 대하여 경사 방향의 프린지 전계 Er이 발생한다. 이 프린지 전계 Er에 의해, 액정이 구동된다. 여기에서, 제2의 절연막(7)은, 수백nm(본 실시예에서는300nm)이기 때문에, 발생하는 프린지 전계 Er은 매우 강한 것이 된다.
슬릿 모양으로 가공된 반사 공통 전극(66)의 전극폭과 전극간격을 예를 들면3㎛∼6㎛정도의 비교적으로 작은 값으로 설정할 수 있다. 이에 따라 전극상 및 전극간의 액정분자에 전계가 인가된다. 즉, 반사 화소 전극(65)상의 대략 전체면에 있어서, 액정분자의 배향방향을 제어할 수 있다. 따라서, IPS방식으로 문제가 있었던 전극상의 액정분자에 전계가 인가되기 어렵다는 문제를 개선할 수 있다. 즉, 반사화소전극(65)상의 대략 전체면에 있어서, 액정을 구동하는 것이 가능해 진다. 이에 따라 반사 휘도를 향상할 수 있고, 표시 품질을 향상시킬 수 있다.
이와 같이, 본 실시예에 따른 액정표시장치에서는, 반사부 S의 대략 전체면에서 빛을 반사할 수 있다. 또한, 반사부 S의 대략 전체면의 액정을 제어할 수 있다. 즉, 반사부 S의 대략 전체면에 있어서, 액정의 배향방향을 변화시킬 수 있다. 따라서, 반사 휘도를 향상시킬 수 있다. 또한, 반사부 S에 있어서의 동작 원리는, FFS방식과 대략 같기 때문에, 반사 표시에 있어서, 시야각을 넓게할 수 있다. 따라서, 반사 표시에 있어서, 양호한 표시 품위를 얻을 수 있고, 표시 품질을 향상할 수 있다.
또한, 도 2에 나타나 있는 바와 같이, 반사 공통 전극(66)의 슬릿의 방향은, 러빙 방향으로부터 경사져 있다. 여기에서, 반사 공통 전극(66)의 슬릿의 방향과 러빙 방향이 이루는 각도를 θ1로 한다. 즉, 러빙 방향은, 슬릿의 방향으로부터 θ1만큼 경사진 방향으로 설정되고 있다. θ1의 값은, 액정구동전압에 영향을 주는 파라미터이다. 따라서, 사용하는 액정이나, 편광판 및 위상차판의 광학축 등의 설계 파라미터와의 관계를 고려하여, θ1의 값을 설정한다. 이에 따라 투과부 T와의 전압투과율 특성이 가까와지도록 설정할 수 있다. 따라서, 표시 품위를 향상시킬 수 있다.
다음에 도 7을 사용하여, 투과부 T에서의 동작에 관하여 설명한다. 투과부 T에서는, 투과 화소 전극(91)과 투과 공통 전극(92)이 동일층에서 번갈아 배치되어 있다. 그리고, 투과 화소 전극(91)과 투과 공통 전극(92) 사이에 발생하는 횡전계 Et에 의해, 액정을 구동한다. 즉, IPS방식의 동작과 동일하다. 투과부 T에서는, 백라이트 유닛(202)으로부터의 빛은, 액정층(203) 및 대향기판(201)을 통과한다. 이에 따라 시인측으로 빛이 출사된다. 따라서, 투과 표시에 있어서, 시야각이 넓은 양호한 표시 품위를 얻을 수 있다. 또한, 도 2에 나타나 있는 바와 같이 투과 공통 전극(92)과 투과 화소 전극(91)의 긴변 방향은, 러빙 방향에 대하여 소정의 각도 θ2만큼 경사지게 설정되어 있다. 즉, 개개의 빗살 전극이 설치되어 있는 방향과 러빙 방향이 이루는 각도가 θ2가 되고 있다.
θ2의 값은, 액정구동전압에 영향을 주는 파라미터이다. 따라서, 사용하는 액정이나, 편광판 및 위상차판의 광학축 등의 설계 파라미터와의 관계를 고려하여, θ2의 값을 설정한다. 이에 따라 반사부 S와의 전압투과율특성이 가까와지도록 설정할 수 있다. 여기에서, θ1과 θ2의 값을 다른 값으로 설정하고 있다. 따라서, 표시 품위를 향상할 수 있다. 즉, 투과 화소 전극(91)의 빗살전극의 방향과, 반사 공통 전극(66)의 슬릿 방향이 소정의 각도만큼 경사지게 설정되어 있다. 물론, θ1과 θ2의 값은, 같은 값이어도 된다. 즉, 투과 화소 전극(91)의 빗살전극의 방향과, 반사 공통 전극(66)의 슬릿 방향을 평행하게 해도 된다.
또한, 전술한 바와 같이, 반사 화소 전극(65)은, 드레인 전극(62)을 연장시킨 것이다. 즉, 드레인 전극(62)과 반사 화소 전극(65)은, 같은 제2의 도전막으로 형성되어, 일괄적으로 패터닝 된다. 또한 반사 공통 전극(66), 투과 화소 전극(91) 및 투과 공통 전극(92)은, 동일한 제3의 도전막을 사용하여 형성된다. 따라서, 종래의 반투과형 액정표시장치에 비하여, 같은 제조 공정수로 제조할 수 있다. 따라서, 반투과형 액정표시장치의 어레이 공정에 있어서, 제조 프로세스를 새롭게 추가하지 않는다. 따라서, 제조 공정의 복잡화를 막을 수 있고, 생산성을 향상할 수 있다.
이상에서 설명한 바와 같이, 본 실시예에 따른 반투과형 액정표시장치에서는, 반사부 S에 있어서는, 기판상에서 생기는 기울기 전계를 사용하여 액정을 구동할 수 있다. 또한 투과부 T에 있어서는, 기판상에서 생기는 횡방향 전계를 사용하여 액정을 구동할 수 있다. 따라서, 투과, 반사의 양쪽의 표시 특성에 있어서, 시야각을 넓게 할 수 있다. 따라서, 양호한 표시 특성을 실현할 수 있다.
또한 반사 화소 전극(65)은, 드레인 전극(62)을 연장시키고 있다. 또한, 반 사 공통 전극(66), 투과 화소 전극(91) 및 투과 공통 전극(92)은, 같은 제3의 도전막을 사용하여 형성하고 있다. 따라서, 종래의 반투과형 액정표시장치의 제조 공정과 비교하여, 특별한 제조 공정을 부가할 필요가 없다. 따라서, 생산성을 향상할 수 있다. 또한, 소스 배선(63)간의 대부분을 반사 공통 전극(66) 및 투과 공통 전극(92)으로 덮는 구조이기 때문에, 소스 배선(63)의 전계차단을 유효하게 행할 수 있다. 따라서, 광 이용 효율을 향상시킬 수 있고, 휘도가 높은 액정표시장치를 얻을 수 있다. 또한, 상기의 화소구조로 함으로써, 제조 공정의 증가를 방지할 수 있다. 따라서, 생산성을 향상할 수 있다.
이와 같이, 본 실시예에 따른 액정표시장치에 의하면, 투과, 반사 모두 높은 표시 품위를 얻을 수 있다. 또한 제조 공정수를 증가시키지 않기 때문에, 고수율로, 저비용으로의 생산이 가능해 진다. 이에 따라 간편한 구성으로 시야각이 넓은 액정표시 패널을 제조할 수 있다. 따라서, 저비용으로, 양산성이 뛰어난 액정표시장치를 얻을 수 있다.
실시예 2.
본 실시예에 따른 액정표시장치의 구성에 대해서 도 8을 사용하여 설명한다. 도 8은, 본 실시예에 따른 액정표시장치에 사용되는 TFT어레이 기판의 화소구성을 나타내는 평면도이다. 본 실시예에서는, 실시예 1의 구성의 전극형상을 바꿔서, 멀티 도메인화 하고 있다. 따라서, 기본적인 구성, 제조 방법 및 동작 방법에 대해서는, 실시예 1과 같다.
구체적으로는, 반사부 S에 있어서, 반사 공통 전극(66)의 슬릿을 2열로 하고 있다. 그리고, 열 마다 슬릿의 방향을 바꾸고 있다. 즉, 인접하는 소스 배선(63) 사이에는, 2열의 슬릿이 나란히 배치되어 있다. 그리고, 각 열에는, 게이트 배선(22)의 방향으로 나열한 7개의 슬릿이 설치된다. 또한 슬릿 열은, 소스 배선(63) 방향으로 나란히 형성되어 있다. 여기에서는, 2열의 슬릿은, 그 사이에 게이트 배선(22)과 평행한 직선에 대하여 반전시킨 배치로 되어 있다.
여기에서, 2열의 슬릿 중, 드레인 전극(62)측의 열에서는, 러빙 방향과 슬릿 방향이 이루는 각도가 180-θ1이 된다. 이미 한쪽의 열에서는, 러빙 방향과 슬릿 방향이 이루는 각도가 θ1이 된다. 이와 같이, 슬릿의 방향은, 러빙 방향에 대하여 다른 2개의 각도가 된다. 이에 따라 반사부 S를 멀티 도메인화 할 수 있다. 여기에서, θ1의 값은, 설계 파라미터를 고려하여 결정하면 된다. 상기와 같은 슬릿을 형성하므로, 반사 공통 전극(66)에 개구부를 형성한다. 이에 따라 실시예 1과 같이, 기울기 전계가 생긴다. 여기에서, 본 실시예에서는, 게이트 배선(22)과 직교하는 방향을 러빙 방향으로 하고 있다.
또한, 투과부 T에 있어서, 투과 공통 전극(92) 및 투과 화소 전극(91)의 각각의 빗살전극에 굴곡부를 설치하고 있다. 즉, 투과 공통 전극(92) 및 투과 화소 전극(91)의 각각의 빗살전극이 <자 모양으로 굴곡하고 있다. 따라서, 투과 화소 전극(91) 및 투과 공통 전극(92)은 그 중앙 근방에서, 게이트 배선(22)과 평행한 직선에 대하여 반전하고 있다.
이와 같이, 투과 공통 전극(92) 및 투과 화소 전극(91)의 빗살전극의 방향은, 러빙 방향에 대하여 다른 2개의 각도가 된다. 이에 따라 투과부 T를 멀티 도메 인화 할 수 있다. 투과 화소 전극(91) 및 투과 공통 전극(92) 중, 보조 용량배선(24)측의 부분과, 러빙 방향이 이루는 각도는, 180°-θ2가 되고 있다. 한편, 투과 화소 전극(91) 및 투과 공통 전극(92) 중, 이웃하는 게이트 배선(22)측의 부분과, 러빙 방향이 이루는 각도는, θ2가 되고 있다. 또한 여기에서는, 투과 공통 전극(92) 및 투과 화소 전극(91)의 빗살전극도 형상에 맞추어, 소스 배선(63)의 일부도 <자 모양으로 굴곡시키고 있다.
여기에서, 액정분자의 초기 배향방향은, 러빙 방향으로 결정된다. 따라서, 상기의 구성으로 함으로써, 하나의 화소 내에 있어서, 반사부 S 및 투과부 T 모두, 액정의 초기 배향방향에 대한 전계의 방향이 2방향이 된다. 즉, 반사부 S 및 투과부 T모두, 횡전계의 방향을 2종류로 할 수 있다. 이에 따라 액정의 회전 방향이 다른 영역이 형성된다. 따라서, 액정분자의 굴절율 이방성에 기인하는 시야각 특성의 비대칭성을 보상할 수 있다.
또한, 투과부 T만을 멀티 도메인화해도 되고, 반사부 S만을 멀티 도메인화해도 된다. 이에 따라 투과부 T 또는 반사부 S의 표시 품위를 향상시킬 수 있다.
실시예 3.
본 실시예에 따른 액정표시장치에 대해서, 도 9 및 도 10을 사용하여 설명한다. 도 9 및 도 10은, 본 실시예에 따른 액정표시장치에 이용되는 TFT어레이 기판의 화소구성을 나타내는 평면도이다. 도 10은, 도 9의 Ⅹ-Ⅹ단면도이다. 본 실시예에서는, 실시예 1의 구성에 대하여, 반사부 S의 광산란 특성을 향상시킨 것이다. 따라서, 기본적인 구성, 제조 방법 및 동작 방법에 대해서는, 실시예 1과 같다.
도 9 및 도 10에 나타나 있는 바와 같이 반사부 S에 있어서, 산란용 패턴(29)을 형성하고 있다. 이 산란용 패턴(29)이 실시예 1과의 차이이다. 여기에서, 산란용 패턴(29)은, 반사 화소 전극(65)의 하층에 형성하고 있다. 구체적으로는, 산란용 패턴(29)은 반도체 능동막(4) 및 오믹 콘택막(5)으로 구성되어 있다. 그리고, 반사 화소 전극(65)의 일부에 산란용 패턴(29)을 설치한다. 즉, 반사부 S에 있어서, 제1의 절연막(3) 위에, 반도체 능동막(4) 및 오믹 콘택막(5)의 일부가 잔존하도록 패터닝한다. 이에 따라 반사 화소 전극(65) 아래에는, 섬 형상의 산란용 패턴(29)이 복수형성된다.
따라서, 반사 화소 전극(65)의 바탕에 요철이 형성된다. 즉, 반사 화소 전극(65)이 요철형상 위에 형성된다. 환언하면, 산란용 패턴(29)의 유무에 의해, 반사 화소 전극(65)의 바탕의 높이가 바뀐다. 이에 따라 반사 화소 전극(65)의 표면의 평탄성이 저하한다. 이에 따라 반사 화소 전극(65)의 표면에서 반사되는 빛이 산란된다. 따라서 산란 특성을 향상시킬 수 있고, 표시 품위를 향상할 수 있다. 이 산란용 패턴(29)은, 제2의 사진 제판 공정으로 형성된다. 따라서, 제조 공정의 증가를 방지할 수 있다. 따라서 생산성을 저하시키지 않고, 표시 품질을 향상시킬 수 있다.
여기에서, 산란용 패턴(29)은, 반사 화소 전극(65)의 표면을 요철형상으로 하기 위해 형성되는 것이다. 따라서, 산란용 패턴(29)에는, 반도체 능동막(4) 및 오믹 콘택막(5) 이외의 박막을 사용하는 것이 가능하다. 즉, 다른 금속막이나, 무기절연막이나, 유기절연막을 사용하여 산란용 패턴(29)을 형성할 수 있다. 예를 들 면 도 11에 나타나 있는 바와 같이 보조 용량전극(23)을 사용해도, 동일한 효과를 얻을 수 있다. 따라서, 반사 화소 전극(65)의 바탕막에 대하여 요철형상을 설치하면, 광산란 특성을 향상할 수 있다. 즉, 바탕에 요철을 형성하면 된다. 물론, 바탕막 중 막두께 방향의 일부만을 제거하여, 요철형상을 형성해도 된다. 또한 바탕막이 미세한 섬 형상 패턴이 되도록 패터닝 함으로써, 요철형상을 형성해도 된다. 이에 따라 광산란 특성을 향상할 수 있다. 따라서, 반사부 S의 표시 품위를 향상할 수 있다. 또한, 본 실시예는, 실시예 2와 조합해도 된다.
실시예 4.
본 실시예에 따른 액정표시장치에 대해서, 도 12를 사용하여 설명한다. 도 12는, 본 실시예에 따른 액정표시장치에 이용되는 TFT어레이 기판의 화소구성을 나타내는 평면도이다. 본 실시예에서는, 반사 화소 전극(65)을 연장시켜서 투과 화소 전극(91)을 형성하고 있다. 즉, 반사 화소 전극(65)과 투과 화소 전극(91)이 제2의 도전막으로 일체로 형성되어 있다. 따라서, 기본적인 구성, 제조 방법 및 동작 방법에 대해서는 실시예 1과 동일하다.
여기에서, 반사 화소 전극(65)과 투과 화소 전극(91)은, 제2의 도전막으로 형성된다. 이에 따라 반사 화소 전극(65)과 투과 화소 전극(91)을 접속하기 위한 콘택홀(81)이 불필요하고, 개구율을 향상할 수 있다. 즉, 실시예 1에서 콘택홀(81)이 형성되어 있었던 영역을, 투과 표시에 이용할 수 있다. 물론, 이 영역을 반사 표시에 이용해도 된다. 이에 따라 표시 품위를 향상할 수 있다. 특히, 본 실시예는, 화소 사이즈가 작은 경우에 있어서, 개구율 향상의 면에서 유용하다. 반사 화 소 전극(65)과 투과 화소 전극(91)이 일체로 형성되어 있다. 그 때문에 콘택홀에 있어서의 콘택 저항에 의해 발생하는 전압저하를 저감할 수 있다. 또한, 본 실시예는, 실시예 2, 3과 조합해도 된다.
본 발명에 의하면, 양호한 표시 품위를 가지는 액정표시장치 및 그 제조 방법을 제공하는 것이다.

Claims (20)

  1. 삭제
  2. 대향배치된 제1기판과 제2기판 사이에 끼워진 액정층을 구비하고,
    1 화소 내에 반사부와, 투과부를 구비하는 액정표시장치로서,
    상기 제1기판이,
    상기 투과부에 설치된 빗살모양의 투과 공통 전극과,
    상기 투과부에 있어서 상기 투과 공통 전극과 평행하게 대향배치되고, 상기 투과 공통 전극과의 사이에서 횡방향 전계를 일으키는 빗살모양의 투과 화소 전극과,
    상기 반사부에 설치되고, 슬릿이 형성된 반사 공통 전극과,
    상기 반사부에 설치되고, 상기 반사 공통 전극의 하층에서, 상기 반사 공통 전극과 절연막을 통해 대향하도록 배치된 반사 화소 전극을 구비하고,
    상기 반사 공통 전극의 슬릿이 설치되어 있는 방향의 러빙 방향에 대한 각도와, 상기 빗살모양의 투과 화소 전극의 빗살이 설치되는 방향의 상기 러빙 방향에 대한 각도가 다르고,
    상기 슬릿에 의해, 상기 반사 공통 전극과 상기 반사 화소 전극 사이에 제1기판면에 대하여 경사방향 전계가 생기는 것을 특징으로 하는 액정표시장치.
  3. 대향배치된 제1기판과 제2기판 사이에 끼워진 액정층을 구비하고,
    1 화소 내에 반사부와, 투과부를 구비하는 액정표시장치로서,
    상기 제1기판이,
    상기 투과부에 설치된 빗살모양의 투과 공통 전극과,
    상기 투과부에 있어서 상기 투과 공통 전극과 동일 층에 설치되고, 상기 투과 공통 전극과 평행하게 대향배치되며, 상기 투과 공통 전극과의 사이에서 횡방향 전계를 일으키는 빗살모양의 투과 화소 전극과,
    상기 반사부에 설치된 반사 공통 전극과,
    상기 반사부에 설치되어, 상기 반사 공통 전극과 절연막을 통해 대향하도록 배치된 반사 화소 전극을 구비하고,
    상기 반사 공통전극 및 상기 반사 화소 전극 중, 상층측에 설치된 전극에 슬릿이 형성되고,
    상기 슬릿에 의해, 상기 반사 공통 전극과 상기 반사 화소 전극 사이에 제1기판면에 대하여 경사방향 전계가 생기며,
    상기 반사 공통 전극이 상기 반사 화소 전극의 상층에 형성되고,
    상기 반사 공통 전극의 슬릿이 설치되어 있는 방향의 러빙 방향에 대한 각도와, 상기 빗살모양의 투과 화소 전극의 빗살이 설치되는 방향의 상기 러빙 방향에 대한 각도가 다른 것을 특징으로 하는 액정표시장치.
  4. 제 2항 또는 제3항에 있어서,
    상기 반사 공통 전극이 투명 도전막으로 형성되고,
    상기 반사 화소 전극이 상기 절연막을 통해 상기 반사 공통 전극의 하층에 배치되고,
    상기 반사 화소 전극의 표면이 금속막으로 형성되어 있는 것을 특징으로 하는 액정표시장치.
  5. 제 2항 또는 제3항에 있어서,
    상기 반사 화소 전극이, 상기 화소에 설치된 스위칭 소자의 전극으로부터 연장되어 있는 것을 특징으로 하는 액정표시장치.
  6. 제 5항에 있어서,
    상기 투과 화소 전극이 상기 반사 화소 전극을 통해 상기 스위칭소자에 접속되어 있는 것을 특징으로 하는 액정표시장치.
  7. 제 2항 또는 제3항에 있어서,
    상기 투과 공통 전극과 상기 반사 공통 전극이 같은 재료로 형성되어 있는 것을 특징으로 하는 액정표시장치.
  8. 제 7항에 있어서,
    상기 투과 공통 전극과 상기 반사 공통 전극이, 같은 투명 도전막으로 형성되어 있는 것을 특징으로 하는 액정표시장치.
  9. 제 7항에 있어서,
    상기 투과 화소 전극이 상기 투과 공통 전극 및 상기 반사 공통 전극과 같은 재료로 형성되어 있는 것을 특징으로 하는 액정표시장치.
  10. 제 2항 또는 제3항에 있어서,
    상기 화소 내에 설치된 콘택홀을 통해, 상기 투과 공통 전극과 상기 반사 공통 전극이 보조 용량전극에 접속되어 있는 것을 특징으로 하는 액정표시장치.
  11. 제 2항 또는 제3항에 있어서,
    상기 반사부에 있어서,
    상기 반사 공통 전극이, 상기 화소의 양측에 설치된 배선과 절연막을 통해 중복하도록 연장되어 있는 것을 특징으로 하는 액정표시장치.
  12. 제 2항 또는 제3항에 있어서,
    상기 투과부에 있어서,
    상기 투과 공통 전극이, 상기 화소의 양측에 설치된 배선과 절연막을 통해 중복하도록 연장되어 있는 것을 특징으로 하는 액정표시장치.
  13. 제 2항 또는 제3항에 있어서,
    상기 반사 화소 전극은, 적어도 상층과 하층을 가지는 적층구조이며,
    상기 반사 화소 전극과 상기 투과 화소 전극을 접속하는 콘택홀에 있어서, 상기 반사 화소 전극의 상기 상층이 제거되어, 상기 하층이 노출하고 있는 것을 특징으로 하는 액정표시장치.
  14. 제 2항 또는 제3항에 있어서,
    상기 반사부 및 상기 투과부의 적어도 한쪽이 멀티 도메인화 되어 있는 것을 특징으로 하는 액정표시장치.
  15. 제 2항 또는 제3항에 있어서,
    상기 반사 화소 전극의 바탕막에 요철형상이 형성되어 있는 것을 특징으로 하는 액정표시장치.
  16. 제 15항에 있어서,
    상기 요철형상이 반도체막 또는 금속막으로 형성되어 있는 것을 특징으로 하는 액정표시장치.
  17. 삭제
  18. 대향배치된 제1기판과 제2기판 사이에 끼워진 액정층을 구비하고,
    1 화소 내에 반사부와, 투과부를 구비하는 액정표시장치로서,
    상기 제1기판 위에 설치한 제1의 도전막에 의해, 제1의 배선을 형성하는 공정과,
    상기 제1의 배선 위에, 제1의 절연막 및 반도체막을 형성하는 공정과,
    상기 제1의 절연막 및 상기 반도체막 위에 설치한 제2의 도전막에 의해, 상기 제1의 절연막을 통해 상기 제1의 배선과 교차하는 제2의 배선과, 상기 반사부에 배치되는 반사 화소 전극을 형성하는 공정과,
    상기 제2의 배선 및 상기 반사 화소 전극의 위에, 제2의 절연막을 형성하는 공정과,
    상기 제2의 절연막 위에 설치한 제3의 도전막에 의해, 상기 투과부에 설치된 빗살모양의 투과 공통 전극과, 상기 반사부에 설치된 슬릿을 가지는 반사 공통 전극을 형성하는 공정을 구비하고,
    상기 투과부에서는, 상기 제2의 도전막 또는 상기 제3의 도전막에 의해 형성된 빗살모양의 투과 화소 전극이, 상기 투과 공통 전극과 평행하게 대향배치되고, 상기 투과 화소 전극과 상기 투과 공통 전극 사이에서, 횡방향 전계가 일어나도록 상기 투과 공통 전극을 패터닝하고,
    상기 반사부에서는, 상기 반사 공통 전극에 설치된 슬릿에 의해 상기 반사 화소 전극과 상기 반사 공통 전극 사이에서, 제1기판면에 대하여 경사방향 전계가 일어나도록, 상기 반사 공통 전극을 패터닝하고,
    상기 반사 공통 전극의 슬릿이 설치되어 있는 방향의 러빙 방향에 대한 각도와, 상기 빗살모양의 투과 화소 전극의 빗살이 설치되는 방향의 상기 러빙 방향에 대한 각도가 다른 것을 특징으로 하는 액정표시장치의 제조 방법.
  19. 제18항에 있어서,
    상기 투과 화소 전극이 상기 제3의 도전막에 의해 형성되고,
    상기 제2의 절연막을 형성하는 공정에서는 상기 화소 내에, 상기 투과 화소 전극까지의 콘택홀이 형성되고,
    상기 콘택홀을 통해, 상기 투과 화소 전극과 상기 반사 화소 전극이 접속되어 있는 것을 특징으로 하는 액정표시장치의 제조 방법.
  20. 대향배치된 제1기판과 제2기판 사이에 끼워진 액정층을 구비하고,
    1 화소 내에 반사부와, 투과부를 구비하는 액정표시장치로서,
    상기 제1기판 위에 설치한 제1의 도전막에 의해, 제1의 배선을 형성하는 공정과,
    상기 제1의 배선 위에, 제1의 절연막 및 반도체막을 형성하는 공정과,
    상기 제1의 절연막 및 상기 반도체막 위에 설치한 제2의 도전막에 의해, 상기 제1의 절연막을 통해 상기 제1의 배선과 교차하는 제2의 배선과, 상기 반사부에 배치되는 반사 화소 전극을 형성하는 공정과,
    상기 제2의 배선 및 상기 반사 화소 전극의 위에, 제2의 절연막을 형성하는 공정과,
    상기 제2의 절연막 위에 설치한 제3의 도전막에 의해, 상기 투과부에 설치된 빗살모양의 투과 공통 전극 및 빗살모양의 투과 화소 전극과, 상기 반사부에 설치된 슬릿을 갖는 반사 공통 전극을 형성하는 공정을 구비하고,
    상기 투과부에서는, 상기 투과 화소 전극이, 상기 투과 공통 전극과 평행하게 대향배치되고, 상기 투과 화소 전극과 상기 투과 공통 전극 사이에서, 횡방향 전계가 일어나도록 상기 투과 공통 전극을 패터닝하고,
    상기 반사부에서는, 상기 반사 공통 전극에 설치된 슬릿에 의해 상기 반사 화소 전극과 상기 반사 공통 전극 사이에서, 제1기판면에 대하여 경사방향 전계가 일어나도록, 상기 반사 공통 전극을 패터닝하고,
    상기 빗살모양의 투과 화소 전극의 빗살의 방향과 상기 반사 공통 전극의 슬릿 방향이 다른 방향이 되도록 패터닝 되고 있는 것을 특징으로 하는 액정표시장치의 제조 방법.
KR1020070046935A 2006-05-22 2007-05-15 액정표시장치 및 그 제조 방법 KR100863322B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00141322 2006-05-22
JP2006141322A JP4916770B2 (ja) 2006-05-22 2006-05-22 液晶表示装置、及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020080055104A Division KR100883814B1 (ko) 2006-05-22 2008-06-12 액정표시장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20070112710A KR20070112710A (ko) 2007-11-27
KR100863322B1 true KR100863322B1 (ko) 2008-10-15

Family

ID=38711646

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020070046935A KR100863322B1 (ko) 2006-05-22 2007-05-15 액정표시장치 및 그 제조 방법
KR1020080055104A KR100883814B1 (ko) 2006-05-22 2008-06-12 액정표시장치 및 그 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020080055104A KR100883814B1 (ko) 2006-05-22 2008-06-12 액정표시장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US7525626B2 (ko)
JP (1) JP4916770B2 (ko)
KR (2) KR100863322B1 (ko)
CN (1) CN100526960C (ko)
TW (1) TWI356956B (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101430610B1 (ko) * 2006-09-18 2014-09-23 삼성디스플레이 주식회사 액정표시패널 및 이의 제조 방법
JP4889436B2 (ja) * 2006-10-13 2012-03-07 株式会社 日立ディスプレイズ 半透過型液晶表示装置
TWI326129B (en) * 2007-03-21 2010-06-11 Au Optronics Corp Pixel structure and manufacturing method thereof
JP5100418B2 (ja) * 2008-01-28 2012-12-19 株式会社ジャパンディスプレイウェスト 液晶表示装置
JP5502293B2 (ja) * 2008-07-18 2014-05-28 株式会社ジャパンディスプレイ 液晶表示装置
KR101560201B1 (ko) * 2008-08-27 2015-10-15 삼성디스플레이 주식회사 액정표시패널 및 이의 제조 방법
JP2010145870A (ja) * 2008-12-19 2010-07-01 Sony Corp 液晶パネル及び電子機器
JP5646162B2 (ja) * 2009-01-23 2014-12-24 三菱電機株式会社 薄膜トランジスタアレイ基板、その製造方法、及び液晶表示装置
CN101957529B (zh) * 2009-07-16 2013-02-13 北京京东方光电科技有限公司 Ffs型tft-lcd阵列基板及其制造方法
US8405810B2 (en) * 2009-07-23 2013-03-26 Lg Display Co., Ltd. Liquid crystal display and fabricating method thereof
TWI412827B (zh) * 2010-03-09 2013-10-21 Chunghwa Picture Tubes Ltd 半穿透半反射之邊緣電場開關型液晶顯示面板及其製造方法
CN102566156B (zh) * 2010-12-29 2014-12-24 京东方科技集团股份有限公司 Tft-lcd的阵列基板及其制造方法
TWI471671B (zh) * 2011-01-10 2015-02-01 Wintek Corp 畫素結構以及顯示面板
JP2012242678A (ja) * 2011-05-20 2012-12-10 Japan Display West Co Ltd 液晶装置および電子機器
KR101284379B1 (ko) * 2011-09-02 2013-07-09 하이디스 테크놀로지 주식회사 액정표시장치 및 그 제조방법
KR101527257B1 (ko) * 2011-09-27 2015-06-10 하이디스 테크놀로지 주식회사 반투과형 액정표시장치
CN102629055B (zh) * 2011-10-24 2015-06-03 北京京东方光电科技有限公司 显示器件的阵列基板、彩膜基板及其制备方法
JP5907697B2 (ja) * 2011-11-09 2016-04-26 三菱電機株式会社 配線構造及びそれを備える薄膜トランジスタアレイ基板並びに表示装置
CN103323993B (zh) * 2012-03-19 2016-05-18 群康科技(深圳)有限公司 液晶显示装置及导电基板的制作方法
CN102736334A (zh) * 2012-07-04 2012-10-17 信利半导体有限公司 一种半透广视角液晶显示器及其制作方法
KR20240034876A (ko) 2012-07-20 2024-03-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP5536159B2 (ja) * 2012-08-28 2014-07-02 パナソニック液晶ディスプレイ株式会社 液晶表示装置およびその製造方法
CN103728791A (zh) * 2012-10-15 2014-04-16 京东方科技集团股份有限公司 显示面板及显示装置
CN102881249A (zh) * 2012-10-18 2013-01-16 深圳市华星光电技术有限公司 像素单元及主动矩阵式平面显示装置
JP6256824B2 (ja) * 2013-08-12 2018-01-10 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 横電界方式液晶表示装置
CN103760721A (zh) * 2014-01-08 2014-04-30 北京京东方光电科技有限公司 薄膜晶体管阵列基板及其制备方法、显示装置
KR102301976B1 (ko) * 2014-10-08 2021-09-15 삼성디스플레이 주식회사 투명 유기 발광 표시 장치
KR102564168B1 (ko) * 2016-11-30 2023-08-04 엘지디스플레이 주식회사 반사투과형 액정표시장치
CN109541861A (zh) * 2017-09-22 2019-03-29 京东方科技集团股份有限公司 像素结构、阵列基板及显示装置
US10527876B2 (en) 2018-03-28 2020-01-07 Panasonic Liquid Crystal Display Co., Ltd. Liquid crystal display device
CN110231739B (zh) * 2018-08-10 2021-10-01 友达光电股份有限公司 像素结构
CN113611699A (zh) * 2021-07-20 2021-11-05 深圳市华星光电半导体显示技术有限公司 显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040025471A (ko) * 2002-09-19 2004-03-24 엘지.필립스 엘시디 주식회사 반투과형 횡전계모드 액정표시소자
KR20060012827A (ko) * 2004-08-04 2006-02-09 삼성전자주식회사 표시장치
KR20060029690A (ko) * 2006-01-13 2006-04-06 가부시키가이샤 히타치 디스프레이즈 표시 장치
KR20060030152A (ko) * 2004-10-05 2006-04-10 엘지.필립스 엘시디 주식회사 광시야각 반사투과형 액정표시장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040037892A1 (en) * 2001-11-19 2004-02-26 Adrianne Bendich Dietary composition containing conjugated linoleic acid and calcium for improved health
JP4002105B2 (ja) * 2002-01-15 2007-10-31 株式会社日立製作所 液晶表示装置
JP4117148B2 (ja) * 2002-05-24 2008-07-16 日本電気株式会社 半透過型液晶表示装置
JP4082683B2 (ja) 2003-09-29 2008-04-30 株式会社 日立ディスプレイズ 半透過型液晶表示装置
JP4580188B2 (ja) 2004-05-27 2010-11-10 富士通株式会社 液晶表示装置及びその製造方法
CN100483226C (zh) 2004-05-28 2009-04-29 鸿富锦精密工业（深圳）有限公司 半穿透式液晶显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040025471A (ko) * 2002-09-19 2004-03-24 엘지.필립스 엘시디 주식회사 반투과형 횡전계모드 액정표시소자
KR20060012827A (ko) * 2004-08-04 2006-02-09 삼성전자주식회사 표시장치
KR20060030152A (ko) * 2004-10-05 2006-04-10 엘지.필립스 엘시디 주식회사 광시야각 반사투과형 액정표시장치
KR20060029690A (ko) * 2006-01-13 2006-04-06 가부시키가이샤 히타치 디스프레이즈 표시 장치

Also Published As

Publication number Publication date
US20070268440A1 (en) 2007-11-22
CN100526960C (zh) 2009-08-12
KR20080056142A (ko) 2008-06-20
JP2007310273A (ja) 2007-11-29
KR100883814B1 (ko) 2009-02-16
TW200811556A (en) 2008-03-01
JP4916770B2 (ja) 2012-04-18
TWI356956B (en) 2012-01-21
US7525626B2 (en) 2009-04-28
CN101078841A (zh) 2007-11-28
KR20070112710A (ko) 2007-11-27

Similar Documents

Publication Publication Date Title
KR100863322B1 (ko) 액정표시장치 및 그 제조 방법
US8724064B2 (en) Fringe field switching mode liquid crystal display device and method of fabricating the same
KR100892087B1 (ko) 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR100806275B1 (ko) 반투과형 액정표시장치 및 그 제조 방법
JP2003021825A (ja) 液晶表示装置とその製造方法
WO2001018597A1 (fr) Afficheur à cristaux liquides
KR20060079040A (ko) 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법
KR20080071001A (ko) 액정 표시 패널 및 이의 제조 방법
KR20080110541A (ko) 액정 장치 및 전자 기기
JP2002174821A (ja) 液晶表示装置
JP4646018B2 (ja) 液晶表示装置およびその製造方法
KR20070117820A (ko) 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법
KR101380784B1 (ko) 액정표시장치의 제조방법
KR20090043114A (ko) 표시 기판 및 이를 포함하는 표시 패널
KR101423909B1 (ko) 표시 기판 및 이를 구비하는 액정 표시 장치
US7453535B2 (en) Liquid crystal display device having upper substrate light shield superposing gate and source wiring with cuts near gate and source terminal parts
KR100679100B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조방법
US8902391B2 (en) Liquid crystal display device and method of manufacturing liquid crystal display device
KR101170950B1 (ko) 프린지 필드 스위칭 모드 액정표시장치
KR101469853B1 (ko) 에프에프에스 모드 액정표시장치
KR20080049514A (ko) 수직정렬구조 반사투과형 액정표시장치 및 그 제조방법
JP4928646B2 (ja) 液晶表示装置、及びその製造方法
KR100607145B1 (ko) 횡전계방식 액정표시장치
KR101142886B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR20060121453A (ko) 액정표시장치용 기판 및 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
A107 Divisional application of patent
AMND Amendment
J201 Request for trial against refusal decision
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150917

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170920

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee