KR100853986B1 - 펄스 폭 변조 윈도우 마스킹 시스템 - Google Patents

펄스 폭 변조 윈도우 마스킹 시스템 Download PDF

Info

Publication number
KR100853986B1
KR100853986B1 KR1020060107307A KR20060107307A KR100853986B1 KR 100853986 B1 KR100853986 B1 KR 100853986B1 KR 1020060107307 A KR1020060107307 A KR 1020060107307A KR 20060107307 A KR20060107307 A KR 20060107307A KR 100853986 B1 KR100853986 B1 KR 100853986B1
Authority
KR
South Korea
Prior art keywords
signal
output
input
phase
value
Prior art date
Application number
KR1020060107307A
Other languages
English (en)
Other versions
KR20080039693A (ko
Inventor
이상덕
박상동
Original Assignee
삼성중공업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성중공업 주식회사 filed Critical 삼성중공업 주식회사
Priority to KR1020060107307A priority Critical patent/KR100853986B1/ko
Publication of KR20080039693A publication Critical patent/KR20080039693A/ko
Application granted granted Critical
Publication of KR100853986B1 publication Critical patent/KR100853986B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/08—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for dynamo-electric motors
    • H02H7/0805—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for dynamo-electric motors for synchronous motors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power-Operated Mechanisms For Wings (AREA)

Abstract

본 발명은 펄스 폭 변조 윈도우 마스킹 시스템에 관한 것이다. 본 발명에 따르면, 제어신호(PWM, DIR, BRAKE)가 입력되는 모션 컨트롤러(100); 듀티 리미트(DUTY LIMIT)에 설정된 설정값에 따라 n비트의 신호를 입력하여 출력 신호 값을 제어하는 사용자 스위치(200); 사용자 스위치로부터 입력된 n 비트의 신호에 의한 듀티 리미트 값에 의해서 m 비트의 PWM 마스킹 계수(Masking Coefficient)를 생성하는 마스킹 계수 발진부(Masking Coefficient Generator, 300); 마스킹 계수 발진부를 통해 생성된 윈도우(window)신호와 모션 컨트롤러로부터 입력된 제어신호를 동기화 시키도록 하는 위상 동기부(Phase Sync, 400); 위상 동기부를 통해 얻은 필터링(filtering) 신호와 모션 컨트롤러를 통해 얻은 제어신호가 소정의 값 이상으로 출력되지 않도록 출력상태를 변화시키는 2차 동기 클럭 신호(SYNC_FIN)와 연산되어 출력 신호가 필터링 신호에 대응하는 소정의 값 이상으로 출력되지 않도록 하여 필터링 된(filtered) 신호를 연산하는 래치 및 연산 로직부(500); 및 래치 및 연산 로직부를 통해 필터링 된(filtered) 신호가 입력되어 모터에 전류를 공급 또는 차단하는 모터 드라이버(600); 를 포함하는 것을 특징으로 하는 펄스 폭 변조 윈도우 마스킹 시스템이 제공된다

Description

펄스 폭 변조 윈도우 마스킹 시스템{Pulse Width Modulation Window Masking System}
도 1은 본 발명에 따른 펄스 폭 변조 윈도우 마스킹의 시스템을 나타내는 도면.
도 2는 본 발명에 따른 펄스 폭 변조 윈도우 마스킹 시스템의 위상 동기부를 나타내는 도면.
도 3은 본 발명에 따른 펄스 폭 변조 윈도우 마스킹 시스템의 래치 및 연산 로직부의 내부 구성을 나타내는 도면.
<도면의 주요 부분에 대한 부호 설명>
100 : 모션 컨트롤러 200 : 사용자 스위치
300 : 마스킹 계수 발진부 400 : 위상 동기부
500 : 래치 및 연산 로직부 600 : 모터 드라이버
650 : 모터
본 발명은 펄스폭 변조 윈도우 마스킹 시스템에 관한 것으로서, 보다 상세하게는 필터링(filtering) 신호와 제어신호가 동기 클럭 신호와 연산되어 출력신호가 소정의 값 이상으로 출력되지 않도록 모터 드라이버에 입력되는 신호를 처리함으로써 모터의 손상을 방지하도록 하는 펄스 폭 변조 윈도우 마스킹 시스템을 제공하는 것이다
일반적으로, 모터제어 장치는 모터를 과전류에서 보호하기 위하여 전류 리미트를 사용한다.
전류 리미트는 제어단자에 인가되는 제어전압에 의하여 모터에 공급되는 전류를 제한한다.
즉, 전류 리미트는 제어단자 문턱값 이하의 전압이 인가되는 경우에는 모터에 공급되는 전류를 차단시키고, 문턱값 이상의 전압이 인가되는 경우에는 인가되는 전압의 크기에 비례하여 모터에 공급할 수 있는 전류값을 증가시킨다.
종래의 기술에 의하면, 전류 리미트의 제어단자에 일정하게 고정된 전압을 인가하므로써, 실행모드에 관계없이 모터에 인가되는 전류를 일정한 값으로 제한하였다.
또한, 종래의 시스템은 블랙박스로 구현된 모션 컨트롤러에 의해 생성된 제어신호를 이용하여 모터를 구동하도록 한다.
그러나, 상기 종래의 시스템은 모션 컨트롤러의 출력신호가 모터 및 드라이버를 파손할 수 있도록 듀티(duty) 출력이 가능하여 모터 전류에 대한 피드백 회로를 이용하여 이를 회피할 수 있으나, 모션 컨트롤러가 블랙 박스 형태이거나, 피드 백 제어가 불가능한 형태이거나, 모터 엔코더가 파손되어 있는 경우 상기 3가지 경우에 대해서 모터 드라이버 및 모터의 구동 전류를 제한 하는 방법이 없었다.
따라서, 본 발명은 종래 기술의 문제점을 해결하기 위해 제안된 것으로서, 본 발명의 목적은 필터링(filtering) 신호와 제어신호가 동기 클럭 신호와 연산되어 출력신호가 소정의 값 이상으로 출력되지 않도록 모터 드라이버 입력신호를 처리하도록 하여 모터의 손상을 방지하도록 하는 펄스 폭 변조 윈도우 마스킹 시스템을 제공하는 것이다.
상기의 목적을 달성하기 위하여, 본 발명은, 제어신호(PWM, DIR, BRAKE)가 입력되는 모션 컨트롤러(100); 듀티 리미트(DUTY LIMIT)에 설정된 설정값에 따라 n비트의 신호를 입력하여 출력 신호 값을 제어하는 사용자 스위치(200); 상기 사용자 스위치로부터 입력된 n비트의 신호에 의한 듀티 리미트 값에 의해서 m 비트의 PWM 마스킹 계수(Masking Coefficient)를 생성하는 마스킹 계수 발진부(Masking Coefficient Generator, 300); 상기 마스킹 계수 발진부를 통해 생성된 윈도우(window)신호와 상기 모션 컨트롤러로부터 입력된 제어신호를 동기화 시키도록 하는 위상 동기부(Phase Sync, 400); 상기 위상 동기부를 통해 얻은 필터링(filtering) 신호와 상기 모션 컨트롤러를 통해 얻은 제어신호가 소정의 값 이상으로 출력되지 않도록 출력상태를 변화시키는 2차 동기 클럭 신호(SYNC_FIN)와 연산되어 출력 신호가 상기 필터링 신호에 대응하는 소정의 값 이상으로 출력되지 않도록 하여 필터링 된(filtered) 신호를 연산하는 래치 및 연산 로직부(500); 및 상기 래치 및 연산 로직부를 통해 필터링 된(filtered) 신호가 입력되어 모터에 전류를 공급 또는 차단하는 모터 드라이버(600); 를 포함하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
도 1은 본 발명에 따른 펄스 폭 변조 윈도우 마스킹 시스템을 나타내는 도면이다.
상기 도 1에 도시된 바와 같이, 제어신호(PWM, DIR, BRAKE)가 입력되는 모션 컨트롤러(100), 듀티 리미트에 설정된 설정값에 따라 4비트의 신호를 입력하여 출력 신호 값을 제어하는 사용자 스위치(200), 상기 사용자 스위치로부터 입력된 4비트의 신호에 의해 듀티 리미트 값에 의해서 10 비트의 PWM 마스킹 계수(Masking Coefficient)를 생성하는 마스킹 계수 발진부(Masking Coefficient Generator, 300), 상기 마스킹 계수 발진부를 통해 생성된 윈도우(window)신호와 상기 모션 컨트롤러로 부터 입력된 제어신호를 동기화 시키도록 하는 위상 동기부(Phase Sync, 400), 상기 위상 동기부를 통해 얻은 필터링(filtering) 신호와 상기 모션 컨트롤러를 통해 얻은 제어신호가 소정의 값 이상으로 출력되지 않도록 출력상태를 변화시키는 2차 동기 클럭 신호(SYNC_FIN)와 연산되어 출력 신호가 상기 필터링 신호에 대응하는 소정의 값 이상으로 출력되지 않도록 하여 필터링 된(filtered) 신호를 연산하는 래치 및 연산 로직부(500); 상기 래치 및 연산 로직부를 통해 필터링 된(filtered) 신호가 입력되어 모터에 전류를 공급 또는 차단하는 모터 드라이버(600) 및 상기 모터 드라이버에 의해 제어되는 모터(650)을 포함한다.
먼저, 사용자 스위치(200)는 듀티 리미트에 설정된 설정값에 따라 4비트의 신호를 입력하여 출력 신호 값을 제어한다.
상기 사용자 스위치(200)는 4개의 DIP(dual in line package)스위치를 이용하여 구성되어 있다.
상기 사용자 스위치(200)는 마스킹 계수 발진부로 WINDOWS_GEN 신호를 송신한다.
상기 WINDOWS_GEN 신호는 A[3…0] 4 비트의 신호로서, 표 1과 같다.
[표1]
Figure 112006080153726-pat00001
마스킹 계수 발진부(Masking Coefficient Generator, 300)는 자동 마스킹 계 수 발진부로서, 상기 사용자 스위치(200) 회로의 듀티 리미트(DUTY LIMIT)값에 의해서 m 비트(m 은 2n 이하의 정수)의 PWM Masking Coefficient 를 생성한다.
즉, 상기 마스킹 계수 발진부(300)는 상기 사용자 스위치로부터 입력된 4비트의 신호에 의해 듀티 리미트 값에 의해서 10 비트의 PWM 마스킹 계수(Masking Coefficient)를 생성한다.
상기 마스킹 계수 발진부(300)는 발진되는 정확한 신호를 회로에 의하여 분주시킨 다음에 위상 동기부로 입력시킨다. 그리고, 모션 컨트롤러(100)에서 검출되는 제어신호(PWM, DIR, BRAKE)를 분주회로에 의하여 분주시킨 다음에 위상 제어로 신호를 전송한다.
상기 마스킹 계수 발진부(300)는 상기 사용자 스위치(200)를 통해 입력된 4비트의 신호를 통해 그에 해당되는 값에 마스팅 계수(Coefficient)값을 얻는다.
상기 PWM Masking Coefficient값은 표 2에 기재되어 있다.
[표 2]
Figure 112006080153726-pat00002
위상 동기부(Phase Sync, 400)는 상기 마스킹 계수 발진부를 통해 생성된 윈도우(Window) 신호와 상기 모션 컨트롤러를 통해 입력된 제어신호를 동기화 시키도록 한다.
상기 위상 동기부(Phase SYNC, 400)는 도 2에서 상세히 설명하도록 한다.
래치 및 연산 로직부(Latch and Arithmetic Logic, 500)는 상기 위상 동기부를 통해 얻은 필터링(filtering) 신호와 상기 모션 컨트롤러를 통해 얻은 제어신호가 2차 동기 클럭 신호(SYNC_FIN)와 연산되어 출력 신호가 소정의 값 이상으로 출력되지 않도록 하여 필터링 된(filtered) 신호를 연산한다.
상기 래치 및 연산 로직부(500)는 도 3에서 상세히 설명하도록 한다.
모터 드라이버(600)는 상기 래치 및 연산 로직부를 통해 필터링 된(filtered) 신호가 입력되어 모터에 전류를 공급 또는 차단하고, 모터(650)는 상 기 모터 드라이버에 의해 제어된다.
도 2는 본 발명에 따른 펄스 폭 변조 윈도우 마스킹 시스템의 위상 동기부(Phase SYNC)를 나타내는 도면이다.
상기 도 2에 도시된 바와 같이, RF시스템에서 윈도우신호와 제어신호의 주파수의 위상을 분석하여 위상차에 따라 펄스를 감지하는 위상 검파기(Phase Detector), 상기 위상 검파기를 통해 입력된 기준파형(PWM_REF) 신호와 동기클럭신호(SYSCLK)를 소정의 분주비로 분주시키는 클럭분주기(Clock Divider), 상기 클럭 분주기를 통해 분주된 신호를 통해 제어신호의 주파수값(Fc) 와 동기화된 필터링신호(Rf)를 생성하여 출력하는 위상 동기 필터(Phase Sync Filter) 로 구성된다.
먼저, 위상 검파기(410)는 분주된 발진 신호의 포지티브(또는 네거티브) 엣지로부터 사다리꼴 펄스를 발생시키고, 컨트롤러 신호를 분주하여 샘플링 펄스를 발생시킨다.
그런 다음에 사다리꼴 펄스에서 샘플링 펄스에 의하여 샘플링을 한 후 이 전압을 홀딩하여 기준 전압과의 차 전압인 에러전압을 래치 및 연산 로직부(500)로 전송한다.
상기 위상 검파기(410)는 RF시스템에서 입력 신호(주파수)와 기준 신호간의 위상차에 따라 진폭·극성이 변하는 출력 전압을 얻는 검파기로써 루프 필터(loop filter), 전압 제어 발진기(VCO), N분주기(N-Divider)와 함께 위상고정루프를 구성한다.
상기 위상 검파기(410)의 출력 신호는 루프 필터를 통과시켜 전압 제어 발진기를 제어하는 피드백 회로를 구성한다.
위상 검파기(410)는 주파수가 서로 다르면(위상이 변하면) 그 차이만큼의 전압 또는 전류를 내보낸다. 출력된 전압이나 전류는 루프 필터를 거치면서 걸러진 후 전압 제어 발진기로 보내져 적당한 신호를 만든다.
상기 과정에서 위상검파기(410)는 두 주파수의 위상차를 측정하고 비교한 후, 각각의 차이에 해당하는 전압(전류)을 출력한다. 이때 두 주파수의 위상차에 따라 펄스가 발생하는 데 펄스의 크기는 일정하지만, 폭과 부호가 달라진다. 이 원리에 따라 나와야 할 신호파형과 실제로 나오는 신호파형의 차이를 정량 계산할 수 있다.
클럭분주기(CLOCK DIVIDER)는 상기 위상 검파기를 통해 입력된 동기클럭신호(SYSCLK)와 기준파형신호(PWM_REF)를 분주(초당 400만개의 펄스)한다.
위상 동기 필터(Phase Sync Filter)는 상기 클럭 분주기를 통해 분주된 신호를 통해 제어신호의 주파수값(Fc) 와 동기화된 필터링신호(Rf)를 생성하여 출력한다.
상기 Rf 신호는 윈도우 신호에 의해 생성되는 PWM 신호이고, 상기 Rf 신호의 생성 방법은 0~1000 범위의 UP/DOWN 카운터와의 비교에 의한다.
WINDOWS 신호 < UP/DOWN 카운터, Rf = '0' 출력
WINDOWS 신호 > UP/DOWN 카운터, Rf = '1' 출력
위상 동기 필터(Phase Sync Filter)는 기준신호와 입력신호의 위상차의 크기 에 따라 적절한 크기의 펌핑동작이 이루어지도록 한다.
상기 위상 동기 필터(Phase Sync Filter)를 통해 필터링 신호, 제어신호, SYSN_FIN신호를 얻는다.
도 3은 본 발명에 따른 펄스 폭 변조 윈도우 마스킹 시스템의 래치 및 연산 로직부의 내부 구성을 나타내는 도면이다.
상기 도 3에 도시된 바와 같이, 래치 및 연산 로직부(500)는 상기 위상 동기부로부터 입력된 필터링(Filtering)신호와 동기 클럭하는 클럭 단자인 2차 동기 클럭 신호(SYNC_FIN)가 입력되는 제 1 플립플롭(501), 상기 모션 컨트롤러로부터 입력된 제어신호와 동기 클럭하는 클럭 단자인 2차 동기 클럭 신호(SYNC_FIN)가 입력되는 제 2 플립플롭(503), 및 상기 제 1 플립플롭과 제 2 플립플롭이 앤드 게이트(AND Gate)를 통해 연산되어 필터링된 신호(Filtered)를 출력하여, 그 값이 일정 값 이상으로 출력되지 않도록 여 모터 드라이버로 해당 신호를 전송한다.
상기 구성들을 통해 모터 드라이버에 인가되는 전류를 제어하여 모터드라이버로 인가되는 신호를 제어하여 모터를 보호한다.
이상에서 본 발명에 의한 펄스폭 변조 윈도우 마스킹 시스템에 대하여 설명하였다. 이러한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며, 한정적 인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
상기와 같은 본 발명은 필터링(filtering) 신호와 제어신호가 동기 클럭 신호와 연산되어 출력신호가 소정의 값 이상으로 출력되지 않도록 하여 모터 드라이버에 입력되는 신호를 제어함으로써 모터의 구동을 안정하게 실행하도록 하여 모터의 손상을 방지하도록 하는 효과가 있다

Claims (4)

  1. 제어신호(PWM, DIR, BRAKE)가 입력되는 모션 컨트롤러(100);
    듀티 리미트(DUTY LIMIT)에 설정된 설정값에 따라 정해지는 제1 정수 비트의 신호를 입력하여 출력 신호 값을 제어하는 사용자 스위치(200);
    상기 사용자 스위치로부터 입력된 제1 정수 비트의 신호에 의한 듀티 리미트 값에 의해서 정해지는 제2 정수 비트의 PWM 마스킹 계수(Masking Coefficient)를 생성하는 마스킹 계수 발진부(Masking Coefficient Generator, 300);
    상기 마스킹 계수 발진부를 통해 생성된 윈도우(window)신호와 상기 모션 컨트롤러로부터 입력된 제어신호를 동기화 시키는 위상 동기부(Phase Sync, 400);
    상기 위상 동기부를 통해 얻은 필터링(filtering) 신호와 상기 모션 컨트롤러를 통해 얻은 제어신호가 사용자에 의해 미리 설정된 값 이상으로 출력되지 않도록 출력상태를 변화시키는 2차 동기 클럭 신호(SYNC_FIN)와 연산되어 출력 신호가 상기 필터링 신호에 대응하는 소정의 값 이상으로 출력되지 않도록 하여 필터링 된(filtered) 신호를 연산하는 래치 및 연산 로직부(500); 및
    상기 래치 및 연산 로직부를 통해 필터링 된(filtered) 신호가 입력되어 모터에 전류를 공급 또는 차단하는 모터 드라이버(600); 를 포함하는 것을 특징으로 하는 펄스폭 변조 윈도우 마스킹 시스템.
  2. 제 1항에 있어서,
    상기 위상 동기부(Phase Sync, 400)는,
    RF시스템에서 윈도우신호와 제어신호의 주파수의 위상을 분석하여 위상차에 따라 펄스를 감지하는 위상 검파기(Phase Detector);
    상기 위상 검파기를 통해 입력된 기준파형(PWM_REF) 신호와 동기클럭신호(SYSCLK)를 분주시키는 클럭분주기(Clock Divider); 및
    상기 클럭 분주기를 통해 분주된 신호를 통해 제어신호의 주파수값(Fc) 와 동기화된 필터링신호(Rf)를 생성하여 출력하는 위상 동기 필터(Phase Sync Filter);
    를 포함하는 것을 특징으로 하는 펄스폭 변조 윈도우 마스킹 시스템.
  3. 제 1항에 있어서,
    상기 래치 및 연산 로직부(500)는,
    상기 위상 동기부로부터 입력된 필터링(Filtering)신호와 동기 클럭하는 클럭 단자인 2차 동기 클럭 신호(SYNC_FIN)가 입력되는 제 1 플립플롭(501);
    상기 모션 컨트롤러로부터 입력된 제어신호와 동기 클럭하는 클럭 단자인 2차 동기 클럭 신호(SYNC_FIN)가 입력되는 제 2 플립플롭(503); 및
    상기 제 1 플립플롭과 제 2 플립플롭이 앤드 게이트(AND Gate)를 통해 연산되어 필터링된 신호(Filtered)를 출력하여, 그 값이 일정 값 이상으로 출력되지 않도록 하는 것을 특징으로 하는 펄스폭 변조 윈도우 마스킹 시스템.
  4. 제 1항에 있어서,
    상기 제1 정수는 4이며, 상기 제2 정수는 2의 제1 정수 제곱 이하의 정수로 이루어지는 것을 특징으로 하는 펄스 폭 변조 윈도우 마스킹 시스템.
KR1020060107307A 2006-11-01 2006-11-01 펄스 폭 변조 윈도우 마스킹 시스템 KR100853986B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060107307A KR100853986B1 (ko) 2006-11-01 2006-11-01 펄스 폭 변조 윈도우 마스킹 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060107307A KR100853986B1 (ko) 2006-11-01 2006-11-01 펄스 폭 변조 윈도우 마스킹 시스템

Publications (2)

Publication Number Publication Date
KR20080039693A KR20080039693A (ko) 2008-05-07
KR100853986B1 true KR100853986B1 (ko) 2008-08-26

Family

ID=39647677

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060107307A KR100853986B1 (ko) 2006-11-01 2006-11-01 펄스 폭 변조 윈도우 마스킹 시스템

Country Status (1)

Country Link
KR (1) KR100853986B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH099682A (ja) * 1995-06-23 1997-01-10 Matsushita Electric Ind Co Ltd インバータ装置
JP2001028891A (ja) 1999-07-13 2001-01-30 Rohm Co Ltd モータ駆動装置
JP2005094938A (ja) 2003-09-18 2005-04-07 Matsushita Electric Ind Co Ltd インバータ装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH099682A (ja) * 1995-06-23 1997-01-10 Matsushita Electric Ind Co Ltd インバータ装置
JP2001028891A (ja) 1999-07-13 2001-01-30 Rohm Co Ltd モータ駆動装置
JP2005094938A (ja) 2003-09-18 2005-04-07 Matsushita Electric Ind Co Ltd インバータ装置

Also Published As

Publication number Publication date
KR20080039693A (ko) 2008-05-07

Similar Documents

Publication Publication Date Title
EP2436119B1 (en) Phase lock loop with a multiphase oscillator
US8085101B2 (en) Spread spectrum clock generation device
US8270553B2 (en) PLL circuit, communication device, and loopback test method of communication device
EP2434647A2 (en) Injection-locked oscillator
EP1473861B1 (en) A spread-spectrum clock signal generator
JP6494888B2 (ja) Ｐｌｌ回路
US8258834B2 (en) Lock detector, method applicable thereto, and phase lock loop applying the same
KR101948421B1 (ko) 디지털 lcc 컨버터를 위한 위상 천이 클록 회로 및 클록 생성 방법
US20060261870A1 (en) Clock generation circuit
JPH09321617A (ja) Ｐｌｌ周波数シンセサイザ
CN103718463A (zh) 高线性相位频率检测器
KR100853986B1 (ko) 펄스 폭 변조 윈도우 마스킹 시스템
KR100256838B1 (ko) Pll 회로와 pll 회로용 노이즈 감소 방법
US6181758B1 (en) Phase-locked loop with small phase error
US9385860B2 (en) Fractional PLL circuit
JPWO2005112265A1 (ja) フェイズ・ロックド・ループ（ｐｌｌ）回路及びその位相同期方法及びその動作解析方法
EP3624344B1 (en) Pll circuit
JP2009081557A (ja) 位相ロックループ回路
JP2001044826A (ja) 高周波変調式位相同期ループ回路
JP2007336653A (ja) モータの速度制御回路
JP4824591B2 (ja) 同期掃引シンセサイザ
KR0145860B1 (ko) 디지탈/아나로그 변환기를 이용한 주파수 체배기
US20110090109A1 (en) Charge pump
JP2010199934A (ja) ジッタ発生装置
KR920007323B1 (ko) 모터의 위상 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee