KR100851216B1 - 파워소자의 게이트 옥사이드 형성구조 - Google Patents

파워소자의 게이트 옥사이드 형성구조 Download PDF

Info

Publication number
KR100851216B1
KR100851216B1 KR1020070057146A KR20070057146A KR100851216B1 KR 100851216 B1 KR100851216 B1 KR 100851216B1 KR 1020070057146 A KR1020070057146 A KR 1020070057146A KR 20070057146 A KR20070057146 A KR 20070057146A KR 100851216 B1 KR100851216 B1 KR 100851216B1
Authority
KR
South Korea
Prior art keywords
gate oxide
drain
power device
source
forming
Prior art date
Application number
KR1020070057146A
Other languages
English (en)
Inventor
유재현
추경태
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070057146A priority Critical patent/KR100851216B1/ko
Application granted granted Critical
Publication of KR100851216B1 publication Critical patent/KR100851216B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 파워소자의 게이트 옥사이드를 단차지게 형성함으로써 항복전압의 특성을 향상시킴과 동시에 드레인전류 및 문턱전압을 최적화시킬 수 있도록 한 파워소자의 게이트 옥사이드 형성구조에 관한 것이다.
이를 실현하기 위한 본 발명은 게이트와 소스/드레인 부분의 유전체로 이용되는 반도체 파워소자의 게이트 옥사이드의 형성구조에 있어서, 파워소자에서 항복현상을 방지함과 동시에 드레인 전류 및 문턱전압을 최적화하기 위해 소스와 드레인 사이에 형성된 게이트 옥사이드의 두께를 선택적인 식각을 통하여 단차지게 형성하되, 소스 측이 드레인 측에 비해 얇게 형성되는 것을 특징으로 한다.
이와 같은 본 발명에 의하면, 게이트 옥사이드를 선택적인 식각을 통하여 단차지게 형성함으로써 항복현상을 방지할 수 있고, 드레인 전류 값을 최적화시킬 수 있는 장점이 있다.
파워소자, 게이트 옥사이드, 항복전압, 드레인전류, 문턱전압

Description

파워소자의 게이트 옥사이드 형성구조{Structure for forming a gate oxide of a power device}
도 1 및 도 2는 종래 파워소자의 형성구조를 보여주는 구성도,
도 3은 본 발명에 따른 파워소자의 게이트 옥사이드 형성구조를 보여주는 구성도,
도 4는 본 발명에 따른 다른 실시예를 보여주는 구성도,
도 5는 본 발명에 따른 또 다른 실시예를 보여주는 구성도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 실리콘 기판 110 : 소스
130 : 드레인 140 : STI
170 : LDD 190 : 게이트
200 : 게이트 옥사이드
본 발명은 파워소자의 게이트 옥사이드 형성구조에 관한 것으로, 더욱 상세 하게는 파워소자의 게이트 옥사이드를 단차지게 형성함으로써 항복전압의 특성을 향상시킴과 동시에 드레인전류 및 문턱전압을 최적화시킬 수 있도록 한 파워소자의 게이트 옥사이드 형성구조에 관한 것이다.
일반적으로, 높은 항복전압(Break-down Voltage, BV)과 이에 적합한 드레인전류(Drain Current, Id) 및 문턱전압(Threshold Voltage, Vth)의 조건이 파워소자의 특성을 결정하게 된다.
도 1 및 도 2는 종래 파워소자의 형성구조를 보여주는 구성도이다.
도 1을 참조하면, 실리콘기판(100) 상에 소스(110)와 드레인(130)이 위치하고, 게이트 옥사이드(150)와 인접한 부분은 LDD(Lightly Doped Drain)(170)로 구성되어 있으며, 상기 게이트 옥사이드(150)의 상면에 게이트(190)가 형성되어 있다.
이 경우 파워소자의 특성 향상을 위하여 항복전압의 특성을 높여주기 위해 LDD(170) 구조가 확장된 형태인 드리프트(Drift) 영역을 통해 게이트(190)와 드레인(130) 사이에 존재하는 일렉트릭 필드(electric field)를 감소시켜 주게 된다.
그러나 반도체 소자의 고집적화에 따라 드레인전류(Id) 및 문턱전압(Vth)이 감소하는 문제점이 있다. 이는 상기 LDD(170) 영역의 확장으로 인하여 LDD(170)의 저항이 증가 되었기 때문이다.
도 2를 참조하면, 인접하는 부분과의 고립을 위하여 드레인(130) 영역에 STI(Shallow Trench Isolation)(140)구조를 삽입 형성함으로써 일렉트릭 필드의 크기를 감소시킬 수 있게 되어 있다.
그러나 상기와 같은 구조 역시 실리콘 기판(100)과 드레인(130) 영역의 도핑 프로파일(doping profile)에 따라 항복전압(BV), 드레인전류(Id) 및 문턱전압(Vth)이 트레이드오프(trade off) 관계에 있기 때문에 설계가 제한적일 수밖에 없다. 이러한 트레이드오프 관계는 높은 항복전압(BV) 값을 갖는 안정적인 파워소자의 구현을 어렵게 하는 근본적인 원인이 되는 문제점이 있다.
본 발명은 상술한 문제점을 해결하고자 안출된 것으로, 파워소자의 게이트 옥사이드를 단차지게 형성함으로써 항복전압의 특성을 향상시킴과 동시에 드레인전류 및 문턱전압을 최적화시킬 수 있도록 한 파워소자의 게이트 옥사이드 형성구조를 제공하는데 그 목적이 있다.
상술한 바와 같은 목적을 구현하기 위한 본 발명의 파워소자의 게이트 옥사이드 형성구조는,
게이트와 소스/드레인 부분의 유전체로 이용되는 반도체 파워소자의 게이트 옥사이드의 형성구조에 있어서,
파워소자에서 항복현상을 방지함과 동시에 드레인 전류 및 문턱전압을 최적화하기 위해 소스와 드레인 사이에 형성된 게이트 옥사이드의 두께를 선택적인 식각을 통하여 단차지게 형성하되, 소스 측이 드레인 측에 비해 얇게 형성되는 것을 특징으로 한다.
또한, 상기 게이트 옥사이드의 단차 길이는 소스 측이 드레인 측보다 길게 형성된 것을 특징으로 한다.
또한, 상기 게이트 옥사이드는 세 개 이상의 단차로 형성된 것을 특징으로 한다.
이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대한 구성 및 작용을 상세히 설명하면 다음과 같다.
여기서, 종래 구성과 동일기능을 수행하는 구성요소에 대하여는 동일한 부호 및 명칭을 부여하여 설명한다.
도 3은 본 발명에 따른 파워소자의 게이트 옥사이드 형성구조를 보여주는 구성도이다.
도 3을 참조하면, 실리콘기판(100) 상에 소스(110)와 드레인(130)이 위치되고, 게이트 옥사이드(200)와 인접한 부분에는 LDD(170)가 구성되어 있으며, 인접하는 부분과의 고립을 위하여 드레인(130) 영역에 STI(140) 구조가 삽입 형성되어 있고, 상기 게이트 옥사이드(200)의 상면에 형성된 게이트(190)의 구성은 종래의 기술과 동일하므로 설명의 중복을 피하기 위하여 상세한 설명은 생략하고, 새로이 부가되는 구성 부재들의 동작을 중심으로 하여 상세히 설명한다.
파워소자에서 항복현상을 방지함과 동시에 드레인 전류를 최적화하기 위한 수단으로 상기 소스(110)와 드레인(130) 사이에 형성된 게이트 옥사이드(200)의 두께가 선택적인 식각을 통하여 단차지게 형성된다.
이 경우 상기 드레인(130) 측의 게이트 옥사이드(200)의 두께는 항복현상을 충분히 막을 수 있을 정도의 두께(t1)로 형성된다.
이 경우 항복현상이 발생하지 않도록 최적화된 구조에서는 드레인 전류 값이 작게 된다. 이를 보상하기 위해 소스(110) 측의 게이트 옥사이드(200) 두께(t2)를 선택적인 식각을 통해 얇게 형성시킴으로써, 항복현상의 방지와 드레인전류 값을 최적화시킬 수 있게 된다.
다시 말해서, 소스(110) 측의 두께(t2)가 드레인(130) 측의 두께(t1)에 비해 얇게 형성된다.
이 경우 상기 게이트 옥사이드(200)의 길이(L1: L2)는 1:1의 비율로 형성된다.
도 4는 본 발명에 따른 다른 실시예를 보여주는 구성도이다.
도 4에 도시된 바와 같이, 상기 게이트 옥사이드(200)의 얇은 두께(t2)로 형성된 부분은 드레인 전류의 최적화에 따라 상기 게이트 옥사이드(200)의 전체 넓이에서 차지하는 비율이 다르게 형성될 수 있게 된다.
이 경우 상기 소스(110) 측에 형성된 게이트 옥사이드(200)의 두께(t2)는 1/2 이상의 길이(L2)로 형성된다. 다시 말해서, 상기 게이트 옥사이드(200)의 단차 길이는 소스 측이 드레인 측보다 길게 형성된다.
도 5는 본 발명에 따른 또 다른 실시예를 보여주는 구성도이다.
도 5에 도시된 바와 같이, 상기 게이트 옥사이드(200)는 적어도 두 개 이상의 단차로 형성될 수 있음을 보여준다.
이 경우 상기 게이트 옥사이드(200)는 드레인(130) 측으로부터 차례대로 t1, t2, t3의 두께로 선택적인 식각을 통하여 세 개 이상의 단차로 형성된다.
이 경우 상기 선택적인 식각을 통하여 형성된 게이트 옥사이드(200)의 두께(t1, t2, t3)는 일정한 비율(1:1:1)의 길이(L1: L2: L3)를 가지도록 형성된다. 여기서, 상기 단차 길이(L1: L2: L3)는 각각 다르게 형성될 수도 있다.
이와 같은 구성의 본 발명에 따른 파워소자의 게이트 옥사이드 형성구조는 게이트 옥사이드(200)의 선택적인 식각을 통하여 두께 및 길이의 비율을 변경 형성함으로써, 항복전압의 특성을 향상시킴과 동시에 드레인전류 및 문턱전압을 최적화할 수 있게 된다.
이상에서는 본 발명을 특정의 바람직한 실시 예를 들어 도시하고 설명하였으나, 본 발명은 상기한 실시 예에 한정되지 않으며 본 발명의 기술사상을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능함은 물론이다.
이상에서 상세히 설명한 바와 같이 본 발명에 따른 파워소자의 게이트 옥사이드 형성구조는, 게이트 옥사이드를 선택적인 식각을 통하여 단차지게 형성함으로써 항복현상을 방지할 수 있고, 드레인 전류 값을 최적화시킬 수 있는 장점이 있다.

Claims (3)

  1. 게이트와 소스/드레인 부분의 유전체로 이용되는 반도체 파워소자의 게이트 옥사이드의 형성구조에 있어서,
    파워소자에서 항복현상을 방지함과 동시에 드레인 전류 및 문턱전압을 최적화하기 위해 소스와 드레인 사이에 형성된 게이트 옥사이드의 두께를 선택적인 식각을 통하여 단차지게 형성하되, 소스 측이 드레인 측에 비해 얇게 형성되고,
    상기 게이트 옥사이드는 세 개 이상의 단차로 형성된 것을 특징으로 하는 파워소자의 게이트 옥사이드 형성구조.
  2. 게이트와 소스/드레인 부분의 유전체로 이용되는 반도체 파워소자의 게이트 옥사이드의 형성구조에 있어서,
    파워소자에서 항복현상을 방지함과 동시에 드레인 전류 및 문턱전압을 최적화하기 위해 소스와 드레인 사이에 형성된 게이트 옥사이드의 두께를 선택적인 식각을 통하여 단차지게 형성하되, 소스 측이 드레인 측에 비해 얇게 형성되고,
    상기 게이트 옥사이드의 단차 길이는 소스 측이 드레인 측보다 길게 형성된 것을 특징으로 하는 파워소자의 게이트 옥사이드 형성구조.
  3. 삭제
KR1020070057146A 2007-06-12 2007-06-12 파워소자의 게이트 옥사이드 형성구조 KR100851216B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070057146A KR100851216B1 (ko) 2007-06-12 2007-06-12 파워소자의 게이트 옥사이드 형성구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070057146A KR100851216B1 (ko) 2007-06-12 2007-06-12 파워소자의 게이트 옥사이드 형성구조

Publications (1)

Publication Number Publication Date
KR100851216B1 true KR100851216B1 (ko) 2008-08-07

Family

ID=39881421

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070057146A KR100851216B1 (ko) 2007-06-12 2007-06-12 파워소자의 게이트 옥사이드 형성구조

Country Status (1)

Country Link
KR (1) KR100851216B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060194A (ja) 2001-08-10 2003-02-28 Sanyo Electric Co Ltd 半導体装置とその製造方法
KR20050000966A (ko) * 2003-06-25 2005-01-06 주식회사 하이닉스반도체 반도체 트랜지스터 제조방법
KR20050092588A (ko) * 2004-03-16 2005-09-22 매그나칩 반도체 유한회사 고전압 반도체 소자 및 그 제조 방법
KR20050093487A (ko) * 2004-03-19 2005-09-23 매그나칩 반도체 유한회사 비대칭 고전압 트랜지스터 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060194A (ja) 2001-08-10 2003-02-28 Sanyo Electric Co Ltd 半導体装置とその製造方法
KR20050000966A (ko) * 2003-06-25 2005-01-06 주식회사 하이닉스반도체 반도체 트랜지스터 제조방법
KR20050092588A (ko) * 2004-03-16 2005-09-22 매그나칩 반도체 유한회사 고전압 반도체 소자 및 그 제조 방법
KR20050093487A (ko) * 2004-03-19 2005-09-23 매그나칩 반도체 유한회사 비대칭 고전압 트랜지스터 및 그 제조방법

Similar Documents

Publication Publication Date Title
US8455307B2 (en) FINFET integrated circuits and methods for their fabrication
US10854456B2 (en) Methods for fabricating transistor and ESD device
TWI668838B (zh) 高壓元件及其製造方法
US9466715B2 (en) MOS transistor having a gate dielectric with multiple thicknesses
US8829576B2 (en) Semiconductor structure and method of manufacturing the same
US9716171B2 (en) Semiconductor device
JP2015056619A (ja) 半導体装置
US7541641B2 (en) Gate structure in a trench region of a semiconductor device and method for manufacturing the same
CN101771050A (zh) 一种互补隧穿晶体管结构及其制备方法
US7271069B2 (en) Semiconductor device having a plurality of different layers and method therefor
KR102638419B1 (ko) 입력/출력 디바이스
US9401425B2 (en) Semiconductor structure and method for manufacturing the same
US20070148894A1 (en) Semiconductor device and method for regional stress control
KR100851216B1 (ko) 파워소자의 게이트 옥사이드 형성구조
CN108257955B (zh) 半导体元件
CN101916783A (zh) 一种凹陷沟道的横向和纵向扩散型场效应晶体管及其制造方法
US20080237722A1 (en) Semiconductor device and method for fabricating the same
KR100947567B1 (ko) 고전압 소자 및 그 제조 방법
CN101866858B (zh) 凹陷沟道型pnpn场效应晶体管的制造方法
JP2008085082A (ja) パワーｍｏｓｆｅｔ及び同パワーｍｏｓｆｅｔを有する半導体装置及び同パワーｍｏｓｆｅｔの製造方法
JP2012033841A (ja) 半導体装置及びその製造方法
US20070246750A1 (en) Control of body potential of partially-depleted field-effect transistors
JP2008130896A (ja) 半導体装置
US20140077286A1 (en) Field-effect transistor
CN100423214C (zh) 金属氧化物半导体晶体管的制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110719

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20120726

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee