KR100843024B1 - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR100843024B1
KR100843024B1 KR1020060134877A KR20060134877A KR100843024B1 KR 100843024 B1 KR100843024 B1 KR 100843024B1 KR 1020060134877 A KR1020060134877 A KR 1020060134877A KR 20060134877 A KR20060134877 A KR 20060134877A KR 100843024 B1 KR100843024 B1 KR 100843024B1
Authority
KR
South Korea
Prior art keywords
ion implantation
semiconductor substrate
implantation process
source
germanium
Prior art date
Application number
KR1020060134877A
Other languages
English (en)
Inventor
손현수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060134877A priority Critical patent/KR100843024B1/ko
Application granted granted Critical
Publication of KR100843024B1 publication Critical patent/KR100843024B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체 소자의 제조방법에 관한 것으로, 게이트가 형성된 반도체 기판 내에 제1 이온 주입 공정을 실시하여 제1 소스 및 드레인 접합을 형성하는 단계와, 상기 게이트 양 측면에 스페이서를 형성하는 단계와, 상기 게이트와 스페이서 양측의 상기 반도체 기판 내에 인퓨젼 도핑 방법을 이용한 제2 이온 주입 공정을 실시하여 제2 소스 및 드레인 접합을 형성하는 단계와, 열처리 공정을 실시하는 단계로 이루어진다.
얕은 접합, 채널 링, 인퓨젼 도핑, 게르마늄(Ge)

Description

반도체 소자의 제조방법{Method of manufacturing a semiconductor device}
도 1a 내지 도 1c는 본 발명의 일 실시 예에 따른 반도체 소자의 제조방법을 설명하기 위해 순차적으로 도시한 소자의 단면도이다.
도 2는 인퓨젼 도핑(infusion doping) 방법으로 이온 주입 공정을 실시하였을 때 깊이에 따른 도펀트(dopent) 농도를 나타낸 그래프이다.
도 3은 B2H6(diborane)와 게르마늄(germanium; Ge)을 혼합한 혼합 가스를 소스 가스로 이온 주입 공정을 실시하였을 때 B2H6(diborane)와 게르마늄(Ge)의 각 깊이에 따른 도펀트 농도를 나타낸 그래프이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 반도체 기판 102 : 게이트 절연막
104 : 게이트 106 : 제1 포토레지스트 패턴
108 : 제1 소스 및 드레인 접합 110 : 스페이서
112 : 제2 포토레지스트 패턴 114 : 제2 소스 및 드레인 접합
본 발명은 반도체 소자의 제조방법에 관한 것으로, 얕은 접합(shallow junction)을 형성하기 위한 반도체 소자의 제조방법에 관한 것이다.
일반적으로 고전류 이온 주입기(high current implanter)를 이용하여 반도체 기판 내에 많은 이온들을 주입한 후 열처리 공정을 실시하여 반도체 기판 내에 얕은 접합(shallow junction)을 형성한다.
최근에는 소자가 고집적화되어 감에 따라 깊이가 낮은 얕은 접합을 형성하는 것이 연구되고 있으나, 기존의 이온 주입기 장비로서는 깊이가 낮은 얕은 접합을 형성하는데 한계가 있다.
또한, 기존의 방식으로 이온 주입 공정을 실시할 경우 소자의 토폴러지(topology)에 의해 0도의 입사각으로 이온을 주입하게 되는데, 이 경우 채널 링(channeling)이 방생하게 된다. 이러한 채널 링으로 인하여 고집적화된 소자의 트랜지스터는 누설 전류(leakage current)를 유발시킬 수 있다. 따라서, 채널 링을 방지하기 위한 이온 주입 공정을 개발하는 연구가 현재 활발히 진행되고 있다.
본 발명은 인퓨젼 도핑(infusion doping) 방법으로 이온 주입 공정을 실시하 여 채널 링(channeling)을 발생시키지 않고 얕은 접합(shallow junction)을 형성하기 위한 것이다.
본 발명의 일 실시 예에 따른 반도체 소자의 제조방법은, 게이트가 형성된 반도체 기판 내에 제1 이온 주입 공정을 실시하여 제1 소스 및 드레인 접합을 형성한다. 게이트 양 측면에 스페이서를 형성한다. 게이트와 스페이서 양측의 반도체 기판 내에 인퓨젼 도핑 방법을 이용한 제2 이온 주입 공정을 실시하여 제2 소스 및 드레인 접합을 형성한다. 열처리 공정을 실시한다.
상기에서, 제2 이온 주입 공정은 B2H6(diborane)와 게르마늄(germanium; Ge)을 혼합한 혼합 가스를 소스 가스로 이용하고, 10000Torr 내지 20000Torr의 압력을 이용하여 실시한다. 인퓨젼 도핑 방법은 노즐(nozzle)에서 소스 가스를 분사하여 클로스터(cluster)를 형성한 후 반도체 기판 내에 클로스터를 주입한다. 인퓨젼 도핑 방법은 노즐의 홀(hole) 사이즈에 따라 다른 속도로 소스 가스를 분사하고, 분사된 소스 가스들은 단열 팽창에 의해 서로 합쳐지게 되어 클로스터를 형성한 후 이온화 장치(ionizer)를 통하여 클로스터에 전하를 띄게 하고, 액셀러레이터(accelerator)에서 에너지를 가하여 반도체 기판 내에 클로스터를 주입한다. 열처리 공정시 주입된 게르마늄(Ge)에 의해 스트레인드(strained) 반도체 기판을 형성한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하면 다음과 같다.
도 1a 내지 도 1c는 본 발명의 일 실시 예에 따른 반도체 소자의 제조방법을 설명하기 위해 순차적으로 도시한 소자의 단면도이다.
도 1a를 참조하면, 반도체 기판(100) 상부에 게이트 절연막(102) 및 도전막을 순차적으로 형성한다. 이때, 게이트 절연막(102)은 산화물로 형성하고, 도전막은 폴리실리콘막으로 형성한다. 사진 및 현상 공정으로 도전막을 식각하여 게이트(104)를 형성한다.
그런 다음, 게이트(104) 양측의 반도체 기판(100) 내에 LDD(Light Doped Drain) 구조의 소스 및 드레인 접합을 형성하기 위해 반도체 기판(100) 상부에 제1 포토레지스트 패턴(106)을 형성한다. 핫 커리어(hot carrier) 효과를 방지하기 위해 게이트(104)와 제1 포토레지스트 패턴(106)을 마스크로 이온 주입 공정을 실시한다. 이로써 반도체 기판(100) 내에 LDD 구조의 제1 소스 및 드레인 접합(108)이 형성된다.
도 1b를 참조하면, 제1 포토레지스트 패턴(106)을 제거한 후 게이트(104) 양 측면에 스페이서(110)를 형성한다. 이때, 스페이서(110)는 산화물로 형성한다. 제2 소스 및 드레인 접합 영역이 형성될 영역만 노출되도록 반도체 기판(100) 상부에 제2 포토레지스트 패턴(112)을 형성한다.
도 1c를 참조하면, 제2 포토레지스트 패턴(112)을 마스크로 이온 주입 공정 을 실시하여 반도체 기판(100) 내에 제2 소스 및 드레인 접합(114)을 형성한다. 이때, 이온 주입 공정은 소스 가스인 B2H6(diborane)와 게르마늄(germanium; Ge)을 혼합한 혼합 가스와 10000Torr 내지 20000Torr의 압력을 이용하여 인퓨젼 도핑(infusion doping) 방법으로 실시한다. 인퓨젼 도핑 방법은 노즐(nozzle)의 홀(hole) 사이즈에 따라 다른 속도로 소스 가스를 분사하고, 분사된 소스 가스들은 단열 팽창에 의해 서로 합쳐지게 되어 클로스터(cluster)를 형성한다. 그런 다음, 이온화 장치(ionizer)를 통하여 클로스터에 전하를 띄게 하고, 액셀러레이터(accelerator)에서 에너지를 가하여 반도체 기판(100) 내에 클로스터를 주입하는 방법이다. 이로써 얕은(shallow) 제2 소스 및 드레인 접합(114)을 형성할 수 있으며, 채널 링(channeling)이 발생하지 않는다.
그런 다음, 열처리 공정을 실시하여 주입된 이온들을 활성화시킨다. 이때, 열처리 공정시 주입된 게르마늄(Ge)에 의해 스트레인드(strained) 반도체 기판(100)을 형성한다. 스트레인드 반도체 기판(100)을 형성함으로써 전자(electron)와 홀(hole)의 이동성(mobility)을 향상시켜 트랜지스터의 동작 특성을 향상시킬 수 있다.
상기와 같이, 인퓨젼 도핑 방법으로 이온 주입 공정을 실시함으로써 채널 링을 발생시키지 않고 얕은 접합(shallow junction)을 형성할 수 있다. 또한, 클로스터를 반도체 기판(100) 내에 주입함으로써 채널 링 방지를 위한 버퍼막 형성 공정을 실시하지 않으므로 생산 원가를 절감할 수 있다.
또한, 이온 주입 공정시 소스 가스를 B2H6(diborane)에 게르마늄(Ge)을 혼합하여 사용함으로써 열처리 공정시 스트레인드 반도체 기판(100)을 형성할 수 있어 전자와 홀의 이동성을 향상시켜 트랜지스터의 동작 특성을 향상시킬 수 있다.
도 2는 인퓨젼 도핑 방법으로 이온 주입 공정을 실시하였을 때 깊이에 따른 도펀트(dopent) 농도를 나타낸 그래프이다.
선 a는 일반적인 이온 주입 방법으로 이온 주입 공정을 실시하였을 때, 깊이에 따른 도펀트 농도를 나타낸 그래프이고, 선 b는 인퓨젼 도핑 방법으로 이온 주입 공정을 실시하였을 때 깊이에 따른 도펀트 농도를 나타낸 그래프이다. 선 a는 깊이가 깊어질수록 도펀트 농도가 감소하지 않는데 반해, 선 b는 깊이가 깊어질수록 도펀트 농도가 급격히 감소하여 0에 도달하는 것을 알 수 있다. 따라서, 인퓨젼 도핑 방법을 이용하였을 때 채널 링이 발생하지 않는 것을 알 수 있다.
도 3은 인퓨젼 도핑 방법으로 이온 주입 공정시 B2H6(diborane)와 게르마늄(Ge)을 혼합한 혼합 가스를 소스 가스로 사용하였을 때 B2H6(diborane)와 게르마늄(Ge)의 각 깊이에 따른 도펀트 농도를 나타낸 그래프이다.
선 c는 인퓨젼 도핑 방법으로 이온 주입 공정시 게르마늅(Ge)을 나타낸 그래프이고, 선 d는 B2H6(diborane)를 나타낸 그래프이다.
본 발명의 기술 사상은 상기 바람직한 실시 예에 따라 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지하여야 한다. 또한, 본 발명의 기술 분야에서 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같이 본 발명에 의한 효과는 다음과 같다.
첫째, 인퓨젼 도핑 방법으로 이온 주입 공정을 실시함으로써 채널 링을 발생시키지 않고 얕은 접합을 형성할 수 있다.
둘째, 클로스터를 반도체 기판 내에 주입함으로써 채널 링 방지를 위한 버퍼막 형성 공정을 실시하지 않으므로 생산 원가를 절감할 수 있다.
셋째, 이온 주입 공정시 소스 가스를 B2H6(diborane)에 게르마늄(Ge)을 혼합하여 사용함으로써 열처리 공정시 스트레인드 반도체 기판을 형성할 수 있어 전자와 홀의 이동성을 향상시켜 트랜지스터의 동작 특성을 향상시킬 수 있다.

Claims (6)

  1. 게이트가 형성된 반도체 기판 내에 제1 이온 주입 공정을 실시하여 제1 소스 및 드레인 접합을 형성하는 단계;
    상기 게이트 양 측면에 스페이서를 형성하는 단계;
    상기 게이트와 스페이서 양측의 상기 반도체 기판 내에 클로스터(cluster)를 주입하는 인퓨젼 도핑 방법을 이용한 제2 이온 주입 공정을 실시하여 제2 소스 및 드레인 접합을 형성하는 단계; 및
    열처리 공정을 실시하는 단계를 포함하는 반도체 소자의 제조방법.
  2. 제1항에 있어서,
    상기 제2 이온 주입 공정은 B2H6(diborane)와 게르마늄(germanium; Ge)을 혼합한 혼합 가스를 소스 가스로 이용하여 실시하는 반도체 소자의 제조방법.
  3. 제1항에 있어서,
    상기 제2 이온 주입 공정은 10000Torr 내지 20000Torr의 압력을 이용하여 실시하는 반도체 소자의 제조방법.
  4. 제2항에 있어서,
    상기 클러스터는 노즐(nozzle)에서 상기 소스 가스를 분사하여 형성하는 반도체 소자의 제조방법.
  5. 제2항에 있어서,
    상기 인퓨젼 도핑 방법은 노즐의 홀(hole) 사이즈에 따라 다른 속도로 상기 소스 가스를 분사하고, 분사된 상기 소스 가스들은 단열 팽창에 의해 서로 합쳐지게 되어 클로스터를 형성한 후 이온화 장치(ionizer)를 통하여 상기 클로스터에 전하를 띄게 하고, 액셀러레이터(accelerator)에서 에너지를 가하여 상기 반도체 기판 내에 상기 클로스터를 주입하는 반도체 소자의 제조방법.
  6. 제2항에 있어서,
    상기 열처리 공정시 주입된 상기 게르마늄(Ge)에 의해 스트레인드(strained) 반도체 기판을 형성하는 반도체 소자의 제조방법.
KR1020060134877A 2006-12-27 2006-12-27 반도체 소자의 제조방법 KR100843024B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060134877A KR100843024B1 (ko) 2006-12-27 2006-12-27 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060134877A KR100843024B1 (ko) 2006-12-27 2006-12-27 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR100843024B1 true KR100843024B1 (ko) 2008-07-01

Family

ID=39823480

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060134877A KR100843024B1 (ko) 2006-12-27 2006-12-27 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100843024B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1098117A (ja) 1996-09-25 1998-04-14 Sanyo Electric Co Ltd 半導体装置とその製造方法
JP2001024186A (ja) * 1999-07-06 2001-01-26 Matsushita Electronics Industry Corp 半導体装置の製造方法
KR20050034548A (ko) * 2003-10-09 2005-04-14 산요덴키가부시키가이샤 반도체 장치 및 그 제조 방법
KR20050049641A (ko) * 2003-11-22 2005-05-27 매그나칩 반도체 유한회사 반도체 소자의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1098117A (ja) 1996-09-25 1998-04-14 Sanyo Electric Co Ltd 半導体装置とその製造方法
JP2001024186A (ja) * 1999-07-06 2001-01-26 Matsushita Electronics Industry Corp 半導体装置の製造方法
KR20050034548A (ko) * 2003-10-09 2005-04-14 산요덴키가부시키가이샤 반도체 장치 및 그 제조 방법
KR20050049641A (ko) * 2003-11-22 2005-05-27 매그나칩 반도체 유한회사 반도체 소자의 제조 방법

Similar Documents

Publication Publication Date Title
KR100588786B1 (ko) 반도체 소자 제조방법
CN101211847B (zh) 高压器件的离子注入方法
JP2006060208A (ja) 高性能なサブ０．１マイクロメートルトランジスタ用のソース／ドレイン構造
KR19980050121A (ko) 트랜지스터 및 그 제조방법
CN101281870A (zh) 半导体器件的制造方法
KR100574172B1 (ko) 반도체 소자의 제조방법
CN101996885A (zh) Mos晶体管及其制作方法
KR100843024B1 (ko) 반도체 소자의 제조방법
KR100881017B1 (ko) 반도체 소자의 제조 방법
CN102468237A (zh) 半导体器件的制造方法
KR20010065303A (ko) 반도체 소자의 트랜지스터 제조방법
CN108878526B (zh) 半导体结构及其形成方法
KR100521439B1 (ko) ｐ채널형 모스 트랜지스터의 제조 방법
KR100799020B1 (ko) 반도체 메모리 소자의 제조방법
CN101989549B (zh) Nmos晶体管的制造方法
CN101989550A (zh) Nmos晶体管的制造方法
KR100588787B1 (ko) 반도체 소자 제조방법
KR100588784B1 (ko) 반도체 소자 제조방법
KR100531120B1 (ko) 반도체 소자 제조방법
KR0167664B1 (ko) 반도체소자 제조방법
KR100313941B1 (ko) 반도체 소자의 제조방법
CN103117223B (zh) 一种mos晶体管轻掺杂漏区的制造方法
CN1547255A (zh) 深亚微米cmos源漏制造技术中的工艺集成方法
KR100386623B1 (ko) 반도체 소자의 제조방법
KR100835432B1 (ko) 반도체 제조 장치에서의 소자 분리 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee