KR100824847B1 - 플라즈마 디스플레이 장치 및 이의 구동방법 - Google Patents

플라즈마 디스플레이 장치 및 이의 구동방법 Download PDF

Info

Publication number
KR100824847B1
KR100824847B1 KR1020060117891A KR20060117891A KR100824847B1 KR 100824847 B1 KR100824847 B1 KR 100824847B1 KR 1020060117891 A KR1020060117891 A KR 1020060117891A KR 20060117891 A KR20060117891 A KR 20060117891A KR 100824847 B1 KR100824847 B1 KR 100824847B1
Authority
KR
South Korea
Prior art keywords
voltage
signal
switch
sustain
bypass
Prior art date
Application number
KR1020060117891A
Other languages
English (en)
Inventor
여재영
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060117891A priority Critical patent/KR100824847B1/ko
Priority to US11/984,987 priority patent/US20080122748A1/en
Application granted granted Critical
Publication of KR100824847B1 publication Critical patent/KR100824847B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 장치에 관한 것으로 특히, 에너지 회수 동작 하의 스위칭시 발생되는 EMI를 저감하도록 한 플라즈마 디스플레이 장치에 관한 것이다.
본 발명에 따른 플라즈마 디스플레이 장치는 영상신호를 수신하고, 상기 영상신호에 따라 제어신호를 작성하는 논리제어부, 상기 영상신호와 상기 제어신호를 수신하여, 상기 영상신호의 출력을 위한 구동신호를 작성하고, 상기 구동신호의 작성시 여유 전력을 회수 및 재공급하기 위한 에너지회수부를 포함하는 구동부, 상기 구동신호에 따라 상기 영상신호에 해당하는 영상을 출력하는 표시패널을 포함하여 구성되고, 상기 에너지회수부는 상기 여유 전력의 회수 및 재공급을 위해 제1단이 상기 표시패널과 전기적으로 연결되고, 제2단이 상기 여유 전력을 저장 및 방전하는 스토리지 캐패시터와 전기적으로 연결되는 공진인덕터, 상기 공진인덕터와 병렬로 연결되고, 상기 제1단과 상기 제2단 간의 바이패스를 정의하기 위한 적어도 하나의 다이오드 및 상기 바이패스로의 전압흐름을 제어하기 위한 적어도 하나의 스위치를 포함하여 구성되는 바이패스부를 포함한다.
공진인덕터, 오버슈트, EMI, 바이패스

Description

플라즈마 디스플레이 장치 및 이의 구동방법{Plasma Display Device And Driving Method Thereof}
도 1은 서스테인신호의 인가시 스위치에서 발생하는 오버슈트를 설명하기 위한 파형도.
도 2는 본 발명에 따른 플라즈마 디스플레이 장치를 도시한 구성도.
도 3a 내지 도 3c는 도 2의 각 구동부의 구성을 블럭을 이용하여 간략하게 도시한 예시도.
도 4는 본 발명의 플라즈마 디스플레이 장치에 적용가능한 구동파형을 도시한 예시도.
도 5는 스캔구동부의 회로를 도시한 회로도.
도 6은 하나의 서스테인신호를 구간으로 구분하고, 각 구간별 스위치의 타이밍을 도시한 도면.
도 7a 내지 도7d는 도 6에 따른 전압공급경로 도시한 회로도.
<도면의 주요 부분에 대한 부호의 설명>
100 : 논리제어부 120, 320 : 어드레스 구동부
140, 240 : 스캔구동부 160, 360 : 서스테인구동부
180 : 표시패널 190 : 방전셀
322 : 어드레스 신호 생성부 325, 345, 365, 545 : 에너지 회수부
327, 347, 367, 547 : 바이패스부
342, 542 : 리셋신호 생성부 343, 543 : 스캔신호 생성부
344, 362, 544 : 서스테인신호 생성부
본 발명은 플라즈마 디스플레이 장치에 관한 것으로 특히, 에너지 회수 동작 하의 스위칭시 발생되는 EMI를 저감하도록 한 플라즈마 디스플레이 장치에 관한 것이다.
플라즈마 디스플레이 장치(PDP)는 디지털화 되어 공급되는 고전압 구동신호에 의해 방전을 발생시키고, 방전에 의해 발생된 자외선을 매개로 하여 가시광선을 발생시킴으로써 영상을 표시하게 된다. 이 때문에, 타 구동장치에 비해 고전압의 구동신호를 이용하게 되고, 이러한 구동신호의 생성을 위해 많은 전력이 소모되는 실정이다.
이 때문에, 플라즈마 디스플레이 장치는 구동신호의 생성 및 이용시의 소모전력을 최소화하기 위한 다양한 방법을 연구, 적용하고 있다. 이 중 대표적인 것으로 에너지회수회로(Energy Recovery Circuit : ERC)가 있으며, 주로 웨버형 에너지회수회로가 주로 이용되고 있다. 이 웨버형 에너지회수회로(ERC)는 스토리지 캐패시터(Cst), 스토리지 캐패시터(Cst)의 충방전을 위한 스위치 및 스토리지 캐패시 터(Cst)와의 공진을 위한 공진인덕터(L)를 통해 구현된다. 이와같은 구조적 단순함에도 불구하고 높은 에너지회수효율과 빠른 응답속도 및 제어의 용이함이 웨버형 에너지회수회로(ERC)를 주로 이용하게 하는 이유가 되고 있다.
그러나, 이러한 웨버형 에너지회수회로(ERC)는 에너지회수 동작시 높은 레벨의 EMI를 발생시키는 문제점이 있다. 이러한 문제점은 인덕터에 의해 주로 발생되는 것으로, 여유 에너지의 충방전시 인덕턱에 전압이 충전되기 때문이다. 플라즈마 디스플레이 장치는 스토리지 캐패시터(Cst)에 충전된 충전전압을 구동신호의 인가초기에 방전 스위치에 의해 패널에 공급한다. 이때, 충전전압은 공진 인덕터를 통해 패널에 공급되며, 패널뿐만 아니라 공진 인덕터에도 충전된다. 아울러, 충전전압의 공급 종료시에 별도의 구동전원으로부터 신호전원이 공급되어 패널에 공급됨과 아울러, 인덕터의 일단에도 구동전원이 인가된다. 이로 인해 공진 인덕터의 양단전압은 충전전압에 의해 충전된 인덕터 전압과 구동전원에 의한 전압의 합으로 나타난다. 이는 공진 인덕터의 양단전압을 상승시킴과 아울러, 공진 인덕터와 연결된 스위치의 구동에도 영향을 끼쳐 스위칭시 링잉(Ringing) 즉, 오버슈트(Overshoot)에 의한 EMI 야기하는 문제점이 있다.
도 1은 서스테인신호의 인가시 스위치에서 발생하는 오버슈트를 설명하기 위한 파형도이다.
도 1을 참조하면, 서스테인파형은 이상적인 형태로는 구형파의 형태로 인가된다. 하지만, 에너지회수 동작으로 인해 신호 전압의 인가 및 중단시 소정의 기울기를 가지는 형태로 공급된다. 한편, 도 1의 아랫쪽 파형은 스토리지 캐패시 터(Cst)의 전압을 방전하는 방전스위치의 온/오프를 도시한 것으로, 하이상태는 방전스위치의 온상태를, 로우상태는 방전스위치의 오프상태를 나타낸다. 이 방전스위치는 서스테인펄스가 인가되지 않는 동안 오프상태를 유지하게 된다. 도 1의 A에서 알 수 있는 바와같이 오프상태의 방전스위치가 온상태로 전환되는 경우 공진 인덕터에 충전된 전압에 의해 오버슈트가 발생된다. 이로인해, 매 서스테인펄스의 공급시에 오버슈트가 지속적으로 발생되고, 이는 강도 높은 EMI로 플라즈마 디스플레이 장치의 정상동작을 저해하는 등의 문제가 있다. 아울러, 인덕터 양단에 배치된 소자의 내전압 특성을 크게 해야하므로 비용상승을 초래하는 문제점이 있다.
또한, 이를 해결하기 위해서는 오버슈트를 제거할 수 있는 소자를 이용하여 분기회로를 형성하는 방법이 이용되고 있으나, 이는 회로의 복잡도를 상승시키고, 구동신호 인가시 제어의 어려움을 야기한다. 더불어, 소자의 집적으로 인한 제조비용의 상승을 초래하는 원인이 되고 있다.
따라서, 본 발명의 목적은 상술한 문제점을 해결하기 위한 것으로, 에너지 회수 동작 하의 스위칭시 발생되는 EMI를 저감하도록 한 플라즈마 디스플레이 장치 를 제공하는 것이다.
또한, 본 발명의 다른 목적은 공진인덕터와 연결된 소자의 전압부담을 감소시킬 수 있도록, 공진인덕터 양단전압의 감소를 위한 바이패스회로를 가지는 플라즈마 디스플레이 장치를 제공하는 것이다.
또한, 본 발명의 다른 목적은, 종래보다 저렴한 가격의 소자 채택 및 실장된 소자의 안정적인 동작을 보장할 수 있도록 공진인덕터와 연결된 소자의 전압부담을 가소시키기 위한 바이패스회로를 가지는 플라즈마 디스플레이 장치를 제공하는 것이다.
마지막으로, 본 발명의 다른 목적은 바이패스부의 제어를 위한 별도의 드라이브 IC를 구비하지 않고도 설계부담의 증가없이 간단하게 EMI저감 및 내압저감 효과를 제공하도록 전계효과트랜지스터를 이용하여 구현한 바이패스부를 포함하는 플라즈마 디스플레이 장치를 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명에 따른 플라즈마 디스플레이 장치는 영상신호를 수신하고, 상기 영상신호에 따라 제어신호를 작성하는 논리제어부, 상기 영상신호와 상기 제어신호를 수신하여, 상기 영상신호의 출력을 위한 구동신호를 작성하고, 상기 구동신호의 작성시 여유 전력을 회수 및 재공급하기 위한 에너지회수부를 포함하는 구동부, 상기 구동신호에 따라 상기 영상신호에 해당하는 영상을 출력하는 표시패널을 포함하여 구성되고, 상기 에너지회수부는 상기 여유 전력의 회수 및 재공급을 위해 제1단이 상기 표시패널과 전기적으로 연결되고, 제2단이 상기 여유 전력을 저장 및 방전하는 스토리지 캐패시터와 전기적으로 연결되는 공진인덕터, 상기 공진인덕터와 병렬로 연결되고, 상기 제1단과 상기 제2단 간의 바이패스를 정의하기 위한 적어도 하나의 다이오드 및 상기 바이패스로의 전압흐름을 제어하기 위한 적어도 하나의 스위치를 포함하여 구성되는 바이패스부를 포함할 수 있다.
삭제
삭제
상기 스위치는 전계효과트랜지스터일 수 있다.
상기 다이오드는 상기 전계효과트랜지스터의 기생다이오드일 수 있다.
상기 다이오드는, 상기 제2단으로부터 상기 제1단으로의 제1바이패스를 정의하는 제1다이오드 및, 상기 제1단으로부터 상기 제2단으로의 제2바이패스를 정의하는 제2다이오드일 수 있다.
상기 스위치는, 상기 제1바이패스로의 전압전달을 제어하기 위한 제1스위치 및 상기 제2바이패스로의 전압전달을 제어하기 위한 제2스위치를 포함하여 구성될 수 있다.
상기 구동부는, 어드레스구동부, 스캔구동부 및 서스테인구동부 중 적어도 어느 하나일 수 있다.
상기 에너지회수부는, 어드레스신호, 스캔신호 및 서스테인신호 중 적어도 어느 한 신호의 인가시 동작할 수 있다.
상기 구동부는 상기 구동신호의 생성을 위한 신호전압원, 상기 신호전압을 상기 표시패널에 공급하기 위한 신호전압 공급스위치를 구비할 수 있다.
상기 제1스위치 및 상기 제2스위치는 상기 신호전압 공급스위치의 턴온시 또는 상기 신호전압 공급스위치의 턴온 이전에 턴온될 수 있다.
상기 신호전압은 어드레스전압, 스캔전압, 서스테인전압 및 접지전압 중 적어도 어느 하나일 수 있다.
상기 제1스위치는 상기 어드레스전압, 상기 스캔전압 및 상기 서스테인전압 중 적어도 어느 한 신호전압의 공급을 위한 상기 신호공급 스위치의 턴온시 턴온될 수 있다.
상기 제2스위치는, 상기 접지전압의 공급을 위한 상기 신호전압 공급스위치의 턴온시 턴온될 수 있다.
상기 목적외에 본 발명의 다른 특징 및 작용들은 첨부도면을 참조한 실시예에 대한 상세한 설명을 통해 명백하게 드러나게 될 것이다.
첨부된 도면과 연관하여 이하에서 개시되는 상세한 설명은 발명의 바람직한 실시예들을 설명할 의도로서 행해진 것이고, 발명이 실행될 수 있는 형태들만을 나타내는 것은 아니다. 본 발명의 사상이나 범위에 포함된 동일한 또는 등가의 기능들이 다른 실시예들에 의해서도 달성될 수 있음을 주지해야 한다.
도면에 개시된 어떤 특징들은 설명의 용이함을 위해 확대한 것이고, 도면 및 그 구성요소들이 반드시 적절한 비율로 도시되어 있지는 않다. 그러나, 당업자라면 이러한 상세 사항들을 쉽게 이해할 것이다.
이하, 첨부도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하기로 한다.
도 2는 본 발명에 따른 플라즈마 디스플레이 장치를 도시한 구성도이다.
도 2를 참조하면, 본 발명에 따른 플라즈마 디스플레이 장치는 논리제어 부(100), 어드레스구동부(120), 스캔구동부(140), 서스테인구동부(160) 및 표시패널(180)을 포함하여 구성된다.
논리제어부(100)는 외부로부터의 영상신호를 수신하여, 어드레스구동부(120), 스캔구동부(140), 및 서스테인구동부(160)에 제공함과 아울러, 제어신호를 공급한다. 이 제어신호에는 어드레스구동부(120), 스캔구동부(140) 및 서스테인구동부(160)에 실장된 스위치의 온오프를 제어하는 스위칭제어신호가 포함될 수 있으며, 이로써 본 발명을 한정하는 것은 아니다.
어드레스구동부(120)는 논리제어부(100)의 제어에 따라 어드레스신호를 생성하고, 생성된 어드레스신호를 표시패널(180)에 공급한다. 이 어드레스신호는 스캔구동부(140)로부터의 스캔신호와 동기하여 방전셀을 선택하게 된다. 아울러, 어드레스구동부(120)는 에너지회수회로가 포함될 수 있으며, 이 경우 에너지회수회로에는 바이패스회로가 포함되어 구성될 수 있다. 이 바이패스회로에 대해서는 도 3 및 도 4를 참조하여 상세히 설명하기로 한다. 여기서, 에너지회수회로는 어드레스신호의 인가시 여유 전력을 충전하고, 다음의 어드레스신호 인가시 충전된 전력을 공급함으로써 어드레스신호의 공급에 따른 전력소모를 감소시킨다. 이를 위해, 에너지회수회로는 스토리지캐패시터와 공진인덕터를 구비하며, 바이패스회로는 공진인덕터와 병렬로 배치된다. 이 에너지회수회로 및 바이패스회로가 반드시 어드레스구동부(120)에 형성되어야 하는 것은 아니며, 이로써 본 발명을 제한하는 것은 아니다.
스캔구동부(140)는 논리제어부(100)의 제어에 따라 리셋신호, 스캔신호 및 서스테인신호를 생성하여 표시패널(180)에 공급한다. 이 스캔구동부(140)는 리셋신호에 의해 표시패널의 방전셀을 어드레스 방전에 최적의 조건으로 초기화한다. 또한, 스캔구동부(140)는 어드레스신호와 동기되는 스캔신호를 공급하여 방전셀을 선택한다. 그리고, 스캔구동부(140)는 서스테인신호를 공급하여 표시방전에 의해 영상을 표현하게된다. 아울러, 이 스캔구동부(140)는 에너지회수 동작하의 스위칭에 의한 오버슈트를 방지하도록 하는 바이패스회로가 형성된다. 이 바이패스회로는 어드레스구동부에 포함되는 바이패스회로와 같은 원리를 이용하며, 도 3 및 도 4를 통해 상세히 설명하기로 한다.
서스테인구동부(160)는 논리제어부(100)의 제어에 따라 서스테인신호를 생성하여 표시패널(180)에 공급한다. 이를 통해 서스테인구동부(160)는 스캔구동부(140)와 함께 방전셀(190)에서 표시방전이 수행되도록 한다. 아울러, 이 서스테인구동부(160)에도 바이패스회로가 형성될 수 있다.
여기서, 바이패스회로는 상술한 바와 같이 에너지회수회로에 포함되는 공진인덕터와 병렬로 연결되어 공진인덕터에 충전되는 인덕터전압의 방전경로를 제공한다. 이를 통해 바이패스회로는 공진인덕터의 인덕터전압에 의해 오버슈트가 발생되는 것을 방지한다. 이 바이패스 회로에 대해서는 후술하기로 한다.
표시패널(180)은 다수의 방전셀이 형성되고, 어드레스구동부(120), 스캔구동부(140) 및 서스테인구동부(160)로부터 공급되는 구동신호에 따라 방전셀(190) 내에서 방전을 발생시켜 영상을 표시한다. 도 1은 싱글스캔 방식의 플라즈마 디스플레이 패널(180)을 도시한 것으로, 어드레스전극(A1 내지 Am : A)이 수직 방향으로 형성되고, 이 어드레스전극(A)과 교차하도록 스캔전극(Y1 내지 Yn : Y)과 서스테인전극(X1 내지 Xn : X)이 수평 방향으로 형성된다. 그리고, 이 수직전극(A)과 수평전극(Y, X)의 교차부에 방전셀(190)이 형성된다. 여기서, 제시된 표시패널(180) 및 구동부(120, 140, 160)의 형태 및 배치는 일례로 제시된 것이며, 이로써 본 발명을 한정하는 것은 아니다.
도 3a 내지 도 3c는 도 2의 각 구동부의 구성을 블럭을 이용하여 간략하게 도시한 것으로, 도 2를 좀더 상세히 설명하기 위한 예시도이다. 도 3a 내지 도 3c의 구성은 플라즈마 디스플레이 장치 고유의 특성이나 동작에 따라 달라질 수 있으며, 도시된 도면에 의해 본 발명을 한정하는 것은 아니다.
도 2의 어드레스 구동부(120)는 도 3a와 같이 구성될 수 있다. 즉, 어드레스구동부(320)는 어드레스신호를 생성하는 어드레스신호 생성부(322)와 어드레스신호의 생성을 보조하기 위한 에너지회수부(325)를 포함하여 구성될 수 있다. 특히, 에너지회수부(325)는 바이패스부(327)를 포함하여 구성될 수도 있다. 어드레스구동부(320)의 어드레스신호 생성부(322)는 방전셀을 선택하기 위한 어드레스신호를 생성한다. 이 어드레스신호는 로우레벨과 하이레벨의 두 전위를 가지는 신호로서, 하이레벨 신호는 어드레스전원을 스위칭에 의해 공급함으로써 생성될 수 있다. 이 때문에, 어드레스신호의 인가 및 인가종료시에 에너지회수 동작을 수행하는 것이 가능하다. 즉, 어드레스신호의 인가시 에너지회수부(325)가 충전된 전압을 공급하고, 어드레스신호의 인가종료시 에너지회수부(325)의 충전 동작을 수행함으로써 에너지회수 동작을 수행하게 된다. 이때, 바이패스부(327)는 에너지회수부(325)의 공진인덕터에 인가되는 전압의 일부를 공진인덕터에 인가되지 않도록 별도의 경로를 형성함으로써, 어드레스신호의 인가시 발생할 수 있는 오버슈트를 방지하게 된다. 여기서, 에너지회수부(325)를 어드레스신호 생성부(322)와 구분지어 설명하였지만, 어드레스구동부(320)에 포함된 에너지회수부(325)는 어드레스신호의 생성을 위한 충방전 동작을 수행함으로 에너지회수부(325)를 어드레스신호 생성부(322)의 일부로 생각해도 무방하다. 아울러, 어드레스구동부(320)의 에너지회수부(325) 및 바이패스부(327)는 어드레스구동부(320)에 형성되지 않을 수 있다.
도 3b는 스캔구동부(340)의 구성을 블럭도로 도시한 예시도이다. 도 3b도 도 3a와 마찬가지로 예시적으로 제시된 구성일 뿐 이로써 본 발명을 한정하는 것은 아니다.
도 3b를 참조하면, 스캔구동부(240)는 리셋신호생성부(342), 스캔신호생성부(343), 서스테인신호생성부(344) 및 바이패스부(347)를 포함하는 에너지회수부(345)로 구성된다.
리셋신호생성부(342)는 방전셀의 초기화를 위한 리셋신호를 생성한다. 그리고, 스캔신호생성부(343)는 어드레스구동부(320)로부터의 어드레스신호와 동기하여 방전셀을 선택하는 스캔신호를 생성한다. 아울러, 서스테인신호생성부(344)는 영상의 표시를 위한 표시방전이 발생하도록 서스테인신호를 생성하여 공급한다.
스캔구동부(240)의 경우, 스캔신호생성부(343) 및 서스테인신호생성부(344)의 동작시에 에너지 회수 동작을 수행하도록 하는 것이 가능하지만, 본 발명을 설명함에 있어서 에너지회수동작은 서스테인신호생성부(344)의 동작시에 수행되는 것 으로 가정하여 설명하기로 한다. 하지만, 이로써 본 발명을 한정하는 것은 아니다.
서스테인신호는 서스테인전압을 스위칭에 의해 공급 및 중단을 반복하여 생성한다. 이 때문에 어드레스신호와 마찬가지로 서스테인신호의 공급시 에너지회수부(345)로부터 충전된 에너지가 방전되고, 서스테인신호의 공급 중단시 에너지회수부(345)에 에너지가 충전된다. 이때, 바이패스부(347)는 방전 및 충전시 인덕터 전압과 서스테인전압의 합전압에 의해 공진인덕터 양단의 전압이 필요 이상의 전압크기를 갖는 것을 방지하여 EMI의 발생을 저감한다.
아울러, 도 3c는 서스테인구동부를 블럭으로 도시한 예시도이다.
서스테인구동부(360)는 도 3c에서와 같이 서스테인신호 생성부(362) 및 바이패스부(367)를 포함하는 에너지회수부(365)를 포함하여 구성될 수 있다. 도 3b를 참조하여 설명한 서스테인신호의 생성방법 및 에너지회수 동작과 거의 동일한 동작이 수행됨으로 서스테인구동부(360)에 대한 상세한 설명은 생략하기로 한다. 아울러, 본 발명에서는 서스테인구동부(360)가 스캔구동부(340)와 구분된 것으로 도시하였으나, 서스테인구동부(360)는 스캔구동부(340)에 포함되어 구성될 수 있으며, 이 경우 구동방법은 다소 변경될 수 있다.
도 4는 본 발명의 플라즈마 디스플레이 장치에 적용가능한 구동파형을 도시한 예시도이다.
도 4를 참조하면, 플라즈마 디스플레이 장치의 구동방법은 서브필드에 의한 구동방법을 적용하는 것이 용이하다. 즉, 1TV 필드를 다수의 서브필드로 구분하 고, 각 서브필드(SF)를 다시 리셋기간(RP), 어드레스기간(AP) 및 서스테인기간(SP)로 구분하는 방법이다. 각각의 서브필드(SF)는 표시 가중치 즉, 계조 가중치를 달리하고, 다른 가중치(SF)를 가지는 서브필드(SF)의 조합을 통해 화상을 표시할 수 있다. 물론, 이러한 방법으로 본 발명을 한정하는 것이 아니며, 공지 기술에 의해 다양한 방법이 제공되고 있으므로, 플라즈마 디스플레이 장치에 따라 적합하게 적용하는 것이 바람직하다.
도 4에서는 고유 기간으로 구분되는 서브필드를 이용한 방법을 예시적으로 제사하여 본 발명에 대해 설명하고자 한다.
하나의 서브필드(SF)는 이미 말한 바와 같이, 리셋기간(RP), 어드레스기간(AP) 및 서스테인기간(SP)으로 구분된다. 리셋기간(RP)은 구동방법에 따라 메인리셋(RP)과 보조리셋기간(SRP)으로 세분화하는 것이 가능하다.
리셋기간(RP)은 방전셀의 환경을 어드레스방전 및 서스테인방전에 적합한 상태로 만들기 위한 리셋신호(PR, NR, SR)가 공급된다. 이 리셋신호(PR, NR, SR)는 상술한 바와 같이 스캔구동부의 리셋신호생성부에 의해 공급되는 것으로, 메인리셋기간(RP)에 공급되는 상승램프신호(PR) 및 하강램프신호(NR)와 보조리셋기간(SRP)에 공급되는 보조리셋신호(SR)가 있을 수 있다.
리셋기간(RP) 중 메인리셋기간은 방전셀 내부에 많은 벽전하를 생성하는 구간인 셋업기간(SU)과 과도하게 생성된 벽전하를 어드레스방전에 적합한 수준으로 감소시키고, 전극의 벽전하 배치를 완성시키는 셋다운기간(SD)으로 구분된다. 한편, 보조리셋기간(SRP)은 메인리셋기간과 비교하여 셋업기간(SU)이 생략된 형태로 제공된다.
셋업기간(SU)에는 스캔전압(Vs)이 공급되고, 스캔전압(Vs)으로부터 점진적으로 상승하여 첨두전압(Vset)에 이르는 상승램프신호(PR)가 공급된다. 이를 통해, 방전셀 내에서는 벽전하의 생성이 활발해지고, 다량의 벽전하가 존재하게 된다.
셋다운기간(SD)에는 스캔전압(Vs)으로부터 소거전압(Ve)까지 점진적으로 하강하는 하강램프신호(NR)가 공급되어, 과도하게 생성된 벽전하를 점진적으로 소거하게 된다.
한편, 이 리셋기간(RP)에 어드레스전극(A)과 서스테인전극(X)에는 전압이 인가되지 않고, 기준전압(예를들어, 접지전압)이 인가된다. 여기서, 도 4에 도시된 점선은 구동파형이 일부 변경될 수 있음을 나타내기 위한 것으로, 바이어스전압의 예를 도시한 것이다. 이 바이어스전압은 전극간의 방전을 제어하거나, 벽전하의 배치를 제어하기 위해 도시된 점선형태를 비롯하여 다양한 형태로 제공될 수 있으며, 이로써 본 발명을 한정하는 것은 아니다.
리셋기간(RP)에 이어서 어드레스기간(AP)에는 어드레스전극(A)에 어드레스신호가 인가되고, 이와 동기되어 스캔전극(Y)에 스캔신호가 인가된다. 어드레스신호는 정극성 어드레스전압(Va)에 의해 인가되는 신호이며, 스캔신호는 부극성 스캔전압(Vsc)에 의해 인가되는 신호이다. 이 스캔신호는 싱글스캔방식의 경우, 스캔전극에 순차적으로 인가된다. 이 어드레스기간(AP)에는 스캔신호와 어드레스신호에 어드레스방전이 발생하고, 이를 통해 표시방전이 수행될 방전셀은 서스테인방전에 적합한 벽전하배치를 가지게 된다. 여기서, 선택적쓰기 방법과 선택적 소거 방법 에 따라 선택되는 방전셀에서의 방전유무가 상이해지지만, 본 발명을 설명함에 있어서 선택적 쓰기 방법을 이용하는 것으로 가정하여 진행하기로 한다.
서스테인기간(SP)에는 스캔전극(Y)과 서스테인전극(X)에 교대로 서스테인신호가 인가된다. 이와같이 교번하여 공급되는 서스테인신호에 의해 가중치가 결정되며, 이를 통해 화상의 표시가 이루어진다.
한편, 도 4에서 화살표(↑↓)의 방향은 에너지회수회로의 충전(↓)과 방전(↑)을 나타낸다. 특히, 도 4에서는 어드레스신호와 서스테인신호의 경우에만 충방전(↓↑)을 도시하였으나 이로써 본 발명을 한정하는 것은 아니다.
즉, 서스테인신호가 인가되는 시점에 에너지회수회로로부터 충전된 에너지가 전극에 공급되며(↑), 서스테인신호의 공급이 종료되는 시점에 에너지회수회로에 여유 에너지가 충전된다(↓). 특히, 서스테인신호의 경우, 여타의 신호에 비해 인가회수가 많기 때문에 이 서스테인신호에 대한 전력회수 동작시 가장 높은 전력소비 저감 효과를 기대할 수 있다. 그리고, 서스테인신호에 비해 방전 횟수가 적기는 하지만 어드레스신호에 대해서도 에너지회수동작을 구현하는 것이 가능하며, 이로써 본 발명을 한정하는 것은 아니다. 도 4의 구동파형을 발생하는 회로의 예는 도 5를 통해 제시하기로 한다. 그리고, 도 5를 통해 실제적으로 구현되는 바이패스부 및 에너지회수부의 예를 제시하고 본 발명에 대해 보다 구체적으로 설명하기로 한다.
도 5는 스캔구동부의 회로를 도시한 회로도로서, 일례를 도시한 것이다. 도 5에서는 서스테인신호의 발생시에 에너지회수동작이 수행되는 것으로 가정한 도면 을 제시하였으며, 이로써 본 발명을 한정하는 것은 아니다.
도 5를 참조하면, 스캔구동부는 상술한 바와 같이 리셋신호생성부(542), 스캔신호생성부(543), 서스테인신호생성부(544) 및 에너지회수부(545)를 포함하여 구성된다. 특히, 에너지회수부(545)는 바이패스부(547)를 포함하여 구성된다. 그리고, 스캔구동부는 표시패널(Cp)의 전단에 배치되어 스캔신호에 따라 다른 경로를 하는 스캔IC가 더 포함될 수 있다. 아울러, 도 5에 도시된 회로도는 등가화된 형태를 도시한 것으로 실제 회로는 다소 상이해질 수 있다.
리셋신호생성부(542)는 첨두전압원(Vset-Vs), 소거전압원(Ve), 상승스위치(Yrr), 하강스위치(Yfr)로 구성된다. 첨두전압원(Vset-Vs)은 상승램프신호(PR)의 첨두전압(Vset)을 공급하는 전압원이다. 이 첨두전압원(Vset-Vs)으로부터의 전압은 상승스위치(Yrr)에 의해 점진적으로 상승하는 램프신호로 변환되어 표시패널에 공급된다. 아울러, 소거전압원(Ve)은 하강램프신호(NR)의 생성을 위한 전압원으로, 하강스위치(Yfr)에 의해 점진적으로 하강하는 램프신호로 변환되어 표시패널에 공급된다.
스캔신호생성부(543)는 스캔하이전압원(VscH)과 스캔전압원(Vsc)의 두 전압원과, 전류의 역류를 방지하기 위한 다이오드, 캐패시터(Csc) 및 스캔스위치(Ysc)를 포함하여 구성된다. 스캔하이전압원(VscH)은 도 4를 통해 표시한 점선에 해당하는 전압이며, 어드레스방전을 원활히 하기 위한 일종의 바이어스 전압이다. 스캔전압원(Vsc)은 스캔신호의 생성을 위한 전압이며, 캐패시터(Csc)는 스캔하이전압과 스캔전압의 차전압(VscH-Vsc)이 충전되어, 스캔신호의 생성을 보조한다. 특히, 스캔IC의 하이레벨 스위치(YH)는 스캔하이전압(VscH)을 표시패널(Cp)에 공급하는 경우 턴온되며, 이외의 경우 로우레벨 스위치(YL)가 턴온된다.
서스테인신호생성부(544)는 서스테인전원(Vs), 접지전원(Gnd), 서스테인스위치(Ys) 및 접지스위치(Yg)를 포함한다. 이 서스테인신호생성부(544)는 서스테인신호의 인가시 서스테인스위치(Ys)가 턴온되어 서스테인전원(Vs)을 표시패널에 공급한다. 그리고, 접지전원(Gnd)은 서스테인구동부에 의한 서스테인신호인가시 혹은 표시패널에 충전된 서스테인전압의 방전시 접지스위치(Yg)에 의해 표시패널(Cp)과 연결된다. 도 5에서는 서스테인신호생성부(544)와 에너지회수부(545)를 별개의 구성으로 설명하였지만, 서스테인신호 생성부(544)의 동작시 에너지회수부(545)에 의한 에너지회수동작이 수행됨으로 서스테인신호 생성부(544)가 에너지회수부(545)를 포함하는 것으로 고려해도 무방하며, 이로써 본 발명을 한정하는 것은 아니다.
에너지회수부(545)는 공진인덕터(L), 스토리지캐패시터(Cst), 충전스위치(Yr), 충전다이오드(Dr), 방전스위치(Yf), 방전다이오드(Df) 및 바이패스부(547)를 포함한다.
스토리지캐패시터(Cst)는 서스테인신호가 표시패널(Cp)에 인가됨으로써 발생하는 여유 전력을 충전하고, 새로운 서스테인신호의 인가시 충전된 여유 전력을 표시패널에 공급한다. 스토리지캐패시터(Cst)에 충전된 전압은 서스테인신호의 인가시점에 충전스위치(Yr)에 의해 표시패널(Cp)에 공급되며, 표시패널(Cp)의 여유 전력은 방전스위치(Yf)에 의해 스토리지캐패시터(Cst)에 충전된다. 이를 위해, 공진인덕터(L)는 스토리지캐패시터(Cst)와 공진에 의해 스토리지캐패시터(Cst)의 충전 및 방전이 발생되도록 스토리지캐패시터(Cst)와 표시패널(Cp) 사이에 배치된다.
바이패스부(547)는 공진인덕터 상에 인가되는 신호전압에 의해 공진인덕터(L) 양단전압이 상승하는 것을 방지한다. 이를 위해 바이패스부(547)는 공진인덕터(L)와 병렬로 연결되어, 공진인덕터(L)에 인가되는 일부전압의 바이패스를 제공한다. 이를 위해, 바이패스부(547)는 제1스위치(Yb1), 제2스위치(Yb2), 제1다이오드(Db1) 및 제2다이오드(Db2)를 포함하여 구성된다. 제1스위치(Yb1)와 제1다이오드(Db1)는 스토리지캐패시터(Cst)로부터 표시패널(Cp)로의 전압공급이 이루어진 후, 서스테인전원(Vs)이 표시패널(Cp)에 전원을 공급하는 시점에 바이패스 경로를 형성한다. 또한, 제2스위치(Yb2)와 제2다이오드(Db2)는 서스테인신호의 인가종료시 스토리지캐패시터(Cst)의 충전 후 접지전원(Gnd)의 공급시 바이패스를 형성한다. 이를 통해, 바이패스부(547)는 공진인덕터(L)에 걸리는 전압에 의해 오버슈트가 발생하는 것을 방지하게 된다. 이에 대해서는 도 6을 참조하여 보다 상세히 설명하기로 한다.
도 6은 하나의 서스테인신호를 구간으로 구분하고, 각 구간별 스위치의 타이밍을 도시한 도면이다. 아울러, 도 7a 내지 도7d는 도 6에 따른 전압공급경로를 간략하게 도시한 도면이다.
우선 도 6에 대해 간단히 설명하면, 하나의 서스테인신호는 대략 4개의 구간으로 구분할 수 있다. 도 6에서는 I ~ V의 다섯구간으로 구분하였으나, 이는 설명의 편의를 위한 것으로 I구간과 V구간은 실제적으로 같은 구간으로 고려할 수 있 다.
우선, 도 5에 있어서 I구간은 이전 서스테인신호의 인가 이후에 발생하는 휴지기이거나, 어드레스 후의 휴지기일 수 있다. 이 기간에는 표시패널(Cp)에 공급된 전압이 접지스위치(Yg)에 의해 방전되어 접지전위(Gnd)를 유지하는 기간이다.
I구간에 이어 II구간으로부터 IV구간은 서스테인 신호가 인가되는 구간이다. 우선, II구간에 스토리지캐패시터(Cst)에 충전된 전압이 충전스위치(Yr)의 턴온에 의해 표시패널에 공급된다. 여기서, 스토리지캐패시터(Cst)는 이전 서스테인신호의 인가시 또는 전원에 의해 충전된 것으로 가정한다. II구간에서 스토리지캐패시터(Cst)에 충전된 전압은 공진인덕터(L)와의 공진에 의해 표시패널(Cp)에 공급된다. 이로 인해, II구간에서 서스테인신호는 포물선형태로 상승하는 신호형태를 가지게 된다.
그리고, II구간에서 III구간으로 전환되는 제1시점(t1)에 서스테인스위치(Ys)가 턴온되어 서스테인전압(Vs)이 표시패널(Cp)에 공급된다. 이로인해, 제1시점(t1)에서는 포물선을 그리며 상승하던 서스테인신호의 전압파형이 급격히 상승하는 형태를 가지게 된다. 이 서스테인전압(Vs)의 인가로 인해 III구간에서는 서스테인전압에 의해 평평한 전압구간이 형성되며, 이 III구간에서 표시방전이 발생된다.
이어서, IV구간에서는 서스테인스위치(Ys)가 턴오프됨과 아울러 방전스위치(Yf)가 턴온된다. 이를 통해 표시패널(Cp)에 충전된 전압은 공진인덕터(L)의 영향에 의해 스토리지캐패시터(Cst)에 충전된다. 이때에도 서스테인신호의 전압은 포물선형태로 강하하게 된다.
아울러, IV구간으로부터 V구간으로 전환되는 제2시점(t2)에 방전스위치(Yf)가 턴오프됨과 동시에 접지스위치(Yg)가 턴온되어 표시패널(Cp)에 잔류하는 전압을 완전히 방전하는 동작이 수행된다. 이러한 I 내지 V구간의 스위칭을 통해 하나의 서스테인신호가 완성된다.
한편, 제1시점(t1)과 제2시점(t2)에는 EMI의 발생이 증가한다. 즉, II구간에 스토리지캐패시터(Cst)로부터 방전되는 전압이 공진인덕터(L)를 경유하게 되어, 공진인덕터(L)에 인덕터전압이 충전된다. 이때, 제1시점(t1)에서 서스테인전원(Vs)에 의해 서스테인전압(Vs)이 공급됨으로써 인덕터의 양단에는 인덕터전압과 서스테인전압(Vs)의 합만큼의 전압이 걸리게 된다. 이러한 현상은 제2시점(t2)에서도 위상을 달리한 채 유사하게 발생된다.
이러한, 인덕터전압은 오버슈트에 의한 EMI 발생을 야기할 수 있다. 이를 본 발명에서 바이패스부를 통해 공진인덕터(L) 양단의 전압을 저감함으로써 방지하게 된다.
이에 대해 좀더 상세히 설명하면 상술한 서스테인스위치(Ys)의 턴온과 동시에 혹은 서스테인스위치(Ys)의 턴온 이전에 제1스위치(Y1)을 턴온한다. 이를 통해, 서스테인스위치(Ys)의 턴온시 서스테인전압(Vs)이 공진인덕터(L)가 아닌 바이패스부에 의해 형성된 경로에 인가되도록 함과 아울러, 공진인덕터(L)에 충전된 전압의 방전경로를 제공하게 된다. 이로인해, 공진인턱터(L) 전압을 방전하거나, 공진인덕터(L)에 전압이 충전되어 있다하더라도 이와는 무관한 경로를 제공함으로써 서스테인전압(Vs)과 인덕터전압의 합전압에 의해 오버슈트가 발행하는 것을 방지할 수 있게 된다.
이러한 도 6의 설명에 대하여 도 7을 참조하여 보다 상세히 설명하기로 한다.
도 7a 내지 도 7d는 도 5의 회로를 도 6의 구간에 따라 구분되는 경로로 나타낸 회로도이다.
도 5, 도 6 및 도 7을 결부하여 설명하면, 우선 도 7a는 II구간의 회로 상태 및 전압의 공급경로를 도시한 것이다. 도 7a와 같이 서스테인신호가 인가되기 시작하는 II구간에서는 충전스위치(Yr)이 턴온되어, 스토리지 캐패시터(Cst), 충전스위치(Yr), 충전다이오드(Dr), 공진인덕터(L) 및 표시패널(Cp)로 이어지는 전압 공급경로가 형성된다. 이때, 공진인덕터(L)는 스토리지 캐패시터(Cst)로부터 표시패널(Cp)에 공급되는 전압에 의해 충전될 수 있다.
도 7b는 도 6의 III구간에서의 전압 전달 경로를 도시한 것이다. 도 7b에서와 같이 III구간에서는 서스테인스위치(Ys)가 턴온되어 서스테인전압(Vs)이 공급됨과 아울러 충전스위치(Yr)이 턴오프되어 스토리지캐패시터(Cst)로부터의 전압공급은 중단된다. 이때의 전압 전달 경로는 서스테인전원에 의해 표시패널(Cp)에 공급되는 제1경로(①)와 바이패스부를 통해 전달되는 제2경로(②)로 구분된다. 제2경로(②)는 서스테인스위치(Ys)와 동시에 턴온되거나, 서스테인스위치(Ys)에 비해 일찍 턴온되는 제1스위치(Yb1)과 제1다이오드(Db1)에 의해 형성되는 경로이다. 이 제2경로(②)는 공진인덕터(L)에 일시적으로 충전되는 인덕터전압과 서스테인전압의 합에 의해 제1노드(N1)와 제2노드(N2)의 전압이 일순간 상승하는 것을 방지한다. 즉, 충전스위치가 턴오프되고, 서스테인스위치가 턴온되는 순간에 발생하는 오버슈트 전압을 제1스위치(Yb1)과 제1다이오드(Db1)가 형성하는 바이패스를 통해 공진인덕터(L)를 거치지 않도록 함으로써 제1노드(N1)와 제2노드(N2)의 전압을 종래보다 안정적으로 유지시키게 된다. 도 6의 타이밍도를 통해서 제1스위치는 서스테인스위치(Ys)의 턴온시간과 같은 시간 동안 턴온되도록 하였으나, 이는 제어의 편리함을 위해 제시한 것이다. 즉, 제1스위치(Yb1)는 서스테인스위치(Ys)의 턴온기간 보다 짧은 기간동안만 턴온이 되어도 바이패스동작을 수행할 수 있다. 이는 도 1에서와 같이 오버슈트가 충전스위치의 턴오프 순간에 일시적으로 나타나는 현상이기 때문에 이 시간 동안만 제1스위치(Yb1)가 턴온되어 바이패스를 형성하면 되기 때문이다. 이러한 바이패스부의 도통을 통해 충전스위치(Yr), 방전스위치(Yf), 충전다이오드(Dr) 및 방전다이오드(Df)에 걸리는 불필요한 전압부담을 감소시켜 종래보다 작은 내압을 가지는 소자를 사용하는 것이 가능해진다.
도 7c는 IV구간에서의 전압 전달 경로를 도시한 것이다. IV구간에서는 서스테인신호의 인가가 중단됨에 따라 표시패널(Cp)에 충전된 전압이 스토리지 캐패시터(Cst)에 저장되는 단계이다. 이를 위해, 서스테인스위치(Ys) 및 제1스위치(Yb1)가 턴오프되고, 방전스위치(Yf)가 턴온되어 도 7c와 같은 경로를 형성한다. 이에 따라, 표시패널(Cp)에 잔류하는 전력은 스토리지 캐패시터(Cst)에 충전된다.
7d는 V구간에서의 전압전달 경로를 도시한 것이다. V 구간에서는 표시패널(Cp)에 잔류하는 전압을 완전히 방전하기 위해 접지스위치(Yg)가 턴온되어 접지 전원(Gnd)과 표시패널(Cp)이 연결된다. 이때, 도 7b와는 달리 제2스위치(Yb2)가 턴온되어, 제2스위치(Yb2)와 제2다이오드(Db2)에 의해 바이패스가 형성된다. 이를 통해 표시패널(Cp)의 방전시 공진인덕터(L)의 양단전압의 일시적인 상승을 방지한다.
상술한 바이패스부에서 제1 및 제2다이오드(Db1, Db2)는 별도의 다이오드를 이용하여 구현하는 것이 확실한 동작을 보장할 수 있지만, 제1스위치 및 제2스위치(Yb1, Yb2)를 전계효과트랜지스터를 이용하여 구현하는 경우 제1 및 제2스위치(Yb1, Yb2)의 기생다이오드를 이용하여 구현하는 것도 가능하다. 하지만, 이로써 본 발명을 한정하는 것은 아니다.
상술한 바와 같이 본 발명에 따른 플라즈마 디스플레이 장치는 에너지 회수 동작 하의 스위칭시 공진인덕터의 양단전압이 일순간 극격히 상승함으로써 발생되는 EMI를 저감하는 것이 가능하다.
또한, 본 발명에 따른 플라즈마 디스플레이 장치는 바이패스회로를 제공하므으로써, 공진인덕터 양단전압을 감소시켜, 공진인덕터와 연결된 소자의 전압부담을 감소시키는 것이 가능하다.
또한, 본 발명에 따른 플라즈마 디스플레이 장치는 공진인덕터와 연결된 소자의 전압부담을 감소시킴으로써 종래보다 저렴한 가격의 소자 채택이 가능하고, 설치된 소자의 안정적인 동작을 보장하는 것이 가능하다.
마지막으로, 본 발명에 따른 플라즈마 디스플레이 장치는 바이패스부를 전계효과트랜지스터를 이용하여 간단히 구현함으로써 설계의 부담 증가 없이 EMI 저감 및 내압저감 효과를 기대할 수 있으며, 바이패스부의 제어를 위한 별도의 드라이브 IC를 구비하지 않아도 되는 장점을 제공한다.
이상에서 설명한 것은 본 발명의 기술적 사상을 설명하기 위한 하나의 실시예에 불과한 것으로서, 본 발명의 기술적 범위는 상술한 실시예에 의해 한정되는 것이 아니고, 본 발명의 특허청구범위에 기재된 청구항에 의해 한정되어야 할 것이다. 또한, 본 발명이 본 발명의 기술분야에서 통상의 지식을 가진 자가 할 수 있는 다양한 변형 및 균등한 타 실시예를 포괄할 수 있음을 이해할 것이다.

Claims (14)

  1. 영상신호를 수신하고, 상기 영상신호에 따라 제어신호를 작성하는 논리제어부;
    상기 영상신호와 상기 제어신호를 수신하여, 상기 영상신호의 출력을 위한 구동신호를 작성하고, 상기 구동신호의 작성시 여유 전력을 회수 및 재공급하기 위한 에너지회수부를 포함하는 구동부;
    상기 구동신호에 따라 상기 영상신호에 해당하는 영상을 출력하는 표시패널을 포함하여 구성되고,
    상기 에너지회수부는 상기 여유 전력의 회수 및 재공급을 위해 제1단이 상기 표시패널과 전기적으로 연결되고, 제2단이 상기 여유 전력을 저장 및 방전하는 스토리지 캐패시터와 전기적으로 연결되는 공진인덕터, 상기 공진인덕터와 병렬로 연결되고, 상기 제1단과 상기 제2단 간의 바이패스를 정의하기 위한 적어도 하나의 다이오드 및 상기 바이패스로의 전압흐름을 제어하기 위한 적어도 하나의 스위치를 포함하여 구성되는 바이패스부를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 스위치는 전계효과트랜지스터인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  5. 제 4 항에 있어서,
    상기 다이오드는 상기 전계효과트랜지스터의 기생다이오드인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  6. 제 5 항에 있어서,
    상기 다이오드는,
    상기 제2단으로부터 상기 제1단으로의 제1바이패스를 정의하는 제1다이오드 및,
    상기 제1단으로부터 상기 제2단으로의 제2바이패스를 정의하는 제2다이오드인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  7. 제 6 항에 있어서,
    상기 스위치는,
    상기 제1바이패스로의 전압전달을 제어하기 위한 제1스위치 및
    상기 제2바이패스로의 전압전달을 제어하기 위한 제2스위치를 포함하여 구성되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  8. 제 7 항에 있어서,
    상기 구동부는, 어드레스구동부, 스캔구동부 및 서스테인구동부 중 적어도 어느 하나인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  9. 제 8 항에 있어서,
    상기 에너지회수부는,
    어드레스신호, 스캔신호 및 서스테인신호 중 적어도 어느 한 신호의 인가시 동작하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  10. 제 9 항에 있어서,
    상기 구동부는 상기 구동신호의 생성을 위한 신호전압원,
    상기 신호전압을 상기 표시패널에 공급하기 위한 신호전압 공급스위치를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  11. 제 10 항에 있어서,
    상기 제1스위치 및 상기 제2스위치는 상기 신호전압 공급스위치의 턴온시 또는 상기 신호전압 공급스위치의 턴온 이전에 턴온되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  12. 제 11 항에 있어서,
    상기 신호전압은 어드레스전압, 스캔전압, 서스테인전압 및 접지전압 중 적어도 어느 하나인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  13. 제 12 항에 있어서,
    상기 제1스위치는 상기 어드레스전압, 상기 스캔전압 및 상기 서스테인전압 중 적어도 어느 한 신호전압의 공급을 위한 상기 신호공급 스위치의 턴온시 턴온되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  14. 제 12 항에 있어서,
    상기 제2스위치는,
    상기 접지전압의 공급을 위한 상기 신호전압 공급스위치의 턴온시 턴온되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
KR1020060117891A 2006-11-27 2006-11-27 플라즈마 디스플레이 장치 및 이의 구동방법 KR100824847B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060117891A KR100824847B1 (ko) 2006-11-27 2006-11-27 플라즈마 디스플레이 장치 및 이의 구동방법
US11/984,987 US20080122748A1 (en) 2006-11-27 2007-11-26 Plasma display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060117891A KR100824847B1 (ko) 2006-11-27 2006-11-27 플라즈마 디스플레이 장치 및 이의 구동방법

Publications (1)

Publication Number Publication Date
KR100824847B1 true KR100824847B1 (ko) 2008-04-23

Family

ID=39463158

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060117891A KR100824847B1 (ko) 2006-11-27 2006-11-27 플라즈마 디스플레이 장치 및 이의 구동방법

Country Status (2)

Country Link
US (1) US20080122748A1 (ko)
KR (1) KR100824847B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110089853A1 (en) * 2009-10-17 2011-04-21 General Electric Company Electronic driver apparatus for large area solid-state leds

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10268831A (ja) * 1997-03-27 1998-10-09 Mitsubishi Electric Corp プラズマディスプレイパネル用電力回収回路
KR20030072086A (ko) * 2002-03-05 2003-09-13 삼성에스디아이 주식회사 플라즈마 디스플레이 패널과 그 구동 장치 및 그 구동 방법
JP2005221796A (ja) 2004-02-06 2005-08-18 Hitachi Ltd プラズマディスプレイ装置およびプラズマディスプレイの駆動方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10268831A (ja) * 1997-03-27 1998-10-09 Mitsubishi Electric Corp プラズマディスプレイパネル用電力回収回路
KR20030072086A (ko) * 2002-03-05 2003-09-13 삼성에스디아이 주식회사 플라즈마 디스플레이 패널과 그 구동 장치 및 그 구동 방법
JP2005221796A (ja) 2004-02-06 2005-08-18 Hitachi Ltd プラズマディスプレイ装置およびプラズマディスプレイの駆動方法

Also Published As

Publication number Publication date
US20080122748A1 (en) 2008-05-29

Similar Documents

Publication Publication Date Title
JP5179001B2 (ja) プラズマディスプレイ装置及びその駆動方法
KR20040111645A (ko) 플라즈마 디스플레이 패널의 구동 방법
US6304038B1 (en) Apparatus for driving a display panel
KR20040111644A (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100749489B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100824847B1 (ko) 플라즈마 디스플레이 장치 및 이의 구동방법
KR100831018B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR20080045003A (ko) 플라즈마 디스플레이 패널
JP2004272041A (ja) 容量性負荷駆動装置
KR101073173B1 (ko) 플라즈마 디스플레이 장치
KR100548240B1 (ko) 멀티스텝형 에너지 회수회로
EP1926077A1 (en) Plasma display apparatus
CN101211532B (zh) 等离子体显示装置及其驱动方法
KR100839425B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100625543B1 (ko) 낮은 리셋전압으로 구동되는 플라즈마 디스플레이 패널의구동 장치
KR20050004068A (ko) 플라즈마 디스플레이의 복수의 열 또는 행에 대해 짧은지속시간 펄스를 생성하는 방법 및 상기 방법을 구현하는디바이스
KR100839387B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
EP2136351A1 (en) Plasma display and driving apparatus thereof with prevention of negative effects of undesired resonant frequencies
US20080143642A1 (en) Plasma display device and driving apparatus thereof
US20060221000A1 (en) Plasma display apparatus and driving method thereof
KR100741780B1 (ko) 플라즈마 디스플레이 패널 구동 장치
KR100726662B1 (ko) 플라즈마 디스플레이 패널의 구동 장치
KR100649191B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
EP1930867A2 (en) Plasma display device and driving method thereof
JP2009116310A (ja) プラズマディスプレイパネル及びその駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee