KR20080045003A - 플라즈마 디스플레이 패널 - Google Patents

플라즈마 디스플레이 패널 Download PDF

Info

Publication number
KR20080045003A
KR20080045003A KR1020060113905A KR20060113905A KR20080045003A KR 20080045003 A KR20080045003 A KR 20080045003A KR 1020060113905 A KR1020060113905 A KR 1020060113905A KR 20060113905 A KR20060113905 A KR 20060113905A KR 20080045003 A KR20080045003 A KR 20080045003A
Authority
KR
South Korea
Prior art keywords
voltage
sustain
circuit
scan
electrode
Prior art date
Application number
KR1020060113905A
Other languages
English (en)
Inventor
손진부
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060113905A priority Critical patent/KR20080045003A/ko
Priority to JP2007093016A priority patent/JP2008129573A/ja
Priority to US11/844,091 priority patent/US20080117126A1/en
Priority to CNA2007101637106A priority patent/CN101183505A/zh
Priority to EP07119688A priority patent/EP1923855A1/en
Publication of KR20080045003A publication Critical patent/KR20080045003A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F30/00—Fixed transformers not covered by group H01F19/00
    • H01F30/04—Fixed transformers not covered by group H01F19/00 having two or more secondary windings, each supplying a separate load, e.g. for radio set power supplies

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 구동부에 포함되는 트랜지스터들로 안정적인 전원을 공급할 수 있도록 한 플라즈마 디스플레이 패널에 관한 것이다.
본 발명의 플라즈마 디스플레이 패널은 주사전극, 유지전극 및 어드레스전극의 교차부에 위치되는 방전셀과; 상기 유지전극을 구동하기 위한 유지 구동부와; 상기 유지 구동부에 포함되는 트랜지스터들로 턴-온전압을 공급하기 위한 전원부를 구비하며; 상기 전원부는 소정의 전압원과 접속되는 트랜스포머의 일차부와; 상기 턴-온전압을 생성하기 위한 상기 트랜스포머의 이차부를 구비한다.

Description

플라즈마 디스플레이 패널{Plasma Display Panel}
도 1은 일반적인 에너지 회수회로를 나타내는 도면이다.
도 2는 도 1에 도시된 트랜지스터를 턴-온시키기 위한 구성을 나타내는 도면이다.
도 3은 본 발명의 실시예에 의한 플라즈마 디스플레이 패널을 나타내는 도면이다.
도 4는 도 3에 도시된 주사 구동부 및 유지 구동부를 나타내는 도면이다.
도 5 및 도 6은 도 4에 도시된 제 1전원부를 나타내는 도면이다.
도 7 및 도 8은 도 4에 도시된 제 2전원부를 나타내는 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
20 : 제어부 302 : 어드레스 구동부
304 : 유지 구동부 306 : 주사 구동부
308 : 전원부 310 : 제어부
312 : 표시 패널 403,404 : 에너지 회수회로
406,408,409 : 구동부 410 : 선택회로
420,430 : 전원부
본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 특히 구동부에 포함되는 트랜지스터들로 안정적인 전원을 공급할 수 있도록 한 플라즈마 디스플레이 패널에 관한 것이다.
플라즈마 디스플레이 패널의 상부기판에는 주사전극 및 유지전극이 형성되고, 상부기판과 대향되는 하부기판에는 주사전극 및 유지전극과 직교하는 방향으로 어드레스전극이 형성된다.
이와 같은 플라즈마 디스플레이 패널의 한 프레임은 소정의 가중치를 가지는 다수의 서브필드로 분할되어 구동된다. 각각의 서브필드는 리셋 기간(Reset Period), 어드레스 기간(Address Period) 및 서스테인 기간(Sustain Period)으로 이루어진다.
리셋 기간 동안에는 주사전극으로 램프펄스를 공급하여 다음의 어드레스 방전이 안정적으로 이루어지도록 소정의 벽전하가 형성된다. 어드레스 기간 동안에는 주사전극들로 스캔펄스를 순차적으로 공급하고, 어드레스전극으로 데이터펄스를 공급한다. 그러면, 데이터펄스가 공급된 방전셀에서 어드레스 방전이 발생되어 소정의 벽전하가 형성된다.
서스테인 기간 동안에는 주사전극 및 유지전극으로 서스테인 펄스를 교번적으로 공급하여 어드레스 방전에 의하여 선택된 셀에서 서스테인 방전이 일어나도록 한다. 여기서, 서스테인 방전이 일어나는 횟수에 대응하여 소정 휘도의 화상이 패널에서 표시된다.
이와 같은 종래의 플라즈마 표시장치에는 주사전극, 유지전극 및 어드레스전극으로 구동파형을 공급하기 위한 구동부가 포함된다. 또한, 주사전극 및 유지전극을 구동하기 위한 구동부에는 에너지 회수회로가 포함된다. 에너지 회수회로는 이전 서스테인 방전을 위하여 공급되는 전압을 회수하고, 회수된 전압을 재공급함으로써 소비전력을 낮추게 된다.
도 1은 일반적인 에너지 회수회로를 나타내는 도면이다. 도 1에서 패널 커패시터(Cp)는 주사전극(Y)과 유지전극(X)에 의하여 형성되는 용량성 성분을 등가적으로 표현한 것이다. 또한, 주사전극(Y)은 주사 구동부(미도시)와 접속되나 설명의 편의성을 위하여 기저 전원(GND)과 접속되는 것으로 도시하기로 한다.
도 1을 참조하면, 에너지 회수회로는 패널 커패시터(Cp)의 에너지를 회수하여 충전됨과 아울러 충전된 에너지를 패널 커패시터(Cp)로 재공급한다. 이를 위하여, 에너지 회수회로는 트랜지스터들(Yr, Yf, Ys, Yg), 다이오드들(D1 내지 D4) 및 인덕터(L)를 구비한다.
소스 커패시터(Cs)는 서스테인 기간 동안 패널 커패시터(Cp)로부터 에너지를 회수하여 전압을 충전하고, 충전된 전압을 패널 커패시터(Cp)로 재공급한다. 이를 위해, 소스 커패시터(Cs)는 서스테인 전압(Vs)의 절반에 해당하는 전압을 충전할 수 있는 용량을 갖는다.
인덕터(L)는 소스 커패시터(Cs)와 패널 커패시터(Cp) 사이에 위치된다. 이와 같은 인덕터(L)는 패널 커패시터(Cp)와 공진회로를 형성한다. 따라서, 소스 커패시터(Cs)로부터 패널 커패시터(Cp)로부터 공급되는 전압은 대략 서스테인 전압(Vs)까지 상승한다.
제 1트랜지스터(Yr)는 인덕터(L)와 소스 커패시터(Cs) 사이에 위치된다. 이와 같은 제 1트랜지스터(Yr)는 소스 커패시터(Cs)로부터 패널 커패시터(Cp)로 전압이 공급될 때 턴-온된다.
제 2트랜지스터(Yf)는 인덕터(L)와 소스 커패시터(Cs) 사이에 위치된다. 이와 같은 제 2트랜지스터(Yf)는 패널 커패시터(Cp)로부터 소스 커패시터(Cs)로 에너지가 회수될 때 턴-온된다.
제 3트랜지스터(Ys)는 서스테인 전압원(Vs)과 패널 커패시터(Cp) 사이에 위치된다. 이와 같은 제 3트랜지스터(Ys)는 소스 커패시터(Cs)로부터 패널 커패시터(Cp)로 전압이 1차 공급된 이후에 턴-온된다. 그러면, 패널 커패시터(Cp)로 서스테인 전압(Vs)이 공급되어 서스테인 방전이 안정적으로 발생된다.
제 4트랜지스터(Yg)는 기저 전원(GND)과 패널 커패시터(Cp) 사이에 위치된다. 이와 같은 제 4트랜지스터(Yg)는 패널 커패시터(Cp)로 기저전위가 공급될 때 턴-온된다.
다이오드들(D1 내지 D4)은 전류의 흐름을 제어한다.
이와 같은 종래의 에너지 회수회로에서 트랜지스터들(Yr, Yf, Ys, Yg)를 턴-온시키기 위해서는 각각의 트랜지스터들(Yr, Yf, Ys, Yg)의 게이트단자와 소오스단자 사이에 15V의 전압을 인가해야 한다.(FET의 경우) 이를 위해, 종래에는 커패시터를 이용하는 부스트랩(boostrap) 방식을 사용하고 있다.
도 2는 트랜지스터의 턴-온을 제어하기 위한 부스트랩 방식을 나타내는 도면이다. 도 2에서는 제 3트랜지스터(Ys)를 턴-온시키는 구성에 대해서만 도시하기로 한다.
도 2를 참조하면, 제 3트랜지스터(Ys)의 게이트전극에는 제 3트랜지스터(Ys)의 턴-온 및 턴-오프를 제어하기 위한 제어부(20)가 포함된다. 제어부(20)에는 제 1노드(N1)와 제 2노드(N2) 사이에 위치되는 커패시터(C)와, 커패시터(C)와 병렬로 형성되는 제어 트랜지스터들(Ms1, Ms2)과, 제 2노드(N2)와 전원(15V) 사이에 위치되는 다이오드(D10)를 구비한다.
동작과정을 설명하면, 먼저 제 4트랜지스터(Yg)가 턴-온되어 제 1노드(N1)가 기저전원(GND)의 전압을 공급받는다. 이때, 커패시터(C)에는 제 1노드(N1)의 제 2노드(N2)의 전압차에 대응하는 15V의 전압이 충전된다. 이후, 제 4트랜지스터(Yg)가 턴-오프됨과 동시에 제 1제어 트랜지스터(Ms1)가 턴-온된다. 그러면, 커패시터(C)에 충전된 전압에 의하여 제 3트랜지스터(Ys)가 턴-온된다.
제 3트랜지스터(Ys)가 턴-온되면 제 1노드(N1)의 전압이 서스테인 전압(Vs)까지 상승된다. 그러면, 커패시터(C)에 의하여 제 2노드(N2)의 전압이 서스테인 전압(Vs)보다 15V높은 전압으로 상승하고, 이에 따라 제 3트랜지스터(Ys)가 턴-온 상태를 유지할 수 있다.
하지만, 이와 같은 종래의 부스트랩 방식은 트랜지스터들 각각마다 제어부(20)가 추가되어야 하기 때문에 회로가 복잡해짐과 동시에 제조비용이 상승하는 문제점이 있다. 또한, 제어부(20)의 회로에 의하여 회로가 복잡해지기 때문에 안정성을 확보하기 곤란하다.
그리고, 도 2에 도시된 바와 같이 제 1노드(N1)의 전압이 상승될 때 제 2노드(N2)의 전압이 안정적으로 유지되기 위해서 커패시터(C)가 높은 용량으로 설정된다. 또한, 제 2노드(N2)의 전압 상승에 의하여 다이오드(D10)가 파손되는 것을 방지하기 위하여 높은 내압을 가지는 다이오드(D10)가 사용되고, 이에 따라 제조비용을 상승하는 문제점이 있다.
따라서, 본 발명의 목적은 구동부에 포함되는 트랜지스터들로 안정적인 전원을 공급할 수 있도록 한 플라즈마 디스플레이 패널을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 제 1실시예에 따른 플라즈마 디스플레이 패널은 주사전극, 유지전극 및 어드레스전극의 교차부에 위치되는 방전셀과; 상기 유지전극을 구동하기 위한 유지 구동부와; 상기 유지 구동부에 포함되는 트랜지스터들로 턴-온전압을 공급하기 위한 전원부를 구비하며; 상기 전원부는 소정의 전압원과 접속되는 트랜스포머의 일차부와; 상기 턴-온전압을 생성하기 위한 상기 트랜스포머의 이차부를 구비한다.
바람직하게, 상기 유지 구동부는 상기 유지전극과 접속되며, 상기 유지전극으로 서스테인 펄스를 공급하기 위한 에너지 회수회로를 구비한다. 상기 트랜스포머의 이차부는 일측단으로 기저전위를 공급받고, 다른측단에서 상기 기저전위 대비하여 상기 트랜지스터가 턴-온될 수 있는 전압이 생성되도록 권선비가 설정되는 제 1회로와; 일측단으로 상기 에너지 회수회로와 상기 유지전극 사이의 노드의 전압을 공급받고, 다른측단에서 상기 노드의 전압 대비하여 상기 트랜지스터가 턴-온될 수 있는 전압이 생성되도록 권선비가 설정되는 제 2회로를 구비한다. 제 1회로 및 제 2회로 각각의 일측단과 다른측단 사이에 위치되는 커패시터를 더 구비한다. 상기 제 1회로 및 제 2회로 각각의 다른측단에 접속되는 다이오드를 더 구비한다. 상기 소정의 전압은 상기 어드레스전극으로 공급되는 데이터펄스의 전압값인 데이터전압과 상기 유지전극으로 공급되는 서스테인펄스의 전압값인 서스테인전압 중 어느 하나의 전압으로 설정된다.
본 발명의 제 2실시예에 따른 플라즈마 디스플레이 패널은 주사전극, 유지전극 및 어드레스전극의 교차부에 위치되는 방전셀과; 상기 주사전극을 구동하기 위한 주사 구동부와; 상기 주사 구동부에 포함되는 트랜지스터들로 턴-온전압을 공급하기 위한 전원부를 구비하며; 상기 전원부는 소정의 전압과 접속되는 트랜스포머의 일차부와; 상기 턴-온전압을 생성하기 위한 상기 트랜스포머의 이차부를 구비한 다.
바람직하게, 상기 주사 구동부는 상기 주사전극으로 상승 램프펄스를 공급하기 위한 제 1구동부와, 상기 주사전극으로 하강 램프펄스를 공급하기 위한 제 2구동부와, 상기 주사전극으로 스캔펄스가 공급될 수 있도록 제 1전압 및 상기 제 1전압보다 낮은 제 2전압을 공급하기 위한 제 3구동부와, 상기 주사전극으로 서스테인 펄스를 공급하기 위한 에너지 회수회로를 구비한다. 상기 트랜스포머의 이차부는 일측단으로 상기 제 2전압을 공급받고, 다른측단에서 상기 제 2전압 대비하여 상기 트랜지스터가 턴-온될 수 있는 전압이 생성되도록 권선비가 설정되는 제 1회로와; 일측단으로 상기 에너지 회수회로와 상기 주사전극 사이의 노드의 전압을 공급받고, 다른측단에서 상기 노드 전압 대비하여 상기 트랜지스터가 턴-온될 수 있는 전압이 생성되도록 권선비가 설정되는 제 2회로를 구비한다. 상기 트랜스포머의 이차부는 일측단으로 기저전원을 공급받고, 다른측단에서 상기 제 2전압을 생성하기 위한 제 3회로와; 일측단으로 상기 제 2전압을 공급받고, 다른측단에서 상기 제 1전압을 생성하기 위한 제 4회로를 더 구비한다. 상기 제 1회로 내지 제 4회로 각각의 일측단과 다른측단 사이에 위치되는 커패시터를 더 구비한다. 상기 제 1회로 내지 제 4회로 각각의 다른측단에 접속되는 다이오드를 더 구비한다. 상기 소정의 전압은 상기 어드레스전극으로 공급되는 데이터펄스의 전압값인 데이터전압과 상기 주사전극으로 공급되는 서스테인펄스의 전압값인 서스테인전압 중 어느 하나의 전압으로 설정된다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시 예를 첨부된 도 3 내지 도 8을 참조하여 상세히 설명하면 다음과 같다.
도 3은 본 발명의 실시예에 의한 플라즈마 디스플레이 패널을 나타내는 도면이다.
도 3을 참조하면, 본 발명의 실시예에 의한 플라즈마 디스플레이 패널은 표시패널(312), 어드레스 구동부(302), 유지 구동부(304), 주사 구동부(306), 전원부(308) 및 제어부(310)를 구비한다.
표시패널(312)은 서로 나란하게 형성되는 주사전극들(Y1 내지 Yn) 및 유지전극들(X1 내지 Xn)과, 주사전극들(Y1 내지 Yn)과 교차되는 방향으로 형성되는 어드레스전극들(A1 내지 Am)을 구비한다. 여기서, 주사전극들(Y1 내지 Yn), 유지전극들(X1 내지 Xn) 및 어드레스 전극들(A1 내지 Am)이 교차되는 부분에 방전셀(314)이 위치된다. 방전셀(314)을 이루는 전극들(Y,X,A)의 구조는 본 발명의 실시예이며 본 발명이 이에 한정되지는 않는다.
제어부(310)는 외부로부터 영상신호를 공급받아 어드레스 구동부(302), 유지 구동부(304) 및 주사 구동부(306)를 제어하기 위한 제어신호들을 생성한다. 여기서, 제어부(310)는 한 프레임이 리셋 기간, 어드레스 기간 및 서스테인 기간을 가지는 복수의 서브필드로 분할되어 구동될 수 있도록 제어신호들을 생성한다.
어드레스 구동부(302)는 제어부(310)로부터 공급되는 제어신호에 대응하여 각각의 서브필드의 어드레스 기간 동안 어드레스전극들(A1 내지 Am)로 데이터펄스를 공급하여 켜질 방전셀들(314)을 선택한다. 여기서, 데이터펄스는 데이터전압(Va : 미도시)의 전압값을 갖는다.
유지 구동부(304)는 제어부(310)로부터 공급되는 제어신호에 대응하여 각각의 서브필드의 서스테인 기간 동안 유지전극들(X1 내지 Xn)로 서스테인펄스를 공급한다.
주사 구동부(306)는 제어부(310)로부터 공급되는 제어신호에 대응하여 주사전극들(Y1 내지 Yn)로 공급되는 구동파형을 제어한다. 다시 말하여, 주사 구동부(306)는 각 서브필드의 리셋 기간 동안 주사전극들(Y1 내지 Yn)로 램프펄스를 공급하고, 어드레스 기간 동안 스캔펄스를 순차적으로 공급한다. 또한, 주사 구동부(306)는 각 서브필드의 서스테인 기간 동안 유지전극들(X1 내지 Xn)과 교번되게 서스테인 펄스를 공급한다.
전원부(308)는 플라즈마 표시장치의 구동에 필요한 전원을 제어부(310) 및 구동부들(302, 304, 306)로 공급한다.
도 4는 도 3에 도시된 주사 구동부 및 유지 구동부를 나타내는 도면이다. 도 4에서 패널 커패시터(Cp)는 주사전극(Y)과 유지전극(X)에 의하여 형성되는 용량성 성분을 등가적으로 나타낸 것이다. 또한, 유지전극(X)은 에너지 회수회로(403)외에 추가적으로 다른 구성과 접속되지만, 설명의 편의성을 위하여 에너지 회수회 로(403) 만을 도시하기로 한다.
도 4를 참조하면, 주사 구동부(306)는 주사전극(Y) 각각에 접속되는 선택회로(410), 상승 램프펄스를 공급하기 위한 제 1구동부(406), 하강 램프펄스를 공급하기 위한 제 2구동부(408), 스캔펄스를 공급하기 위한 제 3구동부(409) 및 패널 커패시터(Cp)의 에너지를 회수 및 재공급하기 위한 에너지 회수회로(404)를 구비한다.
선택회로(410)는 주사전극(Y) 각각마다 설치된다. 이와 같은 선택회로(410)는 트랜지스터들(Sch, Scl)의 턴-온 및 턴-오프를 제어하면서 제 1노드(N1)(또는 제 1단) 및 제 2노드(N2)(또는 제 2단)로 공급되는 전압을 선택적으로 주사전극(Y)으로 공급한다.
제 1구동부(406)는 각 서브필드의 리셋기간 동안 상승 램프펄스를 선택회로(410)를 경유하여 주사전극(Y)으로 공급한다. 이를 위하여, 제 1구동부(406)는 트랜지스터(Yrr) 및 다이오드(Dset)를 구비한다.
트랜지스터(Yrr)는 주사전극(Y)으로 상승 램프펄스가 공급되도록 채널 폭이 제어되면서 턴-온된다. 다이오드(Dset)는 트랜지스터(Yrr)와 셋업 전압원(Vset) 사이에 위치되어 역전류가 흐르는 것을 방지한다.
제 2구동부(408)는 상승 램프펄스가 공급된 이후에 하강 램프펄스를 선택회로(410)를 경유하여 주사전극(Y)으로 공급한다. 이를 위하여, 제 2구동부(408)는 트랜지스터(Yfr) 및 제너 다이오드(Dz)를 구비한다.
제 3구동부(409)는 각 서브필드의 어드레스 기간 동안 주사전극(Y)으로 스캔 펄스를 공급한다. 이를 위하여, 제 3구동부(409)는 다이오드(Dsch, D11), 트랜지스터(Ysc), 커패시터(Csch) 및 저항(R1)을 구비한다.
어드레스 기간 동안 트랜지스터(Ysc)가 턴-온된다. 그러면, 제 1노드(N1)에 제 2전압(Vsc_l)이 공급되고, 제 2노드(N2)에 제 1전압(Vsc_h)이 공급된다. 이때, 선택회로(410)에 포함되는 트랜지스터들(sch, scl)가 선택적으로 턴-온되면서 제 1전압(Vsc_h) 및 제 2전압(Vsc_l) 중 어느 하나의 전압이 주사전극(Y)으로 공급된다. 여기서, 다이오드(D11) 및 저항(R1)은 전류가 흐르는 경로에 배치되어 피크 전류가 흐르는 것을 방지한다.
에너지 회수회로(404)는 각 서브필드의 서스테인 기간 동안 서스테인 펄스를 공급한다. 서스테인 펄스가 공급될 때 소비전력이 저감될 수 있도록 에너지 회수회로(404)는 패널 커패시터(Cp)에 충전된 에너지를 회수하고, 회수된 에너지를 이용하여 서스테인 펄스를 공급한다. 이와 같은 에너지 회수회로(404)는 트랜지스터들(Yr, Yf, Ys, Yg), 다이오드들(D1 내지 D4) 및 인덕터(L)를 구비한다.
소스 커패시터(Cs)는 서스테인 기간 동안 패널 커패시터(Cp)로부터 에너지를 회수하여 전압을 충전하고, 충전된 전압을 패널 커패시터(Cp)로 재공급한다. 이를 위해, 소스 커패시터(Cs)는 서스테인 전압(Vs)의 절반에 해당하는 전압을 충전할 수 있는 용량을 갖는다.
인덕터(L)는 소스 커패시터(Cs)와 패널 커패시터(Cp) 사이에 위치된다. 이와 같은 인덕터(L)는 패널 커패시터(Cp)와 공진회로를 형성한다. 따라서, 소스 커패시터(Cs)로부터 패널 커패시터(Cp)로부터 공급되는 전압은 대략 서스테인 전 압(Vs) 까지 상승한다.
제 1트랜지스터(Yr)는 인덕터(L)와 소스 커패시터(Cs) 사이에 위치된다. 이와 같은 제 1트랜지스터(Yr)는 소스 커패시터(Cs)로부터 패널 커패시터(Cp)로 전압이 공급될 때 턴-온된다.
제 2트랜지스터(Yf)는 인덕터(L)와 소스 커패시터(Cs) 사이에 위치된다. 이와 같은 제 2트랜지스터(Yf)는 패널 커패시터(Cp)로부터 소스 커패시터(Cs)로 에너지가 회수될 때 턴-온된다.
제 3트랜지스터(Ys)는 서스테인 전압원(Vs)과 패널 커패시터(Cp) 사이에 위치된다. 이와 같은 제 3트랜지스터(Ys)는 소스 커패시터(Cs)로부터 패널 커패시터(Cp)로 전압이 1차 공급된 이후에 턴-온된다. 그러면, 패널 커패시터(Cp)로 서스테인 전압(Vs)이 공급되어 서스테인 방전이 안정적으로 발생될 수 있다.
제 4트랜지스터(Yg)는 기저 전원(GND)과 패널 커패시터(Cp) 사이에 위치된다. 이와 같은 제 4트랜지스터(Yg)는 패널 커패시터(Cp)로 기저전위가 공급될 때 턴-온된다.
다이오드들(D1 내지 D4)은 전류의 흐름을 제어한다.
제 1노드(N1)와 에너지 회수회로(404) 사이에 위치되는 제어 트랜지스터(Ypn)는 제 1노드(N1)로 부극성의 전압이 공급될 때 턴-오프되어 에너지 회수회로(404)로 불필요한 전류가 흐르는 것을 방지하고, 이에 따라 제 1노드(N1)의 전위가 안정적으로 유지되도록 한다.
유지 구동부(304)는 에너지 회수회로(403)를 구비한다. 유지 구동부(304)에 포함되는 에너지 회수회로(403)는 주사 구동부(306)에 포함되는 에너지 회수회로(404)와 교번되도록 서스테인펄스를 생성하여 유지전극들(X)로 공급한다. 유지 구동부(304)에 포함되는 에너지 회수회로(403)의 구성은 주사 구동부(306)에 포함되는 에너지 회수회로(404)의 구성과 동일하므로 상세한 설명은 생략하기로 한다.
제 1전원부(420)는 유지 구동부(304)에 포함되며, 유지 구동부(304)에 형성되는 트랜지스터들로 턴-온 전압을 공급한다. 여기서, 제 1전원부(402)는 트랜스포머를 이용하여 안정적으로 트랜지스터들로 턴-온 전압을 공급하기 때문에 종래에 비하여 회로의 구성이 간단해 진다.
제 2전원부(430)는 주사 구동부(306)에 포함되며, 주사 구동부(306)에 형성되는 트랜지스터들로 턴-온 전압을 공급한다. 여기서, 제 2전원부(430)는 트랜스포머를 이용하여 안정적으로 트랜지스터들로 턴-온 전압을 공급하기 때문에 종래에 비하여 회로의 구성이 간단해 진다.
도 5는 도 4에 도시된 제 1전원부를 나타내는 도면이다.
도 5를 참조하면, 제 1전원부(420)는 트랜스포머를 구비한다. 트랜스포머의 일차부는 소정의 전원을 공급받는다. 예를 들어, 트랜스포머의 일차부는 서스테인 전압(Vs) 또는 데이터전압(Va)을 공급받을 수 있다. 실제로, 트랜스포머의 일차부에는 PDP에서 사용되는 다양한 전원이 공급될 수 있다.
트랜스포머의 이차부는 유지 구동부(304)에 포함되는 트랜지스터들을 턴-온시키기 위한 전압을 생성한다. 여기서, 유지 구동부(304)에 포함되는 트랜지스터 들을 턴-온시키기 위해서는 기저전원(GND) 보다 15V높은 전압 및 제 3노드(N3)보다 15V높은 전압이 필요하다. 이를 위해, 트랜스포머의 이차부는 기저전원(GND) 보다 15V높은 전압을 생성하기 위한 제 1회로(421)와, 제 3노드(N3)보다 15V높은 전압을 생성하기 위한 제 2회로(422)를 구비한다.
제 1회로(421)의 일측단은 기저전위(GND)에 접속된다. 여기서, 제 1회로(421)의 권선비는 일측단과 비교하여 다른측단에서 15V높은 전압이 생성되도록 설정된다. 따라서, 제 1회로(421)의 다른측단에서는 기저전위(GND) 보다 15V 높은 전압이 생성된다.
제 2회로(422)의 일측단은 유지전극(X)과 접속되는 제 3노드(N3)에 접속된다. 여기서, 제 2회로(422)의 권선비는 일측단과 비교하여 다른측단에서 15V높은 전압이 생성되도록 설정된다. 따라서, 제 2회로(422)의 다른측단에서는 제 3노드(N3)보다 15V높은 전압을 생성된다.
상술한 바와 같이, 본 발명에서는 유지 구동부(304)에 포함되는 트랜지스터들을 턴-온하기 위하여 트랜스포머를 사용한다. 다시 말하여, 본 발명에서는 트랜스포머를 이용하여 유지 구동부(304)에 포함되는 모든 트랜지스터들의 턴-온 및 턴-오프를 제어할 수 있고, 이에 따라 제조비용을 절감할 수 있다. 또한, 제 2회로(422)의 일측단이 제 3노드(N3)에 접속되기 때문에 제 3노드(N3)의 전압변화와 무관하게 제 3노드(N3)보다 15V높은 전압을 안정적으로 생성할 수 있는 장점이 있다. 여기서, 15V는 트랜지스터가 FET로 사용되는 경우이며 본 발명이 이에 한정되지는 않는다. 즉, 본 발명에서 제 1회로(421) 및 제 2회로(422)의 다른측단에서 생성되는 전압은 트랜지스터가 턴-온될 수 있는 전압으로 다양하게 설정될 수 있다.
한편, 도 6에 도시된 바와 같이 제 1회로(421) 및 제 2회로(422) 각각의 일측단과 다른측단 사이에는 커패시터(C20, C21)가 추가로 형성될 수 있다. 이와 같은 커패시터(C20, C21)는 일측단과 다른측단 사이의 전압을 안정적으로 유지한다. 또한, 제 1회로(421) 및 제 2회로(422) 각각의 다른측단에는 다이오드(D20, D21)가 추가로 형성될 수 있다. 이와 같은 다이오드(D20, D21)는 역전류가 흐르는 것을 방지한다.
도 7은 도 4에 도시된 제 2전원부를 나타내는 도면이다.
도 7을 참조하면, 제 2전원부(430)는 트랜스포머를 구비한다. 트랜스포머의 일차부는 소정의 전원을 공급받는다. 예를 들어, 트랜스포머의 일차부는 서스테인 전압(Vs) 또는 데이터전압(Va)을 공급받을 수 있다. 실제로, 트랜스포머의 일차부에는 PDP에서 사용되는 다양한 전원이 공급될 수 있다.
트랜스포머의 이차부는 주사 구동부(306)에 포함되는 트랜지스터들을 턴-온시키기 위한 전압 및 주사 구동부(306)에서 사용되는 전압을 생성한다. 여기서, 주사 구동부(306)에 포함되는 트랜지스터들을 턴-온시키기 위해서는 제 2전압(Vsc_l)보다 15V 높은 전압 및 제 4노드(N4)보다 15V높은 전압이 필요하다. 이를 위해, 트랜스포머의 이차부는 제 2전압(Vsc_l) 보다 15V높은 전압을 생성하기 위한 제 1회로(431)와, 제 4노드(N4)보다 15V높은 전압을 생성하기 위한 제 2회 로(432)를 구비한다.
제 1회로(431)의 일측단은 제 2전압(Vsc_l)을 공급받는다. 여기서, 제 1회로(431)의 권선비는 일측단과 비교하여 다른측단에서 15V높은 전압이 생성되도록 설정된다. 따라서, 제 1회로(431)의 다른측단에서는 제 2전압(Vsc_l)보다 15V 높은 전압이 생성된다.
제 2회로(432)의 일측단은 제 4노드(N4)와 접속된다. 여기서, 제 4노드(N4)는 제어 트랜지스터(Ypn)와 에너지 회수회로(404) 사이에 위치된다. 제 2회로(432)의 권선비는 일측단과 비교하여 다른측단에서 15V높은 전압이 생성되도록 설정된다. 따라서, 제 2회로(432)의 다른측단에서는 제 4노드(N4)보다 15V 높은 전압이 생성된다.
즉, 본 발명에서는 주사 구동부(306)에 포함되는 트랜지스터들을 턴-온하기 위하여 트랜스포머를 사용한다. 이와 같은, 트랜스포머를 이용하여 트랜지스터들의 턴-온을 제어하면 종래에 비하여 제조비용을 절감할 수 있다. 또한, 제 2회로의 일측단지 제 4노드(N4)에 접속되기 때문에 제 4노드(N4)의 전압변화와 무관하게 제 4노드(N4)보다 15V 높은 전압을 안정적으로 생성할 수 있다. 여기서, 15V는 트랜지스터가 FET로 사용되는 경우이며 본 발명이 이에 한정되지는 않는다. 즉, 본 발명에서 제 1회로(421) 및 제 2회로(422)의 다른측단에서 생성되는 전압은 트랜지스터가 턴-온될 수 있는 전압으로 다양하게 설정될 수 있다.
한편, 트랜스포머의 이차부는 제 2전압(Vsc_l) 및 제 1전압(Vsc_h)을 생성하기 위한 제 3회로(433) 및 제 4회로(434)를 더 구비한다.
제 3회로(433)의 일측단은 기저전위(GND)에 접속된다. 여기서, 제 3회로(433)의 권선비는 제 2전압(Vsc_l)이 생성될 수 있도록 결정된다. 제 2전압(Vsc_l)은 스캔펄스가 공급될 때의 전압으로써 PDP의 인치 등을 고려하여 미리 설정된다.
제 4회로(434)의 일측단은 제 2전압(Vsc_l)을 공급받는다. 여기서, 제 4회로(434)의 권선비는 다른측단에서 제 2전압(Vsc_l) 보다 높은 제 1전압(Vsc_h)이 생성될 수 있도록 설정된다. 여기서, 제 1전압(Vsc_h)은 어드레스 기간 동안 스캔펄스가 공급되지 않은 주사선으로 공급되는 전압값으로 PDP의 인치 등을 고려하여 설정된다.
한편, 도 8에 도시된 바와 같이 제 1회로 내지 제 4회로 각각의 일측단과 다른측단 사이에는 커패시터(C30, C31, C32, C33)가 추가로 형성될 수 있다. 이와 같은 커패시터(C30, C31, C32, C33)는 일측단과 다른측단 사이의 전압을 안정적으로 유지한다. 또한, 제 1회로 내지 제 4회로 각각의 다른측단에는 다이오드(D30, D31, D32, D33)가 추가로 형성될 수 있다. 이와 같은 다이오드(D30, D31, D32, D33)는 역전류가 흐르는 것을 방지한다.
상기 발명의 상세한 설명과 도면은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 따라서, 이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기 술적 보호 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여 져야만 할 것이다.
상술한 바와 같이, 본 발명의 실시 예에 따른 플라즈마 디스플레이 패널에 의하면 트랜스포머를 사용하여 유지 구동부 및 주사 구동부에 포함되는 트랜지스터들을 턴-온시키기 위한 전압을 생성한다. 따라서, 커패시터가 사용되는 부스트랩 방식보다 회로가 간단해짐과 동시에 제조비용을 절감할 수 있는 장점이 있다. 또한, 트랜스포머를 사용하여 전원을 생성하게 되면 안정적으로 턴-온 전압을 생성할 수 있다.

Claims (13)

  1. 주사전극, 유지전극 및 어드레스전극의 교차부에 위치되는 방전셀과;
    상기 유지전극을 구동하기 위한 유지 구동부와;
    상기 유지 구동부에 포함되는 트랜지스터들로 턴-온전압을 공급하기 위한 전원부를 구비하며;
    상기 전원부는
    소정의 전압원과 접속되는 트랜스포머의 일차부와;
    상기 턴-온전압을 생성하기 위한 상기 트랜스포머의 이차부를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  2. 제 1항에 있어서,
    상기 유지 구동부는
    상기 유지전극과 접속되며, 상기 유지전극으로 서스테인 펄스를 공급하기 위한 에너지 회수회로를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  3. 제 2항에 있어서,
    상기 트랜스포머의 이차부는
    일측단으로 기저전위를 공급받고, 다른측단에서 상기 기저전위 대비하여 상기 트랜지스터가 턴-온될 수 있는 전압이 생성되도록 권선비가 설정되는 제 1회로 와;
    일측단으로 상기 에너지 회수회로와 상기 유지전극 사이의 노드의 전압을 공급받고, 다른측단에서 상기 노드의 전압 대비하여 상기 트랜지스터가 턴-온될 수 있는 전압이 생성되도록 권선비가 설정되는 제 2회로를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  4. 제 3항에 있어서,
    제 1회로 및 제 2회로 각각의 일측단과 다른측단 사이에 위치되는 커패시터를 더 구비하는 플라즈마 디스플레이 패널.
  5. 제 3항에 있어서,
    상기 제 1회로 및 제 2회로 각각의 다른측단에 접속되는 다이오드를 더 구비하는 플라즈마 디스플레이 패널.
  6. 제 1항에 있어서,
    상기 소정의 전압은 상기 어드레스전극으로 공급되는 데이터펄스의 전압값인 데이터전압과 상기 유지전극으로 공급되는 서스테인펄스의 전압값인 서스테인전압 중 어느 하나의 전압으로 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  7. 주사전극, 유지전극 및 어드레스전극의 교차부에 위치되는 방전셀과;
    상기 주사전극을 구동하기 위한 주사 구동부와;
    상기 주사 구동부에 포함되는 트랜지스터들로 턴-온전압을 공급하기 위한 전원부를 구비하며;
    상기 전원부는
    소정의 전압과 접속되는 트랜스포머의 일차부와;
    상기 턴-온전압을 생성하기 위한 상기 트랜스포머의 이차부를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  8. 제 7항에 있어서,
    상기 주사 구동부는
    상기 주사전극으로 상승 램프펄스를 공급하기 위한 제 1구동부와,
    상기 주사전극으로 하강 램프펄스를 공급하기 위한 제 2구동부와,
    상기 주사전극으로 스캔펄스가 공급될 수 있도록 제 1전압 및 상기 제 1전압보다 낮은 제 2전압을 공급하기 위한 제 3구동부와,
    상기 주사전극으로 서스테인 펄스를 공급하기 위한 에너지 회수회로를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  9. 제 8항에 있어서,
    상기 트랜스포머의 이차부는
    일측단으로 상기 제 2전압을 공급받고, 다른측단에서 상기 제 2전압 대비하 여 상기 트랜지스터가 턴-온될 수 있는 전압이 생성되도록 권선비가 설정되는 제 1회로와;
    일측단으로 상기 에너지 회수회로와 상기 주사전극 사이의 노드의 전압을 공급받고, 다른측단에서 상기 노드 전압 대비하여 상기 트랜지스터가 턴-온될 수 있는 전압이 생성되도록 권선비가 설정되는 제 2회로를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  10. 제 9항에 있어서,
    상기 트랜스포머의 이차부는
    일측단으로 기저전원을 공급받고, 다른측단에서 상기 제 2전압을 생성하기 위한 제 3회로와;
    일측단으로 상기 제 2전압을 공급받고, 다른측단에서 상기 제 1전압을 생성하기 위한 제 4회로를 더 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  11. 제 10항에 있어서,
    상기 제 1회로 내지 제 4회로 각각의 일측단과 다른측단 사이에 위치되는 커패시터를 더 구비하는 플라즈마 디스플레이 패널.
  12. 제 10항에 있어서,
    상기 제 1회로 내지 제 4회로 각각의 다른측단에 접속되는 다이오드를 더 구 비하는 플라즈마 디스플레이 패널.
  13. 제 7항에 있어서,
    상기 소정의 전압은 상기 어드레스전극으로 공급되는 데이터펄스의 전압값인 데이터전압과 상기 주사전극으로 공급되는 서스테인펄스의 전압값인 서스테인전압 중 어느 하나의 전압으로 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
KR1020060113905A 2006-11-17 2006-11-17 플라즈마 디스플레이 패널 KR20080045003A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060113905A KR20080045003A (ko) 2006-11-17 2006-11-17 플라즈마 디스플레이 패널
JP2007093016A JP2008129573A (ja) 2006-11-17 2007-03-30 プラズマディスプレイパネル
US11/844,091 US20080117126A1 (en) 2006-11-17 2007-08-23 Plasma display panel with improved power source unit
CNA2007101637106A CN101183505A (zh) 2006-11-17 2007-10-11 具有改进的电源单元的等离子体显示面板
EP07119688A EP1923855A1 (en) 2006-11-17 2007-10-31 Plasma display panel with improved power source unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060113905A KR20080045003A (ko) 2006-11-17 2006-11-17 플라즈마 디스플레이 패널

Publications (1)

Publication Number Publication Date
KR20080045003A true KR20080045003A (ko) 2008-05-22

Family

ID=38961594

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060113905A KR20080045003A (ko) 2006-11-17 2006-11-17 플라즈마 디스플레이 패널

Country Status (5)

Country Link
US (1) US20080117126A1 (ko)
EP (1) EP1923855A1 (ko)
JP (1) JP2008129573A (ko)
KR (1) KR20080045003A (ko)
CN (1) CN101183505A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090050690A (ko) * 2007-11-16 2009-05-20 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 장치
KR101018347B1 (ko) * 2009-06-30 2011-03-04 삼성에스디아이 주식회사 스위칭 제어회로 및 이를 포함하는 플라즈마 디스플레이 패널
KR101065396B1 (ko) * 2010-08-17 2011-09-16 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3472867D1 (en) * 1984-02-29 1988-08-25 Ibm Power switching circuit
US4970420A (en) * 1989-07-13 1990-11-13 Westinghouse Electric Corp. Power field effect transistor drive circuit
FR2730108A1 (fr) * 1995-01-26 1996-08-02 Commissariat Energie Atomique Dispositif de commutation d'un circuit de haute tension a transformateur d'impulsion
US5786687A (en) * 1996-12-03 1998-07-28 Compaq Computer Corporation Transformer-isolated pulse drive circuit
KR100571212B1 (ko) * 2004-09-10 2006-04-17 엘지전자 주식회사 플라즈마 디스플레이 패널 구동 장치 및 방법
JP4532244B2 (ja) * 2004-11-19 2010-08-25 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置
US7505288B2 (en) * 2005-11-29 2009-03-17 Potentia Semiconductor Corporation DC converter with independently controlled outputs

Also Published As

Publication number Publication date
EP1923855A1 (en) 2008-05-21
US20080117126A1 (en) 2008-05-22
CN101183505A (zh) 2008-05-21
JP2008129573A (ja) 2008-06-05

Similar Documents

Publication Publication Date Title
US8203508B2 (en) Plasma display device and driving method thereof
KR20080045003A (ko) 플라즈마 디스플레이 패널
KR100831015B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
JP2008165165A (ja) プラズマ表示装置及びその駆動方法
KR100670151B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100831018B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100823490B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100839425B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR101065396B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR20080046831A (ko) 플라즈마 표시 장치
US20080143642A1 (en) Plasma display device and driving apparatus thereof
KR100508953B1 (ko) 플라즈마 디스플레이 패널과 그의 구동 장치
KR100796686B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100529083B1 (ko) 플라즈마 디스플레이 패널과 그의 구동 장치
KR100839387B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100590070B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
US20080111768A1 (en) Plasma display panel and plasma display device including the same
KR100646241B1 (ko) 플라즈마 디스플레이 패널 구동 장치
KR100943957B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
US20080158100A1 (en) Driving device for plasma display panel and plasma display device including the same
KR100913180B1 (ko) 플라즈마 표시 장치 및 그의 전원 장치
KR100529084B1 (ko) 플라즈마 디스플레이 패널과 그의 구동방법
KR100902213B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100649533B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR20070056642A (ko) 플라즈마 표시 장치 및 그 구동 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application