KR100814142B1 - 개시 클릭 노이즈를 제거할 수 있는 클래스 디 증폭기 - Google Patents

개시 클릭 노이즈를 제거할 수 있는 클래스 디 증폭기 Download PDF

Info

Publication number
KR100814142B1
KR100814142B1 KR1020060132218A KR20060132218A KR100814142B1 KR 100814142 B1 KR100814142 B1 KR 100814142B1 KR 1020060132218 A KR1020060132218 A KR 1020060132218A KR 20060132218 A KR20060132218 A KR 20060132218A KR 100814142 B1 KR100814142 B1 KR 100814142B1
Authority
KR
South Korea
Prior art keywords
error amplifier
feedback loop
output stage
amplifier
shutdown signal
Prior art date
Application number
KR1020060132218A
Other languages
English (en)
Other versions
KR20070066971A (ko
Inventor
준 혼다
영덕 정
Original Assignee
인터내쇼널 렉티파이어 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내쇼널 렉티파이어 코포레이션 filed Critical 인터내쇼널 렉티파이어 코포레이션
Publication of KR20070066971A publication Critical patent/KR20070066971A/ko
Application granted granted Critical
Publication of KR100814142B1 publication Critical patent/KR100814142B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/305—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in case of switching on or off of a power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/78—A comparator being used in a controlling circuit of an amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

클래스 디 오디오 파워 증폭기를 개시할 때 가청 클릭 노이즈를 최소화하기 위한 회로에 관한 것이다. 상기 증폭기는 파워 스위칭 출력 스테이지(power switching output stage) 및 구동 신호(driving signal)와 셧다운 신호(shutdown signal)를 수신하는 상기 출력 스테이지을 구동하기 위한 드라이버를 포함하며, 상기 셧다운 신호는 상기 출력 스테이지의 스위칭을 방지한다. 상기 회로는 상기 구동 신호를 생성하기 위한 상기 드라이버에 연결된 비교기와; 오디오 입력 신호를 수신하는 에러 증폭기와; 상기 에러 증폭기의 입력을 상기 출력 스테이지의 입력으로서 연결하기 위한 제 1 피드백 루프와, 여기서, 상기 에러 증폭기의 출력은 상기 비교기의 입력에 연결되며; 그리고 상기 에러 증폭기에 연결된 캐패시터가 과도하게 충전되는 것을 방지하도록 상기 에러 증폭기와 연결되며, 이로써 상기 셧다운 신호가 제거될 때, 상기 출력 스테이지에서의 노이즈를 방지하는 회로를 포함한다.

Description

개시 클릭 노이즈를 제거할 수 있는 클래스 디 증폭기{CLASS D AMPLIFIER WITH START-UP CLICK NOISE ELIMINATION}
도 1은 종래 기술에서 사용되는 피드백 루프를 갖는 클래스 디 오디오 증폭기의 다이어그램이다.
도 2는 도 1의 클래스 디 오디오 증폭기에 나타나는 파형들을 도시한다.
도 3은 본 발명에 따른 제 2 피드백 루프를 갖는 클래스 디 오디오 증폭기의 다이어그램이다.
도 4는 도 3의 클래스 디 오디오 증폭기의 파형들을 도시한다.
도 5a 및 5b는 도 1에 따른 종래의 회로와 도 3에 따른 본 발명의 회로에서 개시 파형들의 그래프들이다.
도 6은 본 발명에 따라 예시적으로 구현한 집적회로의 다이어그램이다.
본 출원은 2005년 12월 21일에 "CLASS D AMPLIFIER WITH START-UP CLICK NOISE ELEMINATION"이라는 제목으로 출원된 미국 가출원 제60/753,237호의 우선권을 주장하며, 상기 출원의 전체 개시내용을 참조로서 본 명세서에 통합된다.
본 발명은 클래스 디 오디오 파워 증폭기 집적회로들(Class D audio power amplifier ICs)에 관한 것으로, 좀 더 구체적으로는 클래스 디 오디오 파워 증폭기들의 개시에 따른 가청 클릭 노이즈를 최소화하는 것이다.
피드백 루프(feedback loop)를 갖는 클래스 디 증폭기의 셧다운(shutdown) 주기 동안, 상기 피드백 루프 내의 에러 증폭기의 출력 노드는 그것의 높은 게인(gain)과 오프셋(offset)으로 인해 매우 높은값을 갖는다. 상기 에러 증폭기의 집적 소자는 이러한 높은값으로 충전된다.
클래스 디 증폭기가 셧다운에서 벗어나 오실레이션(oscillation)을 다시 시도하면, 에러 증폭기의 출력은 캐패시터 양단의 전압을 정상 상태(steady state) 값으로 되돌리기 위한 시간을 요구한다. 캐패시터 양단의 전압을 일반 전압으로 되돌리기 위해 요구되는 이와 같은 과도한 시간은 PWM 비교기의 출력에서의 듀티 사이클(duty cycle)에 불균형을 가져와, 원하지 않은 출력 전압(노이즈)가 스피커(loudspeaker)로 제공된다. 따라서, 스피커로부터 클릭 노이즈가 발생된다.
클릭 노이즈와 같은 원하지 않은 특성을 바로잡기 위하여, 공간 차지하고, 비용이 들고, 공간 소모적인 전자 장치인 스피커 컷오프 릴레이(cutoff relay)를 상기 증폭기와 상기 스피커 사이에 삽입해왔다.
도 1은 셀프 오실레이팅(self oscillating) PWM 모듈레이터를 형성하는 피드백 루프를 갖는 클래스 디 오디오 증폭기(20)의 일 예를 도시한 것이다. 클래스 디 오디오 증폭기(20)는 SD 핀에 셧다운 입력 신호를 제공받고 PWM 핀에 COMPOUT PWM 신호를 입력받는 브리지 드라이버(bridge driver)(9)를 포함한다. 하프(half) 브리 지 드라이버(9)는 하프 브리지 접속된 높은 측 및 낮은 측 MOSFET 스위치들(10 및 11)을 구동한다.
인덕터(12) 및 캐패시터(13)로 구성된 로우 패스 LC 필터는 높은 측 스위치 및 낮은 측 스위치(11 및 10)와 연결된 출력 스테이지(VS)에 접속되어, PWM 하이 주파수 스위칭 신호(high frequency switching signal)를 차단한다. 인턱터(12)의 제 1 단자는 출력 스테이지(VS)에 접속되고, 인덕터(12)의 제 2 단자는 클래스 디 오디오 증폭기(20)의 출력 신호(OUT)를 제공하기 위하여 사용된다. 캐패시터(13)는 커먼(common) 및 인덕터(12)의 제 2 단자 사이에 연결된다. 스피커 로드(loudspeaker load)는 OUT과 접지(ground) 사이에 연결된다.
COMPOUT 신호는 비교기(8)에 의해 생성되고, 이것은 에러 증폭기(7)의 신호 OPOUT과 기준 전위(여기서는 그라운드)를 비교한 것이다. 도시된 실시예에서, 에러 증폭기(7)의 포지티브 단자는 커먼(common)과 연결되고, 네거티브 단자는 저항(15)을 통하여 오디오 신호 소스(VIN 16)와 연결되며 저항(14)을 통하여 출력 스테이지(VS)로부터의 피드백 신호와 연결된다. 집적된 캐패시터(6)는 에러 증폭기(70)의 네거티브 단자 및 출력에 연결된다.
도 2는 시간에 따른 클래스 디 오디오 증폭기(20)의 성능을 도시한다. 도시된 바와 같이, 예를 들어 셧다운 신호가 브리지 드라이버(9)의 SD 핀으로 제공될 때와 같은 셧다운 주기(t1) 동안, 집적된 캐패시터(6)의 전압은 에러 증폭기(7)의 공급 전압(Vss)의 레벨로 충전된다. VAA 및 Vss 는 에러 증폭기(7)에 공급되는 플로 팅 입력 포지티브 서플라이 전압(floating input positive supply voltage) 및 플로팅 입력 네거티브 서플라이 전압이다. 출력(Vs)은 이때 고 임피던스 상태(하이 Z)를 갖는다.
브리지 드라이버(9)의 SD 핀에 셧다운 신호가 종료될 때, 낮은 측 스위치(10)는 턴 온된다. 그러나, 집적된 캐패시터(6) 상에 충전된 전압 때문에 PWM 듀티 사이클에 불균형이 발생하여, PWM 비교기(8)의 출력을 충전하기 위해서는 시간(t2)이 걸린다. 이 불균형한 PWM 듀티 사이클은 t2 및 t3 주기들 동안 스피커 출력에 원하지 않은 노이즈를 생성한다. 이와 같이, 에러 증폭기(7)에 집적된 캐패시터(6)와 같은 용량성 소자가 문제를 발생한다.
본 발명의 목적은 클래스 디 오디오 파워 증폭기의 개시 노이즈를 없애고, 이에 따라 스피커 컷오프 스위치에 대한 필요성을 제거하는데 있다.
본 발명의 다른 목적은 공간을 차지하고, 비싸며 그리고 신뢰성 없는 스피커 컷오프 릴레이를 제거하여 시스템의 비용과 공간을 절약하는데 있다.
본 발명은 클래스 디 오디오 파워 증폭기를 개시할 때 가청 클릭 노이즈를 최소화하기 위한 회로를 포함한다. 상기 회로는 파워 스위칭 출력 스테이지(power switching output stage) 및 구동 신호(driving signal)와 셧다운 신호(shutdown signal)를 수신하는 상기 출력 스테이지을 구동하기 위한 드라이버를 포함하며, 상기 셧다운 신호는 상기 출력 스테이지의 스위칭을 방지하는 클래스 디 오디오 증폭기가 사용되며, 상기 회로는 상기 구동 신호를 생성하기 위한 상기 드라이버에 연 결된 비교기와; 오디오 입력 신호를 수신하는 에러 증폭기와; 상기 에러 증폭기의 입력을 상기 출력 스테이지의 입력으로서 연결하기 위한 제 1 피드백 루프와, 여기서, 상기 에러 증폭기의 출력은 상기 비교기의 입력에 연결되며; 그리고 상기 에러 증폭기에 연결된 캐패시터가 과도하게 충전되는 것을 방지하도록 상기 에러 증폭기와 연결되며, 이로써 상기 셧다운 신호가 제거될 때, 상기 출력 스테이지에서의 노이즈를 방지하는 회로를 포함한다. 상기 회로는 상기 비교기의 출력을 상기 에러 증폭기의 입력으로 연결하는 제 2 피드백 루프를 갖는 상기 에러 증폭기와 연결된된다. 좀 더 구체적으로, 상기 제 2 피드백 루프는 상기 셧다운 신호가 존재할 때, 상기 에러 증폭기에 연결된 상기 캐패시터가 과도하게 충전되는 것이 방지되도록 상기 에러 증폭기가 오실레이션되도록 하여, 상기 셧다운 신호가 제거될 때 상기 출력 스테이지 내의 노이즈를 방지한다.
본 발명의 다른 특징들 및 장점들은 첨부되는 도면들을 참조한 하기의 상세한 설명에 의해 분명해질 것이다.
도 3은 본 발명을 구현하는 클래스 디 오디오 증폭기(30)를 도시한다. 도 1의 클래스 디 오디오 증폭기(20)를 참조하여 상술한 모든 구성요소들에 추가하여, 상기 클래스 디 오디오 증폭기(30)는 비교기 출력과 에러 증폭기 입력 사이의 위치에 추가된 피드백 패스(1)를 포함한다. 도시된 실시예와 같이, 피드백 패스(1)는 비교기(8)의 출력을 에러 증폭기(7)의 네거티브 입력 단자(negative input terminal)와 연결한다. 추가된 피드백 패스(1)는 하프 브리지 드라이버(9)의 SD핀 으로 공급되는 셧다운 신호에 의해 제어되는 스위치(5)를 포함한다. 상기 스위치(5)는 바람직하게 예를 들어, MOSFET 같은 반도체 스위치이다. 추가된 피드백 패스(1)는 닫혔을 때(when closed), 상기 하프 브리지 드라이버(9)의 스위칭에 의한 일반적인 동작 주파수보다 높은 주파수에서 오실레이터 동작(oscillator running)이 수행되게 한다. 그러나, 그 주파수는 더 높을 수 없다.
셧다운 신호가 온일 때와 같은 셧다운 동안, 추가된 피드백 패스(1)는 국부적 오실레이션 루프(local oscillation loop)를 생성하면서 닫혀지고, 출력 스테이지는 컷 오프 상태이다. 이러한 동작은 에러 증폭기(7)에 집적된 캐패시터(6)와 같은 용량성 소자의 양단의 전압을 거의 정상 상태 값으로 유지시킨다. 바꾸어 말하자면, 에러 증폭기(7)의 출력 전압은 PWM 비교기(8)의 문턱(threshold)에 가깝게 유지되어, 집적된 캐패시터(6)가 급격하게 충전되는 것을 방지한다. 국부 오실레이션 루프 경로(local oscillation loop phth)가 피드백 입력을 초과하면, 상기 에러 증폭기(7)의 출력이 출력 스테이지의 상태에 의존된다. 셧다운 신호가 제거될 때, 스위치(5)는 열리고, 증폭기는 일반적인 동작으로 되돌아온다.
그러므로, 셧다운 신호가 오프 또는 종료되었을 때, 증폭기는 출력에 오프셋을 유발하도록 하는 과도한 지연이 발생하지 않고 즉시 스위칭이 시작된다. 추가로, 클래스 디 증폭기(30)는 PWM 비교기(8)의 문턱의 변화를 보상하는 성능을 제공한다.
도 3의 소자(3)는 셧다운 신호가 존재할 때 바람직한 오실레이션 주파수를 획득하도록 상기 피드백 패스 내에 제공될 수 있는 어느 바람직한 피드백 소자에 해당한다.
도 4는 클래스 디 오디오 증폭기(30)의 파형들을 도시한다. 도시된 바와 같이, 셧다운 주기(t1) 동안, 에러 증폭기(7)는 국부 오실레이션 상태에 머무르고, 집적된 캐패시터(6)는 공급 전압(Vss)으로 충전되지 않는다.
상기 셧다운 신호가 주기(t2)가 시작하는 지점에서 오프로 설정될 때, 낮은 측 스위치(10)는 구동 PWM 신호(driving PWM signal)에 따라 온으로 스위치된다. 캐패시터(6)는 충전되지 않았기 때문에, 그것에 의한 지연이 없고, 에러 증폭기는 적절하게 반응할 것이다. 따라서, PWM 신호의 듀티 사이클에 불균형이 발생되지 않으고, t2 및 t3 주기들 동안 스피커에 의도되지 않은 노이즈가 발생하지 않는다. 따라서, 에러 증폭기의 용량성 소자(6) 상에 전압 충전 문제는 해결된다.
도 5a 및 5b는 클래스 디 오디오 증폭기 회로들(20 및 30)의 각각 셧다운 동안, 셧다운이 제거되었을 때 및 셧다운 직후 동안의 서로 다른 지점에서 전압들을 도시한다.
그래프 A는 출력 스테이지(OUT)에서 시간에 따른 전압 변화를 도시한다; 그래프 B는 인덕터 출력에서의 전류를 도시한다; 그래프 C는 출력 스테이지 노드(VS)에서 전압 변화들을 도시한다; 그래프 D는 에러 증폭기(7)의 출력(OPOUT)의 출력에서 전압 변화들을 도시한다; 그래프 E는 COMPUOT를 도시한다. 파형의 두 세트들은 서로 다른 시간들에 기초하여 도시되었기 때문에, 도 5a의 신호들이 더 펼쳐져 있다.
도 6은 본 발명을 예시적으로 적용한 회로(40)의 다이어그램을 도시한다. IC(1)는 PWM 변조기 및 16 핀 패키지에서의 과전류 보호를 구비한 고 전압, 고 성능 클래스 D 오디오 증폭기 드라이버이다.
도 6에 도시된 바와 같이, IC(1)는 VAA 핀에 플로팅 입력 포지티브 서플라이; IN 핀에서 아날로그 비반전(analog non inverting) 입력; GND 핀에서 플로팅 입력 서플라이 리턴; COMP 핀에서 상 보상 입력; CSD 핀에서 셧다운 타이밍 캐패시터(42); CSD 핀에 셧다운 타이밍 캐패시터(42); VSS 핀에 플로팅 입력 네거티브 서플라이; VREF 핀에 OCSET 핀을 프로그램하기 위한 5V의 기준 전압; OCSET 핀에 하프 브리지 토폴로지를 위한 프로텍션 제어 인터페이스(protection control interface)로 이용되는 낮은 측 과전류 문턱 셋팅(low side over current threshold setting); DT 핀에 데드 타임 프로그램 입력(dead time program input); COM 핀에 낮은 측 서플라이 리턴; LO 핀에 낮은 측 입력; VCC 핀에 낮은 측 로직(logic) 서플라이; VS 핀에 높은 측 플로팅 서플라이 리턴; HO 핀에 높은 측 출력; VB 핀에 높은 측 플로팅 서플라이;그리고 CSH 핀에 높은 측 과전류 센싱 입력을 갖도록 설계된다.
회로(40)는 스위치(11)와 연결된 저항(r1)을 포함한다; 저항(r2)은 VSS 핀과 연결된다; 저항(r3)은 IN 및 COMP 핀들 사이에 직렬로 연결된 캐패시터(6a 및 6b)들 사이에 연결된다; 직렬로 연결된 저항들(r4 및 r5)은 각가 VREF 및 OCSET 핀들과 각각 연결된다; 저항(r6)은 CSH 및 다이오드(D1)와 연결된다; 저항(r7)은 CSH 및 VS 핀들 사이에 연결된다; 저항(r8)은 다이오드(d1)의 음극과 다이오드(d2)의 양극에 사이에 연결된다; 직렬로 연결된 저항들(r12 및 r13)은 다이오드(d2)의 음 극에 연결된다; 저항(r9)은 다이오드(d2)의 양극을 스위치(11)로 연결한다; 저항들(r10 및 r11)은 LO 및 HO를 각각 스위치들(10 및 11)에 연결한다; 피드백 루프 저항들(14a 및 14b)는 출력 스테이지(VS)를 IN핀으로 연결한다. 캐패시터(c1)는 VAA 및 GND 사이에 연결된다; 캐패시터(c2)는 오디오 입력(16) 및 저항(15) 사이에 직렬로 연결된다; 캐패시터(c3)는 VSS 핀으로 연결된다; 캐패시터(c4)는 VB 및 VS 핀들 사이에 연결된다; 캐패시터(c5)는 VCC 및 COM 핀들 사이에 연결된다.
추가적으로, 회로(40)는 오디오 증폭기의 출력에 인덕터(12) 및 캐패시터(13)의 LC 필터를 연결하고, 선택적으로 외부 클럭이 외부 동기화를 위해 레지스터(r0)를 통해 상기 회로에 연결될 수 있다.
높은 성능의 클래스 디 오디오 증폭기 드라이버 2092는 프로그램할 수 있는 양 방향 전류 센싱(programmable bi-directional current sensing)에 의해 회로(40)의 높은 측 및 낮은 측 MOSFET들(10 및 11)이 전류 조건들(current conditions)을 넘는 것을 막는다. 도 1에 도시된 증폭기 스킴(scheme)은 아날로그 입력의 셀프-오실레이팅 PWM에 기초한다.
본 발명이 특정 실시예들에 의해 설명되었지만, 많은 다른 변화들, 변형들 및 다른 사용들이 기술분야의 당업자에게 자명할 것이다. 따라서, 본 발명은 본원의 특정 개시에 국한되지 않으며 청구범위에 한해서만 한정되어야 할 것이다.
상술한 바와 같이 본 발명에 따르면, 클래스 디 오디오 파워 증폭기의 개시 노이즈를 없애고, 이에 따라 스피커 컷오프 스위치에 대한 필요성을 제거할 수 있 다.
또한, 본 발명에 따르면 공간을 차지하고, 비싸며 그리고 신뢰성 없는 스피커 컷오프 릴레이를 제거하여 시스템의 비용과 공간을 절약할 수 있다.

Claims (13)

  1. 클래스 디 오디오 파워 증폭기를 개시할 때 가청 클릭 노이즈를 최소화하기 위한 회로에 있어서, 상기 증폭기는 파워 스위칭 출력 스테이지(power switching output stage) 및 구동 신호(driving signal)와 셧다운 신호(shutdown signal)를 수신하는 상기 출력 스테이지을 구동하기 위한 드라이버를 포함하며, 상기 셧다운 신호는 상기 출력 스테이지의 스위칭을 방지하고,
    상기 구동 신호를 생성하기 위한 상기 드라이버에 연결된 비교기와;
    오디오 입력 신호를 수신하는 에러 증폭기와;
    상기 에러 증폭기의 입력을 상기 출력 스테이지의 입력으로서 연결하기 위한 제 1 피드백 루프와, 여기서, 상기 에러 증폭기의 출력은 상기 비교기의 입력에 연결되며; 그리고
    상기 에러 증폭기에 연결된 캐패시터가 과도하게 충전되는 것을 방지하도록 상기 에러 증폭기와 연결되며, 이로써 상기 셧다운 신호가 제거될 때, 상기 출력 스테이지에서의 노이즈를 방지하는 회로를 포함하는 가청 클릭 노이즈를 최소화하기 위한 회로.
  2. 제 1 항에 있어서,
    상기 제 1 피드백 루프는 셀프 오실레이팅 PWM 모듈레이터(seif-oscillating PMW modulator)를 형성하는 것을 특징으로 하는 가청 클릭 노이즈를 최소화하기 위 한 회로.
  3. 제 1 항에 있어서,
    상기 에러 증폭기에 결합된 상기 회로는 제 2 피드백 루프인 것을 특징으로 하는 가청 클릭 노이즈를 최소화하기 위한 회로.
  4. 제 3 항에 있어서,
    상기 셧다운 신호가 존재하면, 상기 에러 증폭기에 연결된 상기 캐패시터가 과도하게 충전되는 것을 방지하기 위해 상기 제 2 피드백 루프는 상기 에러 증폭기가 오실레이션되도록 하며, 이로써 상기 셧다운 신호가 제거될 때 상기 출력 스테이지에서의 노이즈를 방지할 수 있는 것을 특징으로 하는 가청 클릭 노이즈를 최소화하기 위한 회로.
  5. 제 4 항에 있어서,
    상기 제 2 피드백 루프는, 상기 셧다운 신호가 존재할 때 상기 에러 증폭기의 오실레이션 주파수를 셋팅하기 위한 피드백 소자(element)를 더 포함하는 것을 특징으로 하는 가청 클릭 노이즈를 최소화하기 위한 회로.
  6. 제 5 항에 있어서,
    상기 오실레이션 주파수는 상기 파워 스위칭 출력 스테이지의 스위칭 주파수 보다 높은 것을 특징으로 하는 가청 클릭 노이즈를 최소화하기 위한 회로.
  7. 제 3 항에 있어서,
    상기 제 2 피드백 루프는 상기 셧다운 신호에 의해 제어되는 스위치를 포함하며,
    이에 의해 상기 셧다운 신호가 존재할 때, 상기 제 2 피드백 루프는 상기 회로와 연결되고, 상기 셧다운 신호가 존재하지 않을 때, 상기 제 2 피드백 루프는 연결이 끊어지며, 상기 셧다운 신호가 존재할 때, 상기 에러 증폭기에 연결된 상기 캐패시터가 과도하게 충전되는 것을 방지하기 위해 상기 제 2 피드백 루프는 상기 에러 증폭기가 오실레이션되도록 하며, 이로써 상기 셧다운 신호가 제거될 때 상기 출력 스테이지에서의 노이즈를 방지할 수 있는 것을 특징으로 하는 가청 클릭 노이즈를 최소화하기 위한 회로.
  8. 제 7 항에 있어서,
    상기 제 2 피드백 루프의 스위치는 상기 셧다운 신호에 의해 제어되는 트랜지스터를 포함하는 것을 특징으로 하는 가청 클릭 노이즈를 최소화하기 위한 회로.
  9. 제 3 항에 있어서,
    상기 제 2 피드백 루프는 상기 비교기의 출력을 상기 에러 증폭기의 입력에 연결하는 것을 특징을 하는 가청 클릭 노이즈를 최소화하기 위한 회로.
  10. 제 9 항에 있어서,
    상기 비교기의 출력은 PWM 신호를 포함하고, 상기 셧다운 신호가 제거될 때, 상기 PWM 신호의 듀티 사이클이 균형을 잡게 됨과 아울러 상기 오디오 파워 증폭기의 출력에서 원하지 않은 노이즈가 발생되지 않는 것을 특징으로 하는 가청 클릭 노이즈를 최소화하기 위한 회로.
  11. 제 3 항에 있어서,
    상기 에러 증폭기의 출력은 상기 제 2 피드백 루프의 입력인 것을 특징으로 하는 가청 클릭 노이즈를 최소화하기 위한 회로.
  12. 제 1 항에 있어서,
    상기 에러 증폭기에 연결된 캐패시터는 집적된 캐패시터인 것을 특징으로 하는 가청 클릭 노이즈를 최소화하기 위한 회로.
  13. 제 1 항에 있어서,
    상기 회로는 상기 드라이버와 함께 집적된 회로 패키지 내에 패키지되는 것을 특징으로 하는 가청 클릭 노이즈를 최소화하기 위한 회로.
KR1020060132218A 2005-12-21 2006-12-21 개시 클릭 노이즈를 제거할 수 있는 클래스 디 증폭기 KR100814142B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US75323705P 2005-12-21 2005-12-21
US60/753,237 2005-12-21
US11/612,933 US20070139109A1 (en) 2005-12-21 2006-12-19 Class d amplifier with start-up click noise elimination
US11/612,933 2006-12-19

Publications (2)

Publication Number Publication Date
KR20070066971A KR20070066971A (ko) 2007-06-27
KR100814142B1 true KR100814142B1 (ko) 2008-03-14

Family

ID=38704202

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060132218A KR100814142B1 (ko) 2005-12-21 2006-12-21 개시 클릭 노이즈를 제거할 수 있는 클래스 디 증폭기

Country Status (6)

Country Link
US (1) US20070139109A1 (ko)
JP (1) JP2007174671A (ko)
KR (1) KR100814142B1 (ko)
CN (1) CN101005268A (ko)
DE (1) DE102006060769A1 (ko)
TW (1) TW200733549A (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8253868B2 (en) * 2007-11-29 2012-08-28 Texas Instruments Incorporated Apparatus and method for using voice coils as screen motion sensors
WO2011064787A1 (en) * 2009-11-30 2011-06-03 ST-Ericsson India Pvt. Ltd. Pop-up noise reduction in a device
JP5069323B2 (ja) * 2010-02-02 2012-11-07 旭化成エレクトロニクス株式会社 ポップ音防止回路およびポップ音防止方法
EP2375566B1 (en) * 2010-04-12 2014-11-26 Dialog Semiconductor GmbH Duplicate feedback network in class D amplifiers
CN101895263B (zh) * 2010-04-22 2012-09-19 成都成电硅海科技股份有限公司 数字输入d类功率放大器电路
US8736368B2 (en) 2011-08-16 2014-05-27 Qualcomm Incorporated Class E amplifier overload detection and prevention
CN102801390B (zh) * 2012-09-07 2015-01-07 电子科技大学 用于d类音频放大器中的pop噪声抑制电路
CN103067824A (zh) * 2012-12-25 2013-04-24 青岛盛嘉信息科技有限公司 一种消除启动噪声的音频放大器
CN103338423B (zh) * 2013-05-28 2015-12-09 上海贝岭股份有限公司 一种d类音频功放静音充电电路
TWI525607B (zh) * 2013-07-31 2016-03-11 緯創資通股份有限公司 音訊播放裝置及爆音消除方法
TWI496403B (zh) * 2013-08-07 2015-08-11 Richtek Technology Corp 電壓轉換控制器及電壓轉換電路
CN104467710B (zh) * 2013-09-12 2018-05-04 意法半导体研发(深圳)有限公司 音频设备中去除pop噪声的方法与电路
CN103501162B (zh) * 2013-09-29 2016-10-26 电子科技大学 具有噪声消除电路的高保真d类音频放大器芯片
TWI599240B (zh) * 2014-04-02 2017-09-11 微晶片科技公司 喇叭裝置及其喇叭系統
JP6820171B2 (ja) * 2016-09-15 2021-01-27 ローム株式会社 Ｄ級アンプ回路、その制御方法、オーディオ出力装置、電子機器
US11005427B2 (en) * 2018-08-27 2021-05-11 Rgb Systems, Inc. Audible noise reduction in an audio power amplifier

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930022708A (ko) * 1992-04-06 1993-11-24 엠. 도덴 대비드 다이나믹 바이어스, 저 정지-전류 증폭기
JPH10224159A (ja) 1996-11-26 1998-08-21 Motorola Inc 時間遅延補償広帯域クラスｓ変調器およびその方法
KR20030066847A (ko) * 2002-02-05 2003-08-14 주식회사 디지털앤아날로그 Ｐｗｍ 부궤환에 의한 디지털 ｐｗｍ 입력 ｄ급 음향 증폭기
KR20040032589A (ko) * 2002-10-10 2004-04-17 주식회사 디엠비테크놀로지 자기 발진 주파수를 높이기 위한 위상 진상-지상 보상기를구비하는 디지털 오디오 증폭기

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57170606A (en) * 1981-04-10 1982-10-20 Sony Corp Amplifying circuit for pulse-width-modulated signal
JPS6412605A (en) * 1987-07-06 1989-01-17 Masayoshi Mochimaru Low distortion rate class bd amplifier
US5805020A (en) * 1996-06-27 1998-09-08 Harris Corporation Silent start class D amplifier
US6118336A (en) * 1998-10-30 2000-09-12 Intersil Corporation Start-up circuit for self oscillating class D modulator
US6229389B1 (en) * 1998-11-18 2001-05-08 Intersil Corporation Class D modulator with peak current limit and load impedance sensing circuits
JP4434557B2 (ja) * 2001-07-31 2010-03-17 ヤマハ株式会社 電力増幅回路
JP3941443B2 (ja) * 2001-09-27 2007-07-04 ヤマハ株式会社 自走式ｐｗｍ増幅器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930022708A (ko) * 1992-04-06 1993-11-24 엠. 도덴 대비드 다이나믹 바이어스, 저 정지-전류 증폭기
JPH10224159A (ja) 1996-11-26 1998-08-21 Motorola Inc 時間遅延補償広帯域クラスｓ変調器およびその方法
KR20030066847A (ko) * 2002-02-05 2003-08-14 주식회사 디지털앤아날로그 Ｐｗｍ 부궤환에 의한 디지털 ｐｗｍ 입력 ｄ급 음향 증폭기
KR20040032589A (ko) * 2002-10-10 2004-04-17 주식회사 디엠비테크놀로지 자기 발진 주파수를 높이기 위한 위상 진상-지상 보상기를구비하는 디지털 오디오 증폭기

Also Published As

Publication number Publication date
CN101005268A (zh) 2007-07-25
KR20070066971A (ko) 2007-06-27
JP2007174671A (ja) 2007-07-05
DE102006060769A1 (de) 2007-08-02
TW200733549A (en) 2007-09-01
US20070139109A1 (en) 2007-06-21

Similar Documents

Publication Publication Date Title
KR100814142B1 (ko) 개시 클릭 노이즈를 제거할 수 있는 클래스 디 증폭기
KR100720747B1 (ko) 부트스트랩 커패시터 리프레쉬 회로
EP2693629B1 (en) Crystal resonator-based oscillator and control method thereof
US7230481B2 (en) System and method for reducing audible artifacts in an audio system
US7239210B2 (en) Oscillator circuit, semiconductor device and semiconductor memory device provided with the oscillator circuit, and control method of the oscillator circuit
KR100963310B1 (ko) Ｄｃ／ｄｃ 컨버터의 제어 회로 및 ｄｃ／ｄｃ 컨버터
JP2009146130A (ja) ドロッパ型レギュレータ
JP2009239971A (ja) 圧電発振器
KR20140116807A (ko) 반도체 디바이스 구동회로 및 반도체 디바이스 구동장치
US6822884B1 (en) Pulse width modulated charge pump
US20100231297A1 (en) Electronic device for self oscillating class d system
TWI277277B (en) Switching regulator control circuit for a PFM control
US20050046464A1 (en) Step-down voltage output circuit
US6838928B2 (en) Boosting circuit configured with plurality of boosting circuit units in series
KR20050075427A (ko) Ｐｗｍ 발생기
US5770979A (en) Programmable oscillator using one capacitor
JPH11330376A (ja) チャージポンプ式駆動回路
JP2912346B1 (ja) スイッチングレギュレータコントロール回路
US7492141B2 (en) Resonant inverter exhibiting depressed duty variation
JP2004040487A (ja) クロック発振回路
JP3721924B2 (ja) 半導体集積回路
US20010000214A1 (en) Oscillator which consumes less power and becomes stabile in short time
JP5126058B2 (ja) 方形波信号を発生させるための回路構成
JP5294690B2 (ja) 耐圧保護回路およびそれを用いた反転型チャージポンプの制御回路
JP3732046B2 (ja) 水晶発振器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130226

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140225

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150226

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160224

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170303

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190304

Year of fee payment: 12