KR100812601B1 - 반도체소자의 스토리지노드콘택홀 형성 방법 - Google Patents
반도체소자의 스토리지노드콘택홀 형성 방법 Download PDFInfo
- Publication number
- KR100812601B1 KR100812601B1 KR1020060053093A KR20060053093A KR100812601B1 KR 100812601 B1 KR100812601 B1 KR 100812601B1 KR 1020060053093 A KR1020060053093 A KR 1020060053093A KR 20060053093 A KR20060053093 A KR 20060053093A KR 100812601 B1 KR100812601 B1 KR 100812601B1
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- hard mask
- gas
- pattern
- storage node
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 238000005530 etching Methods 0.000 claims abstract description 124
- 238000003860 storage Methods 0.000 claims abstract description 82
- 150000004767 nitrides Chemical class 0.000 claims abstract description 53
- 239000010410 layer Substances 0.000 claims abstract description 32
- 230000001052 transient effect Effects 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 28
- 239000011229 interlayer Substances 0.000 claims abstract description 23
- 238000000151 deposition Methods 0.000 claims abstract description 9
- 230000004888 barrier function Effects 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000009413 insulation Methods 0.000 claims abstract description 3
- 229920000642 polymer Polymers 0.000 claims description 15
- 230000001939 inductive effect Effects 0.000 claims 2
- 239000000203 mixture Substances 0.000 claims 1
- 239000007789 gas Substances 0.000 description 21
- 230000008021 deposition Effects 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 2
- 239000003085 diluting agent Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 스토리지노드홀 정의시 스토리지노드콘택홀의 탑부분과 스토리지노드홀의 바텀부분 간에 접촉할 수 있는 면적 마진을 증가시킬 수 있는 반도체소자의 제조 방법을 제공하기 위한 것으로, 본 발명은 소정 공정이 완료된 반도체기판 상부에 층간절연을 위한 산화막을 형성하는 단계; 상기 산화막 상에 하드마스크질화막패턴을 형성하는 단계; 상기 하드마스크질화막패턴을 식각장벽으로 하여 메인식각과 과도식각으로 이루어지는 상기 산화막의 식각을 진행하여 스토리지노드콘택홀을 형성하되, 상기 메인식각시에는 상기 하드마스크질화막패턴과의 식각선택비를 높게 하고 상기 과도식각시에는 상기 하드마스크질화막패턴과의 식각선택비를 낮게 하여 상기 산화막을 식각하는 단계; 및 도전막 증착 및 전면식각을 진행하여 상기 스토리지노드콘택홀에 매립되는 스토리지노드콘택을 형성하는 단계를 포함하고, 스토리지노드홀의 탑부분을 라운드한 슬로프모양으로 형성하므로써 스토리지노드콘택홀 탑부분과 스토리지노드홀 바텀부분간에 접촉할 수 있는 면적마진을 증가시킨다.
스토리지노드콘택홀, 라운드, 슬로프, 과도식각, 레시피
Description
도 1은 종래기술에 따른 스토리지노드홀과 스토리지노드콘택홀간 오버랩 모양을 나타낸 사진.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체소자의 제조 방법을 도시한 도면.
도 3a 내지 도 3c는 본 발명의 실시예에 따른 스토리지노드콘택의 탑부분을 나타낸 사진.
* 도면의 주요 부분에 대한 부호의 설명
21 : 반도체기판 22 : 제1층간절연막
23 : 랜딩플러그콘택 24 : 제2층간절연막
25 : 비트라인패턴 26 : 비트라인스페이서
27 : 제3층간절연막 28A : 하드마스크질화막패턴
29A : 1차 홀 29B : 2차 홀
30 : 스토리지노드콘택
본 발명은 반도체 제조 방법에 관한 것으로, 특히 반도체소자의 스토리지노드콘택홀 형성 방법에 관한 것이다.
반도체소자의 고집적화에 따라 라인(Line)간 간격(Spacing)뿐만 아니라 상/하부 홀(Hole)간의 오버랩 마진(Overlap margin) 역시 감소하게 되었다.
특히, 90nm 이하의 고집적 소자에서 스토리지노드콘택홀(SNC Hole)과 스토리지노드홀(SN Hole, 스토리지노드가 형성될 홀)간 접촉 오버랩마진 감소와 동시에 스토리지노드홀이 매우 깊어짐에 따른(SN Deep contact hole define)에 따른 스토리지노드홀의 휘어짐 현상으로 웨이퍼 에지(Edge)로 갈수록 스토리지노드(SN)와 스토리지노드콘택(SNC)간 접촉 불량이 발생하게 되었다.
도 1은 종래기술에 따른 스토리지노드홀과 스토리지노드콘택홀간 오버랩 모양을 나타낸 사진이다.
도 1을 참조하면, 스토리지노드콘택홀(SNC Hole) 위로 스토리지노드홀(SN hole)이 형성되는데, 스토리지노드홀과 스토리지노드콘택홀간의 홀 간격(Hole spacing) 부족으로 스토리지노드홀(SN hole)이 지그재그(Zig-zag) 형태를, 그리고 스토리지노드콘택홀 위로 정렬(Align)되지 않고 한쪽으로 오정렬(Misalign)되어 형성되는데, 이때 스토리지노드홀의 휘어짐 현상이 발생할 경우 스토리지노드콘택과 스토리지노드간의 접촉 불량을 유발하게 된다.
위와 같이, 종래기술은 스토리지노드홀 정의시 스토리지노드콘택홀의 탑 부분(Top)과 스토리지노드홀의 바텀부분(Bottom) 간에 접촉할 수 있는 면적 마진이 작아서 스토리지노드콘택홀에 형성되는 스토리지노드콘택과 스토리지노드홀에 형성되는 스토리지노드간 오픈 페일(Open fail)이 발생된다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 스토리지노드홀 정의시 스토리지노드콘택홀의 탑부분과 스토리지노드홀의 바텀부분 간에 접촉할 수 있는 면적 마진을 증가시킬 수 있는 반도체소자의 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체소자의 제조 방법은 소정 공정이 완료된 반도체기판 상부에 층간절연막을 형성하는 단계; 상기 층간절연막 상에 하드마스크패턴을 형성하는 단계; 상기 하드마스크패턴을 식각장벽으로 하여 메인식각과 과도식각으로 이루어지는 상기 층간절연막의 식각을 진행하여 콘택홀을 형성하되, 상기 메인식각시에는 상기 하드마스크패턴과의 식각선택비를 높게 하고 상기 과도식각시에는 상기 하드마스크패턴과의 식각선택비를 낮게 하여 상기 층간절연막을 식각하는 단계; 및 도전막 증착 및 전면식각을 진행하여 상기 콘택홀에 매립되는 콘택을 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명의 반도체소자의 제조 방법은 소정 공정이 완료된 반도체기판 상부에 층간절연을 위한 산화막을 형성하는 단계; 상기 산화막 상에 하드마스크질화막패턴을 형성하는 단계; 상기 하드마스크질화막패턴을 식각장벽으로 하여 메인식각과 과도식각으로 이루어지는 상기 산화막의 식각을 진행하여 스토리지노드콘택홀을 형성하되, 상기 메인식각시에는 상기 하드마스크질화막패턴과의 식각선택비를 높게 하고 상기 과도식각시에는 상기 하드마스크질화막패턴과의 식각선택비를 낮게 하여 상기 산화막을 식각하는 단계; 및 도전막 증착 및 전면식각을 진행하여 상기 스토리지노드콘택홀에 매립되는 스토리지노드콘택을 형성하는 단계를 포함하는 것을 특징으로 한다.
바람직하게, 상기 메인식각과 과도식각시에 제1가스와 폴리머생성을 유도하여 상기 하드마스크질화막패턴과의 식각선택비를 조절하는 제2가스를 혼합한 혼합가스를 식각가스로 사용하며, 상기 메인식각시에는 상기 제2가스의 유량을 상기 제1가스보다 더 크게 사용하여 상기 하드마스크질화막패턴과의 식각선택비를 높이고, 상기 과도식각시에는 상기 제2가스의 유량을 상기 제1가스보다 더 작게 사용하여 상기 하드마스크질화막패턴과의 식각선택비를 낮추는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체소자의 제조 방법을 도 시한 도면이다.
도 2a에 도시된 바와 같이, 소정 공정이 완료된 반도체기판(21) 상부에 비트라인패턴(25)을 형성한다. 잘 알려진 바와 같이, 비트라인패턴(25)을 형성하기 전에 반도체기판(21) 상부에는 제1층간절연막(22)에 의해 서로 절연되는 랜딩플러그콘택(Landing plug contact, 23)이 형성되고, 제1층간절연막(22)과 비트라인패턴 (25) 사이에는 제2층간절연막(24)이 형성된다. 그리고, 비트라인패턴(25)은 Ti/TiN 배리어메탈(25A), 텅스텐막(25B) 및 질화막으로 된 하드마스크(25C)의 순서로 적층된 구조이다.
이어서, 비트라인패턴(25)의 양측벽에 비트라인스페이서(26)를 형성한다. 이때, 비트라인스페이서(26)는 질화막 증착 및 에치백을 통해 형성한다.
다음으로, 전체 구조 상부에 제3층간절연막(27)을 형성하여 비트라인패턴(25) 사이를 절연시킨다. 이후, 제3층간절연막(27) 상에 하드마스크질화막(28)을 형성한다.
도 2b 및 도 2c에 도시된 바와 같이, SNC 식각을 진행한다.
SNC 식각을 살펴보면, 먼저, 도 2B에 도시된 바와 같이, 하드마스크질화막(28) 상에 OBARC(Organic Bottom Anti-Reflective Coating layer)와 같은 반사방지막(도시 생략)을 형성하고, 감광막을 이용하여 SNC 마스크(도시 생략)를 형성한다. 이후, SNC 마스크를 식각장벽으로 반사방지막과 하드마스크질화막(28)을 식각하여 하드마스크질화막패턴(28A)을 형성한다. SNC 마스크 스트립 및 폴리머 등의 식각부산물을 제거하는데, 이때 반사방지막도 제거된다. 계속해서, 남아있는 하드 마스크질화막패턴(28A)을 식각장벽으로 하여 제3층간절연막(27)을 식각하여 비트라인패턴(25) 사이에 1차 홀(29A)을 형성한다. 여기서, 산화막으로 형성된 제3층간절연막(27) 식각시 하드마스크질화막패턴(28A)과의 선택비가 높은 조건(이를 통상적으로 '자기정렬콘택식각(Self Aligned Contact etch; SAC 식각)')이라고 함)으로 식각한다.
위와 같은 1차 홀(29A) 형성시 하드마스크질화막패턴(28A)은 그 높이만 감소한다.
다음으로, 도 2c에 도시된 바와 같이, 1차 홀(29A) 아래의 랜딩플러그콘택(23) 상부까지 오픈하기 위하여 추가로 제2층간절연막(24)까지 과도식각(SNC Over Etch)을 진행하여 탑부분이 라운드한 슬로프 모양(도면부호 'R')을 갖는 2차 홀(29B)을 형성한다. 여기서, 2차 홀(29B)이 '스토리지노드콘택홀'이 되고, 이하 2차 홀(29B)을 스토리지노드콘택홀(29B)이라 약칭한다.
상기 과도식각에서 도 2b의 하드마스크질화막패턴(28A)의 식각률을 증가시 켜 2차 홀이 완료된 후에 하드마스크질화막패턴은 도면부호 '28B'와 같이 두께 얇고 모서리 부분이 라운드한 슬로프 모양(도면부호 'R')을 갖는다. 이와 같은 하드마스크질화막패턴의 식각률 증가는 SAC 성능(Performance) 감소, 즉 식각선택비를 낮추어 얻는다.
전술한 바와 같이, 과도식각시 하드마스크질화막패턴(28A)의 식각률을 증가시키게 되면, 하드마스크질화막패턴(28A)이 손실되는데 즉, 높이가 감소되면서 모서리부분이 손실된 하드마스크질화막패턴(28B)으로 잔류하게 된다. 이때, 모서리 부분이 손실된 하드마스크질화막패턴(28B)에 의해서 스토리지노드콘택홀(29B)의 탑부분 역시 라운드 형태의 슬로프(Round type slope) 모양('R' 참조)을 형성하게 된다. 라운드 형태의 슬로프 모양을 형성할 수 있는 레시피는 후술하기로 한다.
한편, 실시예에서는 제2층간절연막(24)을 기준으로 자기정렬콘택식각과 과도식각의 타겟을 구분하였으나, 자기정렬콘택식각은 타겟(랜딩플러그콘택)이 노출될때까지 진행하고, 과도식각은 타겟(랜딩플러그콘택)이 노출되는 시점에서 진행할 수도 있다. 통상적으로 식각공정이 메인식각과 과도식각(메인식각후 잔류물 식각하여 식가균일도 확보)으로 이루어진 것을 고려할 때, 자기정렬콘택식각은 메인식각으로 볼 수 있다.
이후, 도 2d에 도시된 바와 같이, 스토리지노드콘택홀(29B)의 측벽에 스토리지노드콘택스페이서(30)를 형성한다. 이때, 스토리지노드콘택스페이서(30)는 질화막 증착 및 전면식각을 통해 형성한다.
이어서, 스토리지노드콘택홀(29B)을 채울때까지 전면에 폴리실리콘막을 증착한 후 전면식각(Etch Back)을 진행하여 스토리지노드콘택홀(29B) 내부에 매립되는 스토리지노드콘택(31)을 형성한다.
상기 스토리지노드콘택(31) 형성을 위한 전면식각시에 스토리지노드콘택홀(29B)의 탑부분의 라운드한 슬로프 모양이 전사되어 최종적으로, 스토리지노드콘택(31) 형성후에도 스토리지노드콘택홀(29B)의 탑부분의 모양은 라운드한 슬로프 모양을 갖게 된다. 특히, 스토리지노드콘택스페이서(30) 및 스토리지노드콘택(31) 형성을 위한 전면식각시에 더욱 라운드해질 수 있다.
이러한 슬로프 모양의 스토리지노드콘택홀(29B)의 탑부분은 종래보다 증가되는 면적을 가지게 되어 후속 스토리지노드홀의 바텀부분과의 접촉면적을 증가시키게 된다.
도 3a 내지 도 3c는 본 발명의 실시예에 따른 스토리지노드콘택의 탑부분을 나타낸 사진이다.
도 3a에서 도 3c로 갈수록 보다 라운드한 모양의 넓어진 탑부분 모양을 가지는 것을 알 수 있으며, 이에 따라 스토리지노드와 스토리지노드콘택의 접촉면적이 증가하고 또한 이의 조절이 가능하다.
위와 같은 결과를 얻기 위해서, 본 발명은 자기정렬콘택식각후 랜딩플러그콘택까지 개방시키기 위한 과도식각 진행시 하드마스크질화막패턴을 일부 손실시킬 수 있는 공정으로 진행한다.
하드마스크질화막패턴을 일부 손실시킬 수 있는 결과는 다음의 레시피를 이용하므로써 가능하다.
산화막 식각시 사용하던 C4F6/O2/Ar의 혼합가스와 RF 파워 플라즈마 공정 조건에서 풍부한 폴리머 생성을 일부 감소하기 위한 공정으로 SAC 분위기를 저하시키게 되어 하드마스크질화막패턴의 일부 손실을 유도하여 하드마스크질화막패턴의 모서리부분을 보다 슬로프지게 한다.
다음은 본 발명의 자기정렬콘택식각과 과도식각시의 레시피를 비교한 것이다.
자기정렬콘택식각(SAC Etch)(메인식각으로 볼 수 있음)
1. 식각가스 : C4F6/O2(C4F6:O2=1.01:1∼2:1), 혼합가스의 전체유량 20∼200sccm, 희석가스로 아르곤(Ar)가스 첨가
2. 파워 : 소스파워를 바이어스파워보다 더 크게 사용
과도식각(Over etch)
1. 식각가스 : C4F6/O2(C4F6:O2=1:1.01∼1:2), 혼합가스의 전체유량 20∼200sccm
2. 파워 : 바이어스파워를 소스파워보다 더 크게 사용
자기정렬콘택식각과 과도식각에서 C4F6 가스는 폴리머 생성을 유도하여 선택비를 조절하는 가스이다.
자기정렬콘택식각은 C4F6의 유량을 O2의 유량보다 더 크게 하고, 높은 유량의 아르곤 희석가스를 사용하므로써 SAC 분위기의 풍부한 폴리머 조건을 유지하게 된다. 즉, C4F6:O2의 비율을 1.01:1∼2:1 범위로 하여 O2보다 C4F6의 유량을 크게 하여 폴리머를 풍부하게 생성시킨다. 더불어, 소스파워를 바이어스파워보다 크게 사용하면, 폴리머가 더 풍부하게 생성된다. 이로써, 자기정렬콘택식각시에는 70∼50:1 수준으로 하드마스크질화막패턴의 식각선택비가 매우 높다.
이에 반해, 과도식각은 C4F6의 유량을 O2의 유량보다 더 작게 하고, 그 전체유량은 동일하게 유지하도록 하며, 소스파워보다 바이어스파워를 더 크게 사용한 다. 이로써, 과도식각시에는 하드마스크질화막패턴의 식각선택비가 50∼30:1 수준으로 자기정렬콘택식각시보다 더 낮아져 하드마스크질화막패턴의 일부 손실이 발생한다.
전술한 바와 같이, 자기정렬콘택식각시에는 폴리머생성을 유도하는 C4F6 가스를 많이 사용하고, 과도식각시에는 폴리머생성을 유도하는 C4F6 가스를 더 적게 사용하도록 레시피를 조절하면, SAC 분위기를 감소시키는 즉, 폴리머 생성을 감소시킬 수 있다. 참고로, 폴리머 생성이 감소되면 하드마스크질화막패턴의 식각손실을 유도할 수 있고, 폴리머 생성이 풍부하면 풍부한 폴리머에 의해 하드마스크질화막패턴의 손실이 발생하지 않는다. 참고로, 종래기술에서는 자기정렬콘택식각만을 적용하여, 하드마스크질화막패턴의 손실이 발생하지 않는다.
위와 같은 조건으로 도 2c와 같은 과도식각후 라운드한 슬로프 모양을 얻게 된다. 이후 스토리지노드콘택스페이서(30)로 사용되는 질화막 증착 및 전면식각, 그리고 스토리지노드콘택(31)으로 사용되는 폴리실리콘 증착 및 전면식각을 진행하게 되면, 도 2d와 같이 슬로프가 형성되어 있던 스토리지노드콘택홀(29B)의 탑부분의 모양은 이후 전사되어 스토리지노드콘택홀(29B)의 탑부분의 단면적이 종래기술보다 더 증가되고, 결국 스토리지노드콘택과 스토리지노드간 접촉면적이 증가하게 된다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여 야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
예컨대, 상술한 실시예에서는 스토리지노드콘택 및 스토리지노드간 접촉면적 증가에 대해 설명하였으나, 본 발명은 반도체소자 제조공정시의 콘택홀에 매립되는 콘택플러그와 콘택플러그에 연결되는 배선층(예, 금속배선)간 접촉면적 증가를 위해서도 적용이 가능하다.
상술한 본 발명은 스토리지노드콘택홀 형성시 홀 입구의 하드마스크질화막패턴의 슬로프 모양을 조절하여 이후 스토리지노드콘택 형성을 위한 전면식각까지 완료되었을때, 상부의 오픈되는 부분의 면적을 증가시키므로써 이후 스토리지노드홀 형성시 스토리지노드콘택홀 탑부분과 스토리지노드홀 바텀부분간에 접촉할 수 있는 면적마진을 증가시키게 되어 스토리지노드콘택과 스토리지노드간 오픈페일을 방지할 수 있는 효과가 있다.
Claims (13)
- 소정 공정이 완료된 반도체기판 상부에 층간절연막을 형성하는 단계;상기 층간절연막 상에 하드마스크패턴을 형성하는 단계;상기 하드마스크패턴을 식각장벽으로 하여 메인식각과 과도식각으로 이루어지는 상기 층간절연막의 식각을 진행하여 콘택홀을 형성하되, 상기 메인식각시에는 상기 하드마스크패턴과의 식각선택비를 높게 하고 상기 과도식각시에는 상기 하드마스크패턴과의 식각선택비를 낮게 하여 상기 층간절연막을 식각하는 단계; 및도전막 증착 및 전면식각을 진행하여 상기 콘택홀에 매립되는 콘택을 형성하는 단계를 포함하는 반도체소자의 제조 방법.
- 제1항에 있어서,상기 메인식각과 과도식각시에 제1가스와 폴리머생성을 유도하여 상기 하드마스크패턴과의 식각선택비를 조절하는 제2가스를 혼합한 혼합가스를 식각가스로 사용하는 반도체소자의 제조 방법.
- 제2항에 있어서,상기 메인식각시에는 상기 제2가스의 유량을 상기 제1가스보다 더 크게 사용하여 상기 하드마스크패턴과의 식각선택비를 높이고, 상기 과도식각시에는 상기 제2가스의 유량을 상기 제1가스보다 더 작게 사용하여 상기 하드마스크패턴과의 식각선택비를 낮추는 반도체소자의 제조 방법.
- 제3항에 있어서,상기 메인식각과 과도식각시에,소스파워와 바이어스파워를 동시에 사용하는 반도체소자의 제조방법.
- 제4항에 있어서,상기 메인식각시에는 상기 소스파워를 상기 바이어스파워보다 더 크게 사용하여 상기 하드마스크패턴과의 식각선택비를 높이고, 상기 과도식각시에는 상기 바이어스파워를 상기 소스파워보다 더 크게 사용하여 상기 하드마스크패턴과의 식각선택비를 낮추는 반도체소자의 제조 방법.
- 소정 공정이 완료된 반도체기판 상부에 층간절연을 위한 산화막을 형성하는 단계;상기 산화막 상에 하드마스크질화막패턴을 형성하는 단계;상기 하드마스크질화막패턴을 식각장벽으로 하여 메인식각과 과도식각으로 이루어지는 상기 산화막의 식각을 진행하여 스토리지노드콘택홀을 형성하되, 상기 메인식각시에는 상기 하드마스크질화막패턴과의 식각선택비를 높게 하고 상기 과도식각시에는 상기 하드마스크질화막패턴과의 식각선택비를 낮게 하여 상기 산화막을 식각하는 단계; 및도전막 증착 및 전면식각을 진행하여 상기 스토리지노드콘택홀에 매립되는 스토리지노드콘택을 형성하는 단계를 포함하는 반도체소자의 제조 방법.
- 제6항에 있어서,상기 메인식각과 과도식각시에,제1가스와 폴리머생성을 유도하여 상기 하드마스크질화막패턴과의 식각선택비를 조절하는 제2가스를 혼합한 혼합가스를 식각가스로 사용하는 반도체소자의 제조 방법.
- 제7항에 있어서,상기 메인식각시에는 상기 제2가스의 유량을 상기 제1가스보다 더 크게 사용 하여 상기 하드마스크질화막패턴과의 식각선택비를 높이고, 상기 과도식각시에는 상기 제2가스의 유량을 상기 제1가스보다 더 작게 사용하여 상기 하드마스크질화막패턴과의 식각선택비를 낮추는 반도체소자의 제조 방법.
- 제8항에 있어서,상기 제2가스는 C4F6 가스를 사용하고, 상기 제1가스는 O2 가스를 사용하는 반도체소자의 제조 방법.
- 제9항에 있어서,상기 C4F6:O2의 비율을 1.01:1∼2:1로 하여 상기 하드마스크질화막패턴과의 식각선택비를 높이고, 상기 C4F6:O2의 비율을 1:1.01∼1:2로 하여 상기 하드마스크질화막패턴과의 식각선택비를 낮추는 반도체소자의 제조 방법.
- 제7항 내지 제10항 중 어느 한 항에 있어서,상기 산화막을 식각하여 콘택홀을 형성하는 단계에서,상기 메인식각과 과도식각시에 소스파워와 바이어스파워를 동시에 사용하는 반도체소자의 제조방법.
- 제11항에 있어서,상기 메인식각시에는 소스파워를 바이어스파워보다 더 크게 사용하여 상기 하드마스크질화막패턴과의 식각선택비를 높이고, 상기 과도식각시에는 상기 바이어스파워를 소스파워보다 더 크게 사용하여 상기 하드마스크질화막패턴과의 식각선택비를 낮추는 반도체소자의 제조 방법.
- 제12항에 있어서,상기 메인식각시에는 상기 하드마스크질화막패턴과의 식각선택비를 70∼50:1 수준으로 얻고, 상기 과도식각시에는 상기 하드마스크질화막패턴과의 식각선택비를 30∼50:1 수준으로 얻는 반도체소자의 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060053093A KR100812601B1 (ko) | 2006-06-13 | 2006-06-13 | 반도체소자의 스토리지노드콘택홀 형성 방법 |
| US11/647,668 US20070287286A1 (en) | 2006-06-13 | 2006-12-29 | Method for fabricating semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060053093A KR100812601B1 (ko) | 2006-06-13 | 2006-06-13 | 반도체소자의 스토리지노드콘택홀 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070118859A KR20070118859A (ko) | 2007-12-18 |
| KR100812601B1 true KR100812601B1 (ko) | 2008-03-13 |
Family
ID=38822495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060053093A KR100812601B1 (ko) | 2006-06-13 | 2006-06-13 | 반도체소자의 스토리지노드콘택홀 형성 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20070287286A1 (ko) |
| KR (1) | KR100812601B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11929283B2 (en) * | 2018-08-31 | 2024-03-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Barrier structure for semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005132510A (ja) * | 2003-10-28 | 2005-05-26 | Sharp Corp | 物品供給システム、並びに、それに用いられる物品取出装置、コンピュータプログラム及びそれを記録したコンピュータ読み取り可能な記録媒体 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5445712A (en) * | 1992-03-25 | 1995-08-29 | Sony Corporation | Dry etching method |
| JP2684979B2 (ja) * | 1993-12-22 | 1997-12-03 | 日本電気株式会社 | 半導体集積回路装置及びその製造方法 |
| US6211092B1 (en) * | 1998-07-09 | 2001-04-03 | Applied Materials, Inc. | Counterbore dielectric plasma etch process particularly useful for dual damascene |
| US6127070A (en) * | 1998-12-01 | 2000-10-03 | Advanced Micro Devices, Inc. | Thin resist with nitride hard mask for via etch application |
| US6849193B2 (en) * | 1999-03-25 | 2005-02-01 | Hoiman Hung | Highly selective process for etching oxide over nitride using hexafluorobutadiene |
| US6497993B1 (en) * | 2000-07-11 | 2002-12-24 | Taiwan Semiconductor Manufacturing Company | In situ dry etching procedure to form a borderless contact hole |
-
2006
- 2006-06-13 KR KR1020060053093A patent/KR100812601B1/ko not_active IP Right Cessation
- 2006-12-29 US US11/647,668 patent/US20070287286A1/en not_active Abandoned
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005132510A (ja) * | 2003-10-28 | 2005-05-26 | Sharp Corp | 物品供給システム、並びに、それに用いられる物品取出装置、コンピュータプログラム及びそれを記録したコンピュータ読み取り可能な記録媒体 |
Non-Patent Citations (1)
| Title |
|---|
| 출원2005-132510 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070287286A1 (en) | 2007-12-13 |
| KR20070118859A (ko) | 2007-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006190947A (ja) | リセスゲート及びそれを備えた半導体装置の製造方法 | |
| US7071059B1 (en) | Method for forming recess gate of semiconductor device | |
| KR101186043B1 (ko) | 반도체 소자 및 그 제조방법 | |
| US7381640B2 (en) | Method of forming metal line and contact plug of flash memory device | |
| KR100812601B1 (ko) | 반도체소자의 스토리지노드콘택홀 형성 방법 | |
| KR100683492B1 (ko) | 반도체소자의 콘택식각 방법 | |
| KR100558036B1 (ko) | 반도체메모리장치의 제조 방법 | |
| KR100838392B1 (ko) | 반도체소자의 자기정렬콘택 식각 방법 | |
| KR100835506B1 (ko) | 반도체소자의 제조방법 | |
| KR100919675B1 (ko) | 반도체소자 제조 방법 | |
| KR20040001938A (ko) | 반도체소자의 자기정렬콘택 형성방법 | |
| KR100524806B1 (ko) | 반도체 소자의 스토리지노드콘택 형성 방법 | |
| KR100833425B1 (ko) | 반도체 소자의 제조방법 | |
| KR100575878B1 (ko) | 반도체 소자의 제조방법 | |
| KR100325601B1 (ko) | 반도체 소자의 접촉구 형성 방법 | |
| KR100910868B1 (ko) | 반도체소자 제조 방법 | |
| KR20050068372A (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR100665902B1 (ko) | 반도체 소자 제조 방법 | |
| KR100603589B1 (ko) | 반도체소자의 콘택홀 형성 방법 | |
| KR100866124B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR101024814B1 (ko) | 반도체 소자 형성 방법 | |
| KR100744105B1 (ko) | 콘택 플러그의 형성 방법 | |
| KR20080064309A (ko) | 반도체 소자의 제조방법 | |
| KR20060113271A (ko) | 반도체장치의 제조 방법 | |
| KR20080030309A (ko) | 반도체 소자의 콘택 플러그 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |