KR100787409B1 - 타이밍을 위한 클록을 출력하는 집적회로 칩을 테스팅하기위한 방법 및 장치 - Google Patents
타이밍을 위한 클록을 출력하는 집적회로 칩을 테스팅하기위한 방법 및 장치 Download PDFInfo
- Publication number
- KR100787409B1 KR100787409B1 KR1020027015609A KR20027015609A KR100787409B1 KR 100787409 B1 KR100787409 B1 KR 100787409B1 KR 1020027015609 A KR1020027015609 A KR 1020027015609A KR 20027015609 A KR20027015609 A KR 20027015609A KR 100787409 B1 KR100787409 B1 KR 100787409B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- delete delete
- output
- test system
- signal
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31924—Voltage or current aspects, e.g. driver, receiver
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
- G01R31/31937—Timing aspects, e.g. measuring propagation delay
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
Claims (18)
- 각각의 소스 동기 부품이 데이터 출력 및 데이터 클록 출력을 갖는 소스 동기 부품들을 테스팅하기 위한 자동 테스트 시스템에 있어서, 상기 자동 테스트 시스템은,a) 테스트 대상 디바이스의 데이터 클록 출력과 데이터 출력을 위한 연결지점을 제공하고, 테스트 대상 디바이스를 수용하기 위한 지지 구조체를 갖는 인터페이스 유닛;b) 데이터 클록 출력을 위한 연결지점에 연결된 입력과 출력을 갖는 버퍼 증폭기;c) 각각의 수신 채널 회로가 데이터 입력, 스트로브 입력 및 스트로브 입력에 응답하여 래칭되는 출력을 갖춘 비교기 회로를 갖는, 복수의 수신 채널 회로;d) 각각이 상기 인터페이스 유닛상의 데이터 출력을 위한 연결 지점과 수신 채널 회로내의 비교기 회로의 데이터 입력간에 신호를 전달하는 제1 복수의 전송 라인; 및e) 각각이 상기 버퍼 증폭기의 출력과 수신 채널의 비교기 회로의 스트로브 입력간에 신호를 전달하는 제2 복수의 전송 라인을 포함하고,f) 상기 제2 복수의 전송 라인은 상기 제1 복수의 전송 라인 보다 짧은 전파 지연을 유도하는 것을 특징으로 하는 자동 테스트 시스템.
- 제1 항에 있어서, 상기 인터페이스 유닛은 디바이스 인터페이스 보드를 포함하는 것을 특징으로 하는 자동 테스트 시스템.
- 제1 항에 있어서, 전송 경로는 동축 케이블을 포함하는 것을 특징으로 하는 자동 테스트 시스템.
- 제3 항에 있어서, 상기 제1 복수의 전송 라인은 솔리드 유전체 코어를 지닌 동축 케이블을 포함하고 상기 제2 복수의 전송 라인은 발포된 유전체 코어를 지닌 동축 케이블을 포함하는 것을 특징으로 하는 자동 테스트 시스템.
- 제1 항에 있어서, 상기 지지 구조체는 인쇄회로기판을 포함하고 버퍼 증폭기는 상기 인쇄회로기판에 장착되는 것을 특징으로 하는 자동 테스트 시스템.
- 제1 항에 있어서, 상기 인터페이스 유닛에 부착된 모듈을 더 포함하고 상기 버퍼 증폭기는 상기 모듈 내부에 장착되는 것을 특징으로 하는 자동 테스트 시스템.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/577,255 US6486693B1 (en) | 2000-05-19 | 2000-05-19 | Method and apparatus for testing integrated circuit chips that output clocks for timing |
US09/577,255 | 2000-05-19 | ||
PCT/US2001/015782 WO2001090768A2 (en) | 2000-05-19 | 2001-05-16 | Method and apparatus for testing source synchronous integrated circuits |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020077011931A Division KR100813872B1 (ko) | 2000-05-19 | 2001-05-16 | 타이밍을 위한 클록을 출력하는 집적회로 칩을 테스팅하기위한 방법 및 장치 |
KR1020077011930A Division KR100813871B1 (ko) | 2000-05-19 | 2001-05-16 | 타이밍을 위한 클록을 출력하는 집적회로 칩을 테스팅하기위한 방법 및 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030014233A KR20030014233A (ko) | 2003-02-15 |
KR100787409B1 true KR100787409B1 (ko) | 2007-12-21 |
Family
ID=24307927
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020027015609A KR100787409B1 (ko) | 2000-05-19 | 2001-05-16 | 타이밍을 위한 클록을 출력하는 집적회로 칩을 테스팅하기위한 방법 및 장치 |
KR1020077011930A KR100813871B1 (ko) | 2000-05-19 | 2001-05-16 | 타이밍을 위한 클록을 출력하는 집적회로 칩을 테스팅하기위한 방법 및 장치 |
KR1020077011931A KR100813872B1 (ko) | 2000-05-19 | 2001-05-16 | 타이밍을 위한 클록을 출력하는 집적회로 칩을 테스팅하기위한 방법 및 장치 |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020077011930A KR100813871B1 (ko) | 2000-05-19 | 2001-05-16 | 타이밍을 위한 클록을 출력하는 집적회로 칩을 테스팅하기위한 방법 및 장치 |
KR1020077011931A KR100813872B1 (ko) | 2000-05-19 | 2001-05-16 | 타이밍을 위한 클록을 출력하는 집적회로 칩을 테스팅하기위한 방법 및 장치 |
Country Status (8)
Country | Link |
---|---|
US (1) | US6486693B1 (ko) |
EP (1) | EP1290460B1 (ko) |
JP (1) | JP4955891B2 (ko) |
KR (3) | KR100787409B1 (ko) |
AU (1) | AU2001263175A1 (ko) |
MY (1) | MY118113A (ko) |
TW (1) | TW504579B (ko) |
WO (1) | WO2001090768A2 (ko) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4782271B2 (ja) * | 2000-07-06 | 2011-09-28 | 株式会社アドバンテスト | 半導体デバイス試験方法・半導体デバイス試験装置 |
US6857089B2 (en) * | 2001-05-09 | 2005-02-15 | Teradyne, Inc. | Differential receiver architecture |
US6747469B2 (en) * | 2001-11-08 | 2004-06-08 | Koninklijke Philips Electronics N.V. | Preconditioning integrated circuit for integrated circuit testing |
US7375542B2 (en) * | 2004-06-30 | 2008-05-20 | Teradyne, Inc. | Automated test equipment with DIB mounted three dimensional tester electronics bricks |
US8149901B2 (en) * | 2005-05-27 | 2012-04-03 | Verigy (Singapore) Pte. Ltd. | Channel switching circuit |
EP2365349A1 (en) * | 2010-02-19 | 2011-09-14 | Salland Engineering International BV | A test system for testing integrated circuits and an additional tester therefore |
US10970612B2 (en) * | 2018-10-22 | 2021-04-06 | Fiteq, Inc. | Interactive core for electronic cards |
TWI770523B (zh) * | 2020-06-04 | 2022-07-11 | 大陸商北京集創北方科技股份有限公司 | Ic測試電路板組合及ic測試系統 |
US11747396B2 (en) * | 2020-07-30 | 2023-09-05 | Openlight Photonics, Inc. | Optical interconnections for hybrid testing using automated testing equipment |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5058087A (en) | 1987-05-29 | 1991-10-15 | Siemens Aktiengesellschaft | Process for determining the electrical duration of signal paths |
US5430737A (en) | 1992-12-25 | 1995-07-04 | Mitsubishi Denki Kabushiki Kaisha | Apparatus for testing function of integrated circuit |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4792932A (en) * | 1987-01-16 | 1988-12-20 | Teradyne, Inc. | Time measurement in automatic test equipment |
JPH08185724A (ja) * | 1994-12-28 | 1996-07-16 | Junkosha Co Ltd | 低速同軸ケーブル |
US5794175A (en) * | 1997-09-09 | 1998-08-11 | Teradyne, Inc. | Low cost, highly parallel memory tester |
JP4201878B2 (ja) * | 1998-05-07 | 2008-12-24 | 株式会社ルネサステクノロジ | 半導体装置及び試験ボード |
DE19922907B4 (de) * | 1998-05-19 | 2006-08-10 | Advantest Corp. | Kalibrierverfahren zum Kalibrieren einer Ausgabezeit eines Prüfsignals, Kalibrierverfahren zum Kalibrieren einer Zeitverschiebung und Halbleiterprüfeinrichtung |
JP3569154B2 (ja) * | 1998-05-19 | 2004-09-22 | 株式会社アドバンテスト | 半導体デバイス試験装置及びそのキャリブレーション方法 |
-
2000
- 2000-05-19 US US09/577,255 patent/US6486693B1/en not_active Expired - Lifetime
-
2001
- 2001-05-16 AU AU2001263175A patent/AU2001263175A1/en not_active Abandoned
- 2001-05-16 KR KR1020027015609A patent/KR100787409B1/ko active IP Right Grant
- 2001-05-16 WO PCT/US2001/015782 patent/WO2001090768A2/en active IP Right Grant
- 2001-05-16 JP JP2001586481A patent/JP4955891B2/ja not_active Expired - Lifetime
- 2001-05-16 KR KR1020077011930A patent/KR100813871B1/ko not_active IP Right Cessation
- 2001-05-16 KR KR1020077011931A patent/KR100813872B1/ko not_active IP Right Cessation
- 2001-05-16 EP EP01937437A patent/EP1290460B1/en not_active Expired - Lifetime
- 2001-05-18 MY MYPI20012364A patent/MY118113A/en unknown
- 2001-05-25 TW TW090112084A patent/TW504579B/zh not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5058087A (en) | 1987-05-29 | 1991-10-15 | Siemens Aktiengesellschaft | Process for determining the electrical duration of signal paths |
US5430737A (en) | 1992-12-25 | 1995-07-04 | Mitsubishi Denki Kabushiki Kaisha | Apparatus for testing function of integrated circuit |
Also Published As
Publication number | Publication date |
---|---|
KR100813871B1 (ko) | 2008-03-17 |
EP1290460A2 (en) | 2003-03-12 |
WO2001090768A2 (en) | 2001-11-29 |
KR20070070245A (ko) | 2007-07-03 |
AU2001263175A1 (en) | 2001-12-03 |
WO2001090768A3 (en) | 2002-05-16 |
MY118113A (en) | 2004-08-30 |
US6486693B1 (en) | 2002-11-26 |
KR20030014233A (ko) | 2003-02-15 |
KR20070067237A (ko) | 2007-06-27 |
JP4955891B2 (ja) | 2012-06-20 |
TW504579B (en) | 2002-10-01 |
JP2003534553A (ja) | 2003-11-18 |
EP1290460B1 (en) | 2004-10-06 |
KR100813872B1 (ko) | 2008-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100649648B1 (ko) | 자동 테스트 장치용 원격 테스트 모듈 | |
KR100371953B1 (ko) | 저가인 고도의 병렬 메모리 테스터 | |
US7203460B2 (en) | Automated test of receiver sensitivity and receiver jitter tolerance of an integrated circuit | |
US6766486B2 (en) | Joint test action group (JTAG) tester, such as to test integrated circuits in parallel | |
JP2893242B2 (ja) | アナログ多チャンネル・プローブ装置 | |
US6924651B2 (en) | Printed board inspecting apparatus | |
US6784684B2 (en) | Testing apparatus including testing board having wirings connected to common point and method of testing semiconductor device by composing signals | |
WO2000000836A1 (en) | A skew calibration means and a method of skew calibration | |
KR100787409B1 (ko) | 타이밍을 위한 클록을 출력하는 집적회로 칩을 테스팅하기위한 방법 및 장치 | |
US6703825B1 (en) | Separating device response signals from composite signals | |
JP2011513714A (ja) | 動的デバイスを備える並列試験回路 | |
US7080302B2 (en) | Semiconductor device and test system therefor | |
JP2002139553A (ja) | 電子回路素子の端部位置特定およびジッタの測定装置 | |
KR100724089B1 (ko) | 반도체 시험 장치의 캘리브레이션 방법 및 반도체 시험장치 | |
US6114870A (en) | Test system and process with a microcomputer at each test location | |
JPH08507610A (ja) | プリング抵抗を備える接続部をテストする装置 | |
JP3857757B2 (ja) | 集積回路テスト装置 | |
JP3202722B2 (ja) | クロック同期式回路用動作速度評価回路及び方法 | |
US6449742B1 (en) | Test and characterization of source synchronous AC timing specifications by trace length modulation of accurately controlled interconnect topology of the test unit interface | |
Moreira et al. | Beyond 10 Gbps? Challenges of characterizing future I/O interfaces with automated test equipment | |
JP4840730B2 (ja) | デバイステスタ、タイミング校正方法 | |
KR100503692B1 (ko) | 고정논리값을출력하는수단의출력과회로의입력사이의접속테스팅장치 | |
JP2009216419A (ja) | 半導体集積回路装置 | |
Davis | An FPGA-based digital logic core for ATE support and embedded test applications | |
JP2005250575A (ja) | ストレージシステムの検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
A107 | Divisional application of patent | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121123 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20131119 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20141124 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20151118 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20161117 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20171117 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20181121 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20191119 Year of fee payment: 13 |