KR100787273B1

KR100787273B1 - 계조 표시 기준 전압 발생 회로 및 액정 구동 장치

Info

Publication number: KR100787273B1
Application number: KR1020060050239A
Authority: KR
Inventors: 에이사꾸 미야자끼
Original assignee: 샤프 가부시키가이샤
Priority date: 2005-06-07
Filing date: 2006-06-05
Publication date: 2007-12-20
Also published as: CN1877686A; TWI347587B; TW200705379A; US20060274005A1; US7659875B2; KR20060127775A; JP2006343390A; JP4348318B2; CN1877686B

Abstract

계조 표시 기준 전압 발생 회로는, 정극성 구동 시에 제1 기준 전압 생성부(LDH)의 제1 래더 저항 회로의 정극성용 저항(RH0∼RH64)에 의해 생성된 제1 기준 전압(VH0∼VH63)을 기준 전압 출력 단자(T0∼T63)로부터 각각 출력한다. 한편, 부극성 구동 시에 제2 기준 전압 생성부(LDL)의 제2 래더 저항 회로의 부극성용 저항(RL0∼RL64)에 의해 생성된 제2 기준 전압(VL0∼VL63)을 기준 전압 출력 단자(T0∼T63)로부터 각각 출력한다. 상기 정극성용 저항(RH0∼RH64)의 저항비와 부극성용 저항(RL0∼RL64)의 저항비가 서로 다르다.

기준 전압 발생부, 래더 저항 회로, 정극성용 저항, 기준 전압, 부극성용 저항, 전원 분리부

Description

계조 표시 기준 전압 발생 회로 및 액정 구동 장치{GRADATION DISPLAY REFERENCE VOLTAGE GENERATING CIRCUIT AND LIQUID CRYSTAL DRIVING DEVICE}

도 1은 본 발명의 일 실시예의 계조 표시 기준 전압 발생 회로를 이용한 액정 구동 장치를 구비한 액정 표시 장치의 구성을 도시하는 블록도.

도 2는 상기 액정 구동 장치의 소스 드라이버의 블록도.

도 3은 상기 소스 드라이버의 계조 표시 기준 전압 발생 회로의 블록도.

도 4는 상기 계조 표시 기준 전압 발생 회로의 타이밍차트.

도 5는 상기 계조 표시 기준 전압 발생 회로의 정극성 구동 시의 출력 전압과 공통 전위와의 관계 및 부극성 구동 시의 출력 전압과 공통 전위와의 관계를 도시하는 도면.

도 6은 종래의 계조 표시 기준 전압 발생 회로를 이용한 액정 구동 장치를 구비한 액정 표시 장치의 구성을 도시하는 블록도.

도 7은 상기 액정 표시 장치의 액정 패널의 구성도.

도 8은 상기 액정 표시 장치의 액정 구동 파형의 예를 도시하는 도면.

도 9는 상기 액정 표시 장치의 액정 구동 파형의 다른 예를 도시하는 도면.

도 10은 상기 액정 표시 장치의 소스 드라이버의 블록도.

도 11은 상기 소스 드라이버의 계조 표시 기준 전압 발생 회로의 구성을 도 시하는 도면.

도 12는 상기 계조 표시 기준 전압 발생 회로에서의 액정 구동 출력 전압의 특성예를 도시하는 도면.

<도면의 주요 부분에 대한 부호의 설명>

1 : 액정 패널

2 : 대향 전극

3 : 소스 드라이버부

4 : 게이트 드라이버부

5 : 컨트롤러

6 : 액정 구동 전원

[특허 문헌1] 일본 특개평11-272243호 공보

[특허 문헌2] 일본 특개평8-263013호 공보

[특허 문헌3] 일본 특개평8-272339호 공보

본 발명은, 계조 표시 기준 전압 발생 회로 및 액정 구동 장치에 관한 것으로, 특히, 라인 반전 방식에서 액정 표시 장치에 이용되는 계조 표시 기준 전압 발생 회로 및 그것을 이용한 액정 구동 장치에 관한 것이다.

종래, 계조 표시 기준 전압 발생 회로로서는, 액티브 매트릭스 방식의 액정 표시 장치에서 저항 분할에 의해 얻어진 중간 전압을 액정 구동에 이용한 것이 있다(예를 들면, 특허 문헌1 참조).

상기 계조 표시 기준 전압 발생 회로에서는, 저항 분할용의 저항에 감마(γ) 보정으로 불리는 저항비를 갖게 하고, 이 저항비에 따라 액정 재료의 광학 특성을 보정하여, 보다 자연스러운 계조 표시를 실현하고 있다.

이하에, 상기 계조 표시 기준 전압 발생 회로를 구비한 액정 표시 장치의 구성과, 그 액정 표시 장치에서의 TFT(박막 트랜지스터) 방식의 액정 패널의 구성과, 그 액정 구동 파형, 및, 그 소스 드라이버의 구성에 대하여 설명한다.

도 6은 종래의 액티브 매트릭스 방식의 대표예인 TFT(박막 트랜지스터) 방식의 액정 표시 장치의 블록 구성을 도시하고 있다. 이 액정 표시 장치는, 액정 표시부와 그것을 구동하는 액정 구동 회로(액정 구동부)로 분리된다. 상기 액정 표시부는, TFT 방식의 액정 패널(101)을 갖고 있다. 그리고, 액정 패널(101) 내에는, 액정 표시 소자(도시 생략)와, 후에 상술하는 대향 전극(공통 전극)(102)을 설치하고 있다.

한편, 상기 액정 구동 회로에는, IC(집적 회로)로 이루어지는 소스 드라이버부(103) 및 게이트 드라이버부(104)와, 컨트롤러(105)와, 액정 구동 전원(106)이 탑재되어 있다. 그리고, 컨트롤러(105)는, 소스 드라이버부(103)에 표시 데이터 D 및 제어 신호 S1을 입력하는 한편, 게이트 드라이버부(104)에는 제어 신호 S2를 입력한다. 또한, 소스 드라이버부(103) 및 게이트 드라이버부(104)에 수평 동기 신호(도시 생략)를 입력한다.

상기 구성의 액정 표시 장치에서, 외부로부터 입력된 표시 데이터는, 컨트롤러(105)를 통하여 디지털 신호인 표시 데이터 D로서 소스 드라이버부(103)에 입력된다. 그렇게 하면, 소스 드라이버부(103)는, 입력된 표시 데이터 D를 시분할하여 제1 소스 드라이버 SD11∼제n 소스 드라이버 SD1n에 래치하고, 그 후, 수평 동기 신호에 동기하여 D/A(디지털/아날로그) 변환한다. 그리고, 시분할된 표시 데이터 D를 D/A 변환하여 얻어진 계조 표시용의 아날로그 전압(이하, 계조 표시 전압이라고 함)을, 소스 신호 라인(도시 생략)을 통하여, 액정 패널(101) 내의 대응하는 액정 표시 소자에 출력한다.

도 7은 도 6에 도시하는 액정 패널(101)의 구성을 도시하고 있다. 이 액정 패널(101)에는, 화소 전극(111)과, 화소 용량(112)과, 화소 전극(111)에의 전압 인가를 온 오프 제어하는 TFT(113)와, 소스 신호 라인(114)과, 게이트 신호 라인(115)과, 대향 전극(116)(도 6에 도시하는 대향 전극(102)에 상당)을 설치하고 있다. 여기서, 화소 전극(111), 화소 용량(112) 및 TFT(113)에 의해 1화소분의 액정 표시 소자 A가 구성된다.

상기 소스 신호 라인(114)에는, 도 6에서의 소스 드라이버부(103)로부터, 표시 대상 화소의 밝기에 따른 상기 계조 표시 전압이 인가된다. 한편, 게이트 신호 라인(115)에는, 게이트 드라이버부(104)로부터, 열 방향으로 배열한 TFT(113)를 순차적으로 온하는 주사 신호가 공급된다. 그리고, 온 상태의 TFT(113)를 통하여, 상기 TFT(113)의 드레인에 접속된 화소 전극(111)에 소스 신호 라인(114)의 계조 표시 전압이 인가되어, 상기 대향 전극(116) 사이의 화소 용량(112)에 축적된다. 이렇게 해서, 액정의 광 투과율이 상기 계조 표시 전압에 따라 변화되어, 화소 표시가 행해지는 것이다.

도 8 및 도 9에 액정 구동 파형의 일례를 도시하고 있다(여기서는, 화소 용량에 전하를 축적하여 표시를 행하는 것을 설명하기 위해, 대향 전극의 전압은 일정한 경우를 도시하고, 후술의 대향 전극의 극성을 반전시키는 라인 반전 방식과는 파형이 다르지만, 표시 원리는 동일하다). 도 8, 도 9에서, 참조 부호 121, 125는 소스 드라이버부(103)(도 6에 도시함)의 구동 파형이며, 참조 부호 122, 126은 게이트 드라이버부(104)의 구동 파형이다. 또한, 참조 부호 123, 127은 대향 전극(116)의 전위이며, 참조 부호 124, 128은 화소 전극(111)의 전압 파형이다. 여기서, 액정 재료에 인가되는 전압은, 화소 전극(111)과 대향 전극(116)의 전위차이며, 도면에서는 사선으로 나타내고 있다.

예를 들면, 도 8의 경우에는, 상기 게이트 드라이버부(104)(도 6에 도시함)의 구동 파형(122)의 레벨이 「하이 레벨」인 기간에만 TFT(113)(도 7에 도시함)가 온되고, 소스 드라이버부(103)(도 6에 도시함)의 구동 파형(121)과 대향 전극(116)의 전위(123)의 차의 전압이 화소 전극(111)에 인가된다. 그 후, 게이트 드라이버부(104)의 구동 파형(122)의 레벨은 「로우 레벨」로 되며, TFT(113)는 오프 상태로 된다. 그 경우에, 화소에는 화소 용량(112)이 존재하기 때문에, 상술한 전압이 유지된다.

도 9의 경우도 마찬가지이다. 단, 도 8과 도 9는 액정 재료에 인가되는 전 압이 서로 다른 경우를 도시하고 있으며, 도 8의 경우에는, 도 9의 경우와 비교하여 인가 전압이 높게 되어 있다. 이와 같이, 액정 재료에 인가하는 전압을 아날로그 전압으로서 변화시킴으로써, 액정의 광 투과율을 아날로그적으로 변화시켜, 다계조 표시를 실현하고 있다. 또한, 표시 가능한 계조 수는, 액정 재료에 인가되는 아날로그 전압의 선택지의 수에 따라 결정된다.

도 10은 도 6에 도시하는 제1∼제n 소스 드라이버 SD11∼SD1n 중의 하나의 블록도를 도시하고 있다. 입력된 디지털 신호의 표시 데이터 D는, R(적), G(녹), B(청)의 표시 데이터(DR, DG, DB)를 갖고 있다. 그리고, 이 표시 데이터 D는, 일단 입력 래치 회로(131)에 래치된 후, 컨트롤러(105)(도 6에 도시함)로부터 제어 신호 S1(스타트 펄스 SP 및 클럭 CK)에 의해 시프트하는 시프트 레지스터(132)의 동작에 맞춰, 시분할에 의해 샘플링 메모리(133)에 기억된다. 그 후, 컨트롤러(105)로부터의 수평 동기 신호(도시 생략)에 기초하여 홀드 메모리(134)에 일괄 전송된다. 또한, S는 캐스케이드 출력이다.

도 10에 도시하는 계조 표시 기준 전압 발생 회로(139)는, 외부 기준 전압 발생 회로(도 6에서의 액정 구동 전원(106)에 상당)로부터 공급되는 전압 VR에 기초하여, 각 레벨의 기준 전압을 발생한다. 홀드 메모리(134)의 데이터는, 레벨 시프터 회로(135)를 통하여 D/A 변환 회로(디지털·아날로그 변환 회로)(136)에 송출되어, 계조 표시 기준 전압 발생 회로(139)로부터의 각 레벨의 기준 전압에 기초하여 아날로그 전압으로 변환된다. 그리고, 출력 회로(137)에 의해, 액정 구동 전압 출력 단자(138)로부터, 상기 계조 표시 전압으로서, 각 액정 표시 소자 A(도 7에 도시함)의 소스 신호 라인(114)에 출력되는 것이다. 즉, 상기 기준 전압의 레벨 수가 상기 표시 가능한 계조 수로 되는 것이다.

도 11에, 상술한 바와 같은 복수의 기준 전압을 발생하여 중간 전압을 생성하는 계조 표시 기준 전압 발생 회로(139)의 구성을 도시하고 있다. 또한, 도 11에서의 계조 표시 기준 전압 발생 회로(139)는, 64가지의 기준 전압을 발생하도록 하고 있다.

이 계조 표시 기준 전압 발생 회로(139)는, V0, V8, V16, V24, V32, V40, V48, V56 및 V63으로 표시되는 9개의 중간조 전압 입력 단자와, γ 보정을 위한 저항비를 갖게 한 저항 소자 R0∼R7과, 각 저항 소자 R0∼R7의 양단 사이에 직렬로 8개씩 접속된 합계 64개의 저항(도시 생략)으로 구성되어 있다. 이와 같이, γ 보정으로 불리는 저항비를 소스 드라이버부(103)에 내장하고, 표시 데이터를 상기 계조 표시 전압으로 변환하기 위한 액정 구동 출력 전압에 꺾은선 특성을 갖게 하도록 하고 있다. 따라서, 상기 저항비에 의해 액정 재료의 광학 특성을 보정함으로써, 액정 재료의 광학 특성에 맞춘 자연스러운 계조 표시를 행할 수 있다. 또한, 종래의 계조 표시 기준 전압 발생 회로(139)에서의 액정 구동 출력 전압의 특성예를 도 12에 도시하고 있다. 도 12에서, 횡축은 계조 표시 데이터(디지털 입력)를 나타내고, 종축은 액정 구동 출력 전압(아날로그 전압)을 나타내고 있다.

그런데, 액정 표시를 행하는 경우, 액정의 소부(burn-in) 방지를 위해, 교류화 구동 즉 극성이 교대로 변화되는 전압에 의한 구동을 행할 필요가 있다. TFT 액정의 구동의 교류화 방법은, 주로, 라인 반전 방식과, 도트 반전 방식이 행해지고 있다.

전자의 라인 반전 방식은, 액정 표시의 1라인을 동일한 극성의 전압으로 구동하고, 다음 라인을 전 라인과는 반대의 극성으로 구동하는 것이다. 후자의 도트 반전 방식은, 액정의 인접하는 회소마다 구동 전압의 극성을 변경하는 방식이다. 이 라인 반전 방식은, 구동 라인마다 대향 전극(액정 화소의 공통 전극)의 극성을 반전시킴으로써, 액정 드라이버의 구동 전압을 5V 정도로 할 수 있다.

한편, 후자의 도트 반전 방식은, 소스 드라이버의 출력마다에서 극성을 변화시킬 필요가 있기 때문에, 플러스 마이너스 5V(합계 10V) 정도의 전압을 필요로 한다.

상기 도트 반전 방식은, 상술한 바와 같이 전압이 높은 만큼, 소비 전류도 많아, 전류의 저감 방법이 다양하게 제안되어 있다. 예를 들면, 특허 문헌2에서는 라인마다 소스 드라이버의 출력 극성이 반전되고, 또한, 인접 단자와의 극성이 서로 다른 것을 이용하여, 극성이 변화되는 경우, 출력 단자간을 쇼트하여, 출력 단자에 연결되는 부하의 전하를 중화(中和)하여, 부하에 역극성의 전압을 인가할 때의 전류를 억제하는 방법이 기재되어 있다. 또한, 특허 문헌3에서는, 극성 반전 시에 일단 출력을 그라운드(GND) 레벨로 하여, 소비 전류를 억제하는 방법이 기재되어 있다.

이에 대하여, 라인 반전 방식은, 전압이 낮은 분만큼 소비 전류가 적은 이점이 있으며, 또한 상기 도트 반전과 같이 출력 단자간에서 극성이 서로 다르지 않기 때문에, 도트 반전과 같이 극성 반전 시에 인접한 출력 단자를 쇼트하거나, 극성 반전 사이에 출력 단자를 GND 레벨로 하거나 할 필요가 없다.

상기 라인 반전 방식에 의해 액정을 구동하는 경우, 라인마다 액정 구동 전압의 극성 반전을 행할 필요가 있다. 액정 구동 전압을 저항 분할에 의해 각 계조의 전압을 작성하고, 저항 분할의 양단의 전압을 절환하거나, 또는, 계조 선택 신호의 데이터를 반전시킴으로써 극성 반전을 행하고 있다. 이러한 방법으로 극성 반전을 행하기 위해서는, 감마(γ) 특성이 극성 반전 전후에서 거의 동일할 필요가 있다.

그러나, 계조 표시 전압을 작성하는 회로가 1계통밖에 없는 계조 표시 기준 전압 발생 회로에서는, 정극성과 부극성에서 패널의 γ 특성이 서로 다른 경우, 극성 반전마다 계조 표시 전압의 출력 전압을 보정하거나, 또는, 정극성, 부극성 쌍방에서 표시에 문제가 없는 레벨로 조정해 둘 필요가 있다. 이 때문에, 도 11에 도시한 바와 같이 중간조 전압 입력 단자(V0, V8, V16, V24, V32, V40, V48, V56 및 V63)를 복수 설치하여 외부로부터 보정 전압을 입력하고, 출력 전압을 γ 특성에 맞춘 전압으로 보정할 필요가 있다.

따라서, 극성 반전용으로 액정 구동 전압 작성의 회로를 2계통 집적하고, 각 극성에서 사용하는 저항 분할 회로를 나누는 계조 표시 기준 전압 발생 회로가 생각된다. 또한, 이 극성 반전용으로 액정 구동 전압 작성의 회로를 2계통 이용하는 계조 표시 기준 전압 발생 회로는, 본 발명을 이해하기 쉽게 하기 위해 설명하는 것으로서, 공지 기술이 아니며, 종래 기술이 아니다.

그러나, 저항 분할을 행하는 저항재는 어느 정도 폭을 갖고 설계하지 않으 면, 제조 변동에 의해 저항값이 변동되게 된다. 관통 전류를 억제하기 위해서는, 저항값을 크게 할 필요가 있지만, 변동을 고려하여 저항체의 폭을 확보하고자 하면, 저항체의 길이를 길게 할 필요가 있어, 점유 면적이 많아진다.

따라서, 변동 정밀도와 점유 면적을 고려하면, 저항값을 크게 할 수 없고, 저항 분할 회로를 2계통으로 하면, 저항 분할 회로에 흐르는 관통 전류도 2배로 된다.

또한, 저항 분할 회로에서 작성된 계조 표시 전압을, 각 출력에 설치되는 D/A(디지털/아날로그) 컨버터까지 공급하기 위한 배선이 필요하기 때문에, 출력 수나 계조 수가 많아지면, 배선의 면적도 커지게 되어, 배선의 기생 용량도 많아진다. 이 때문에, 극성 절환에 의한 소비 전류가 증가하여, 라인 반전 구동을 채용하는 장점이 없어지게 된다고 하는 문제가 있다.

따라서, 본 발명의 목적은, 저항 분할의 회로의 점유 면적을 작게 할 수 있음과 함께 소비 전력을 저감할 수 있어, 특성이 서로 다른 정극성 구동 시와 부극성 구동 시의 각각에 최적의 계조 표시 전압이 얻어지는 계조 표시 기준 전압 발생 회로 및 그것을 이용한 액정 구동 장치를 제공하는 것에 있다.

상기 목적을 달성하기 위해, 본 발명의 계조 표시 기준 전압 발생 회로는,

표시 데이터를 디지털-아날로그 변환할 때에 이용하는 계조 표시용의 기준 전압을 생성하는 계조 표시 기준 전압 발생 회로에 있어서,

표시를 행하는 대상물의 기준 전위에 대하여, 정극성 구동용의 복수의 제1 기준 전압을 생성하는 제1 기준 전압 생성부와,

상기 제1 기준 전압 생성부에 의해 생성된 상기 복수의 제1 기준 전압과는 극성이 반대인 부극성 구동용의 복수의 제2 기준 전압을 생성하는 제2 기준 전압 생성부와,

정극성 구동 시에 상기 제1 기준 전압 생성부로부터의 상기 복수의 제1 기준 전압을 출력하는 한편, 부극성 구동 시에 상기 제2 기준 전압 생성부로부터의 상기 복수의 제2 기준 전압을 출력하기 위한 복수의 기준 전압 출력

을 구비하고,

상기 제1 기준 전압 생성부는, 2개의 서로 다른 전원 사이에, 복수의 제1 저항 소자가 직렬로 접속되고, 그 복수의 제1 저항 소자에 의해 상기 2개의 전원의 전압차를 저항 분할함으로써 상기 복수의 제1 기준 전압을 생성하는 제1 래더 저항 회로를 갖고,

상기 제2 기준 전압 생성부는, 2개의 서로 다른 전원 사이에, 복수의 제2 저항 소자가 직렬로 접속되며, 그 복수의 제2 저항 소자에 의해 상기 2개의 전원의 전압차를 저항 분할함으로써 상기 복수의 제2 기준 전압을 생성하는 제2 래더 저항 회로를 갖는 것을 특징으로 한다.

여기서, 「표시를 행하는 대상물의 기준 전위」란, 예를 들면 액정 표시 소자의 대향 전극(공통 전극)의 전위이다.

상기 구성의 계조 표시 기준 전압 발생 회로에 따르면, 상기 제1 기준 전압 생성부의 제1 래더 저항 회로의 복수의 제1 저항 소자에 의한 저항 분할에 의해 생 성된 복수의 제1 기준 전압을, 정극성 구동 시에 복수의 기준 전압 출력으로부터 출력하는 한편, 상기 제2 기준 전압 생성부의 제2 래더 저항 회로의 복수의 제2 저항 소자에 의한 저항 분할에 의해 생성된 복수의 제2 기준 전압을, 부극성 구동 시에 복수의 기준 전압 출력으로부터 출력한다. 이와 같이, 극성 반전용으로 액정 구동 전압 작성을 위한 기준 전압 생성부를 2계통 설치하고, 한쪽의 극성 구동 시에 다른쪽의 필요가 없는 계통의 기준 전압 생성부의 동작을 정지시킴으로써, 특성이 서로 다른 정극성과 부극성 각각에 대응한 기준 전압을 출력 가능하게 함과 함께, 소비 전류를 저감할 수 있다. 따라서, 저항 분할의 회로의 점유 면적을 작게 할 수 있음과 함께 소비 전력을 저감할 수 있고, 또한, 극성 반전 구동하는 계조 표시 기준 전압 발생 회로에서 부극성 시와 정극성 시에서 γ 특성이 서로 달라도, 극성 반전마다 계조 표시 전압을 보정하거나 양 극성에서 문제가 없는 레벨로 조정하거나 하지 않고, 정극성, 부극성 각각에 최적의 계조 표시 전압을 얻을 수 있다. 또한, 정극성 구동용과 부극성 구동용의 2개의 기준 전압 생성용의 제1, 제2 래더 저항 회로를 갖기 때문에, 정극성 및 부극성 각각의 특성에 계조 표시 전압을 정확하게 맞출 수 있다. 또한, 중간 전압을 입력하여 중간 전압의 출력 특성을 보정할 필요가 없어지기 때문에, 중간 전압용의 기준 전원 회로나 입력 단자도 불필요하게 된다.

또한, 일 실시예에서는, 상기 제1 래더 저항 회로의 상기 복수의 제1 저항 소자의 저항비와, 상기 제2 래더 저항 회로의 상기 복수의 제2 저항 소자의 저항비가 서로 다른 것을 특징으로 한다.

상기 실시예에 따르면, 상기 제1 래더 저항 회로의 상기 복수의 제1 저항 소자의 저항비와, 상기 제2 래더 저항 회로의 상기 복수의 제2 저항 소자의 저항비가 서로 다름으로써, 정극성 구동 시와 부극성 구동 시의 각각의 γ 특성에 따른 최적의 계조 표시 전압을 얻을 수 있다.

또한, 일 실시예의 계조 표시 기준 전압 발생 회로는,

상기 제1 기준 전압 생성부의 상기 제1 래더 저항 회로의 양단에 접속된 상기 전원을 분리하기 위한 제1 전원 분리부와,

상기 제2 기준 전압 생성부의 상기 제2 래더 저항 회로의 양단에 접속된 상기 전원을 분리하기 위한 제2 전원 분리부

를 구비한 것을 특징으로 한다.

상기 실시예에 따르면, 상기 제1 기준 전압 생성부의 제1 래더 저항 회로의 양단에 접속된 전원을 제1 전원 분리부에 의해 분리하고, 상기 제2 기준 전압 생성부의 제2 래더 저항 회로의 양단에 접속된 전원을 제2 전원 분리부에 의해 분리함으로써, 관통 전류를 삭감하여 소비 전력을 저감할 수 있다.

또한, 일 실시예에서는, 정극성 구동과 부극성 구동의 절환 시에 소정의 분리 기간, 상기 제1 전원 분리부가 상기 제1 기준 전압 생성부의 상기 제1 래더 저항 회로의 양단에 접속된 상기 전원을 분리함과 함께, 상기 제2 전원 분리부가 상기 제2 기준 전압 생성부의 상기 제2 래더 저항 회로의 양단에 접속된 전원을 분리한다.

또한, 일 실시예의 계조 표시 기준 전압 발생 회로는,

상기 제1 기준 전압 생성부에 설치되며, 상기 복수의 제1 기준 전압을 출력하기 위한 복수의 제1 출력과,

상기 제2 기준 전압 생성부에 설치되며, 상기 복수의 제2 기준 전압을 출력하기 위한 복수의 제2 출력과,

상기 제1 기준 전압 생성부의 상기 복수의 제1 출력과 상기 복수의 기준 전압 출력을 분리하기 위한 제1 출력 분리부와,

상기 제2 기준 전압 생성부의 상기 복수의 제2 출력과 상기 복수의 기준 전압 출력을 분리하기 위한 제2 출력 분리부

를 구비한 것을 특징으로 한다.

상기 실시예에 따르면, 상기 제1 기준 전압 생성부의 상기 복수의 제1 기준 전압을 출력하기 위한 복수의 제1 출력과 상기 복수의 기준 전압 출력을 제1 출력 분리부에 의해 분리하고, 상기 제2 기준 전압 생성부의 상기 복수의 제2 기준 전압을 출력하기 위한 복수의 제2 출력과 상기 복수의 기준 전압 출력을 제2 출력 분리부에 의해 분리하여, 출력 전류를 삭감함으로써, 소비 전력을 저감할 수 있다.

또한, 일 실시예에서는, 정극성 구동과 부극성 구동의 절환 시에 소정의 분리 기간, 상기 제1 출력 분리부가 상기 제1 기준 전압 생성부의 상기 복수의 제1 출력과 상기 복수의 기준 전압 출력을 분리함과 함께, 상기 제2 출력 분리부가 상기 제2 기준 전압 생성부의 상기 복수의 제2 출력과 상기 복수의 기준 전압 출력을 분리한다.

또한, 일 실시예의 계조 표시 기준 전압 발생 회로는, 정극성 구동과 부극성 구동의 절환 시에 소정의 단락 기간, 상기 복수의 기준 전압 출력의 상호 인접하는 출력간을 각각 단락하는 단락부를 구비한 것을 특징으로 한다.

상기 실시예에 따르면, 정극성 구동과 부극성 구동의 절환 시에 소정의 단락 기간, 복수의 기준 전압 출력의 상호 인접하는 출력간을 각각 단락함으로써, 저항 분할에 의해 작성된 계조 표시 전압 각각의 전하를 분배시킴으로써, 극성 반전 시의 기준 전원으로부터의 충방전 전류를 삭감할 수 있다.

또한, 본 발명의 액정 구동 장치는, 상기의 어느 하나의 계조 표시 기준 전압 발생 회로를 구비한 것을 특징으로 한다.

상기 구성의 액정 구동 장치는, 저소비 전력이며 또한 높은 표시 품질로 된다.

<실시예>

이하, 본 발명의 계조 표시 기준 전압 발생 회로 및 액정 구동 장치를 도시의 실시예에 의해 상세하게 설명한다.

도 1은 본 발명의 실시의 일 형태의 계조 표시 기준 전압 발생 회로를 이용한 액정 구동 장치를 구비하는 액정 표시 장치의 블록 구성을 도시하고 있다.

이 액정 표시 장치는, TFT 방식의 액정 패널(1)과, 그 액정 패널(1) 내에 대향 전극(2)과, 소스 드라이버부(3)와, 게이트 드라이버부(4)와, 컨트롤러(5)와, 액정 구동 전원(6)을 구비하고 있다. 상기 소스 드라이버부(3)와 게이트 드라이버부(4)와 컨트롤러(5) 및 액정 구동 전원(6)으로 액정 구동 장치를 구성하고 있다.

상기 컨트롤러(5)는, 소스 드라이버부(3)에 표시 데이터 D 및 제어 신호 S1, S11∼S14를 입력하는 한편, 게이트 드라이버부(4)에 제어 신호 S2를 입력한다. 또한, 액정 구동 전원(6)은, 소스 드라이버부(3)에 전압 VH, VL을 공급하는 한편, 게이트 드라이버부(4)에 전압을 공급함과 함께, 극성 반전 신호 REV에 기초하는 공통 전위 Vcom을 대향 전극(2)에 인가한다.

상기 구성의 액정 표시 장치에서, 외부로부터 입력된 표시 데이터는, 컨트롤러(5)를 통하여 디지털 신호인 표시 데이터 D가, 제어 신호 S1에 동기하여 소스 드라이버부(3)에 입력된다. 그렇게 하면, 소스 드라이버부(3)는, 입력된 표시 데이터 D를 제1 소스 드라이버 SD1∼제n 소스 드라이버 SDn에 시분할에 의해 래치하고, 그 후, 컨트롤러(5)로부터 입력되는 수평 동기 신호(도시 생략)에 동기하여 작성된 신호에 동기하여 D/A 변환한다. 그리고, 표시 데이터 D를 D/A 변환함으로써 생성된 계조 표시 전압을, 소스 신호 라인(도시 생략)을 통하여, 액정 패널(1) 내의 대응하는 상기 액정 표시 소자에 출력한다.

도 2는 도 1에 도시하는 제1∼제n 소스 드라이버 SD1∼SDn 중의 하나의 블록도를 도시하고 있다. 입력된 디지털 신호의 표시 데이터 D는, R(적), G(녹), B(청)의 표시 데이터(DR, DG, DB)를 갖고 있다. 그리고, 이 표시 데이터 D는, 일단 입력 래치 회로(31)에 래치된 후, 컨트롤러(5)(도 1에 도시함)로부터 제어 신호 S1(스타트 펄스 SP 및 클럭 CK)에 의해 시프트하는 시프트 레지스터(32)의 동작에 맞춰, 시분할에 의해 샘플링 메모리(33)에 기억된다. 그 후, 컨트롤러(5)로부터의 수평 동기 신호(도시 생략)에 기초하여 홀드 메모리(34)에 일괄 전송된다. 또한, S는 캐스케이드 출력이다.

도 2에 도시하는 계조 표시 기준 전압 발생 회로(39)는, 외부 기준 전압 발생 회로(도 1에서의 액정 구동 전원(6)에 상당)로부터의 기준 전원 VH, VL에 기초하여, 각 레벨의 기준 전압을 발생한다. 홀드 메모리(34)의 데이터는, 레벨 시프터 회로(35)를 통하여 D/A 변환 회로(디지털-아날로그 변환 회로)(36)에 송출되어, 계조 표시 기준 전압 발생 회로(39)로부터의 각 레벨의 기준 전압에 기초하여 아날로그 전압으로 변환된다. 그리고, 출력 회로(37)에 의해, 액정 구동 전압 출력 단자(38)로부터, 상기 계조 표시 전압으로서, 각 액정 표시 소자 A의 소스 신호 라인(14)에 출력된다(도 7 참조). 이 때의 상기 기준 전압의 레벨 수가 상기 표시 가능한 계조 수로 된다.

또한, 도 3은 상기 계조 표시 기준 전압 발생 회로(39)를 도시하고 있다.

도 3에 도시한 바와 같이, 기준 전원 VH와 기준 전원 VL 사이에, 복수의 제1 저항 소자의 일례로서의 정극성용 저항 RH0∼RH64가 직렬로 접속된 제1 래더 저항 회로를 갖는 제1 기준 전압 생성부 LDH를 설치하고 있다. 상기 제1 기준 전압 생성부 LDH의 정극성용 저항 RH0∼RH64에 의한 저항 분할에 의해 복수의 제1 기준 전압 VH0∼VH63을 생성한다. 상기 정극성용 저항 RH0과 기준 전원 VH 사이를 아날로그 스위치 SWHH를 통하여 접속하고 있다. 한편, 정극성용 저항 RH64와 기준 전원 VL 사이를 아날로그 스위치 SWHL을 통하여 접속하고 있다. 상기 아날로그 스위치 SWHH, SWHL은, 제1 전원 분리부를 구성하고 있으며, 제어 신호 S11에 의해 제어된다. 또한, 상호 인접하는 정극성용 저항 RH0∼RH64 사이의 접속점인 복수의 제1 출력 단자 TH0∼TH63으로부터 제1 기준 전압 VH0∼VH63을 각각 출력한다. 상기 제 1 기준 전압 VH0∼VH63을 출력하는 복수의 제1 출력 단자 TH0∼TH63을 아날로그 스위치 SWH0∼SWH63의 일단에 각각 접속하고 있다. 상기 아날로그 스위치 SWH0∼SWH63은, 제1 출력 분리부를 구성하고 있으며, 제어 신호 S11에 의해 제어된다. 그리고, 상기 아날로그 스위치 SWH0∼SWH63의 타단을, 기준 전압 V0∼V63을 출력하기 위한 기준 전압 출력 단자 T0∼T63에 접속하고 있다.

또한, 도 3에 도시한 바와 같이, 기준 전원 VH와 기준 전원 VL 사이에, 복수의 제2 저항 소자의 일례로서의 부극성용 저항 RL64∼RL0이 직렬로 접속된 제2 래더 저항 회로를 갖는 제2 기준 전압 생성부 LDL을 설치하고 있다. 상기 제2 기준 전압 생성부 LDL의 부극성용 저항 RL64∼RL0에 의한 저항 분할에 의해 복수의 제2 기준 전압 VL63∼VL0을 생성한다. 부극성용 저항 RL64와 기준 전원 VH 사이를 아날로그 스위치 SWLH를 통하여 접속하고 있다. 한편, 상기 부극성용 저항 RL0과 기준 전원 VL 사이를 아날로그 스위치 SWLL을 통하여 접속하고 있다. 상기 아날로그 스위치 SWLH, SWLL은, 제2 전원 분리부를 구성하고 있으며, 제어 신호 S12에 의해 제어된다. 또한, 상호 인접하는 부극성용 저항 RL64∼RL0 사이의 접속점인 복수의 제2 출력 단자 TL63∼TL0으로부터 제2 기준 전압 VL63∼VL0을 각각 출력한다. 상기 제2 기준 전압 VL63∼VL0을 출력하는 복수의 제2 출력 단자 TL63∼TL0을 아날로그 스위치 SWL0∼SWL63의 일단에 각각 접속하고 있다. 상기 아날로그 스위치 SWL0∼SWL63은, 제2 출력 분리부를 구성하고 있으며, 제어 신호 S12에 의해 제어된다. 그리고, 상기 아날로그 스위치 SWL63∼SWL0의 타단을, 기준 전압 V0∼V63을 출력하기 위한 기준 전압 출력 단자 T0∼T63에 접속하고 있다.

또한, 상호 인접하는 기준 전압 출력 단자 T0∼T63 사이를 아날로그 스위치 SWS0∼SWS62에 의해 각각 접속하고 있다. 상기 아날로그 스위치 SWS0∼SWS62는, 단락부를 구성하고 있으며, 제어 신호 S13에 의해 제어된다.

도 4는 상기 계조 표시 기준 전압 발생 회로(39)의 타이밍차트이다. 도 4에 도시하는 극성 반전 신호 REV는, 1수평 기간마다 반전하는 신호로서, 컨트롤러(5)에서 수평 동기 신호로부터 작성된다. 또한, 컨트롤러(5)에서는, 제어 신호 S11이, 극성 반전 신호 REV의 반전 신호와 제어 신호 S14의 논리곱을 취함으로써 작성되며, 제어 신호 S12가, 극성 반전 신호 REV와 제어 신호 S14의 논리곱을 취함으로써 작성된다. 또한, 제어 신호 S13, S14는, 극성 반전 신호 REV의 상승 엣지 및 하강 엣지로부터 딜레이 회로를 이용하여 컨트롤러(5)에서 작성된다.

도 4에 도시한 바와 같이, 극성 반전 신호 REV가 로우 레벨인 기간(정극성 구동)은, 제어 신호 S11이 하이 레벨로 되어, 아날로그 스위치 SWHH, SWHL, SWH0∼SWH63이 온된다. 그것에 의해, 정극성용 저항 RH0∼RH64의 각 제1 출력 단자 TH0∼TH63과 기준 전압 출력 단자 T0∼T63이 각각 접속되어, 기준 전압 출력 단자 T0∼T63으로부터는 정극성용 저항 RH0∼RH64의 저항비에 따른 전압이 출력된다. 이 때 도 4에 도시한 바와 같이, 제어 신호 S12는 로우 레벨로 되어, 아날로그 스위치 SWL63∼SWL0이 오프되어, 부극성용 저항 RL64∼RL0과 기준 전압 출력 단자 T0∼T63은 분리된다. 또한, 이 때, 도 4에 도시한 바와 같이, 제어 신호 S13은 로우 레벨로 되어, 아날로그 스위치 SWS0∼SWS62가 오프되어, 기준 전압 출력 단자 T0∼T63 사이는 분리되며, 기준 전압 출력 단자 T0∼T63으로부터 전압 V63∼V0이 각각 출력된다.

한편, 극성 반전 신호 REV가 하이 레벨인 기간(부극성 구동)은, 도 4에 도시한 바와 같이, 제어 신호 S12가 하이 레벨로 되어, 아날로그 스위치 SWLH, SWLL, SWL63∼SWL0이 온된다. 그것에 의해, 부극성용 저항 RL64∼RL0의 각 제2 출력 단자 TL63∼TL0과 기준 전압 출력 단자 T0∼T63이 각각 접속되어, 기준 전압 출력 단자 T0∼T63으로부터는 부극성용 저항 RL64∼RL0의 저항비에 따른 전압이 출력된다. 이 때, 도 4에 도시한 바와 같이 제어 신호 S11은 로우 레벨로 되어, 아날로그 스위치 SWH0∼SWH63이 오프되어, 정극성용 저항 RH0∼RH64의 각 제1 출력 단자 TH0∼TH63과 기준 전압 출력 단자 T0∼T63은 분리된다. 또한, 이 때, 도 4에 도시한 바와 같이 제어 신호 S13은 로우 레벨로 되어, 아날로그 스위치 SWS0∼SWS62가 오프되어, 기준 전압 출력 단자 T0∼T63 사이는 분리되고, 기준 전압 출력 단자 T0∼T63으로부터 전압 V63∼V0이 각각 출력된다.

상기 극성 반전 신호 REV가 로우 레벨로부터 하이 레벨로 절환될 때, 도 4에 도시한 바와 같이 제어 신호 S11 및 제어 신호 S12가 모두 로우 레벨로 되는 기간 t1(제어 신호 S14가 로우 레벨)을 설정한다. 그렇게 함으로써, 아날로그 스위치 SWHH, SWHL과 아날로그 스위치 SWH0∼SWH63을 오프로 하여, 기준 전원 VH로부터 기준 전원 VL에의 관통 전류를 삭감한다. 또한, 이 절환 시의 기간 t1에서, 도 4에 도시한 바와 같이, 제어 신호 S13이 하이 레벨로 되는 기간 t2를 설정하고, 기준 전압 출력 단자 T0∼T63 사이를 단락하여 전하를 분배시킴으로써, 반전 시에 발생하는 기준 전원 VH 및 기준 전원 VL로부터의 충방전 전류를 삭감한다.

극성 반전 신호 REV가 하이 레벨로부터 로우 레벨로 절환될 때에도 마찬가지로, 도 4에 도시한 바와 같이, 제어 신호 S11 및 제어 신호 S12가 모두 로우 레벨로 되는 기간 t1'(제어 신호 S14가 로우 레벨)을 설정한다. 그렇게 함으로써, 아날로그 스위치 SWLH, SWLL과 아날로그 스위치 SWL63∼SWL0을 오프로 하여, 기준 전원 VH로부터 기준 전원 VL에의 관통 전류를 삭감한다. 또한, 이 절환 시의 기간 t1'에서, 도 4에 도시한 바와 같이, 제어 신호 S13이 하이 레벨로 되는 기간 t2'를 설정하고, 기준 전압 출력 단자 T0∼T63 사이를 단락하여 전하를 분배하여, 기준 전원 VH 및 기준 전원 VL로부터의 충방전 전류를 삭감한다.

상기 기간 t2에서는, 제어 신호 S11 및 제어 신호 S12는 로우 레벨에서 아날로그 스위치는 오프이고 제1 및 제2 래더 저항 회로는 기준 전원 VH, VL로부터 분리되어 있기 때문에, 표시에는 영향은 없다.

이와 같이, 도 3에 도시하는 계조 표시 기준 전압 발생 회로(39)는, 종래의 도 11에 도시하는 계조 표시 기준 전압 발생 회로(139)와 달리, 중간 전압(V0, V8, V16, V24, V32, V40, V48, V56 및 V63)의 입력을 필요로 하지 않는다. 그 이유는, 2계통의 저항 분할의 저항값을 각각 정극성과 부극성의 γ 특성에 맞춰 작성해 둠으로써, 중간 전압을 입력하여 중간 전압의 출력 특성을 보정할 필요가 없어지기 때문이다.

또한, 도 5는 상기 계조 표시 기준 전압 발생 회로(39)의 정극성 구동 시의 출력 전압과 공통 전위의 관계 및 부극성 구동 시의 출력 전압과 공통 전위의 관계를 도시하고 있으며, 도 5의 좌측 절반이 정극성 구동 시의 출력 전압이고, 도 5의 우측 절반이 부극성 구동 시의 출력 전압이다.

도 5에 도시한 바와 같이 라인 반전 구동에서는, 액정을 교류 구동 즉 극성이 교대로 변화되는 전압으로 구동하기 위해 대향 전극(2)에 인가하는 공통 전위 Vcom을 1수평 기간마다 반전한다. 상기 공통 전위 Vcom에 대하여 플러스측으로 되는 경우를 정극성 구동으로 하고, 전압 VH0∼VH63은 공통 전위 Vcom보다도 높아, VH63<VH62…VH1<VH0으로 되어 있다. 한편, 공통 전위 Vcom에 대하여 마이너스측으로 되는 경우를 부극성 구동으로 하고, 전압 VL63∼VL0은 공통 전위 Vcom보다도 낮아, VL0<VL1…VL62<VL63으로 되어 있다.

상기 구성의 계조 표시 기준 전압 발생 회로(39)에 따르면, 정극성 구동 시에 제1 기준 전압 생성부 LDH에 의해 생성된 제1 기준 전압 VH0∼VH63을 기준 전압 출력 단자 T0∼T63으로부터 각각 출력하는 한편, 부극성 구동 시에 제2 기준 전압 생성부 LDL에 의해 생성된 제2 기준 전압 VL0∼VL63을 기준 전압 출력 단자 T0∼T63으로부터 각각 출력함으로써, 극성 반전용으로 액정 구동 전압 작성을 위한 기준 전압 생성부를 2계통 설치하고, 한쪽의 극성 구동 시에 다른쪽의 필요가 없는 계통의 기준 전압 생성부의 동작을 정지시킴으로써, 소비 전류를 저감한다. 따라서, 저항 분할의 회로의 점유 면적을 작게 할 수 있음과 함께 소비 전력을 저감할 수 있다. 또한, 상기 계조 표시 기준 전압 발생 회로(39)에서는, 부극성 시와 정극성 시에서 γ 특성이 서로 달라도, 극성 반전마다 계조 표시 전압을 보정하거나 양 극성에서 문제가 없는 레벨로 조정하거나 하지 않고, 정극성, 부극성 각각에 최적의 계조 표시 전압을 얻을 수 있다. 또한, 정극성 구동용과 부극성 구동용의 2 개의 기준 전압 생성용의 제1, 제2 래더 저항 회로 LDH, LDL을 갖기 때문에, 정극성 및 부극성 각각의 특성에 계조 표시 전압을 정확하게 맞출 수 있다. 또한, 중간 전압을 입력하여 중간 전압의 출력 특성을 보정할 필요가 없어지기 때문에, 중간 전압용의 기준 전원 회로나 입력 단자도 불필요하게 된다.

또한, 상기 제1 래더 저항 회로의 정극성용 저항 RH0∼RH64의 저항비와, 제2 래더 저항 회로의 부극성용 저항 RL0∼RL64의 저항비가 서로 다름으로써, 정극성 구동 시와 부극성 구동 시의 각각의 γ 특성에 따른 최적의 계조 표시 전압을 얻을 수 있다.

또한, 정극성 구동과 부극성 구동의 절환 시에 소정의 분리 기간(t1, t1'), 제1 기준 전압 생성부 LDH의 제1 래더 저항 회로(정극성용 저항 RH0∼RH64)의 양단에 접속된 기준 전원 VH, VL을 아날로그 스위치 SWHH, SWHL(제1 전원 분리부)에 의해 분리하고, 제2 기준 전압 생성부 LDL의 제2 래더 저항 회로(부극성용 저항 RL0∼RL64)의 양단에 접속된 기준 전원 VH, VL을 아날로그 스위치 SWLH, SWLL(제2 전원 분리부)에 의해 분리함으로써, 관통 전류를 삭감하여 소비 전력을 저감할 수 있다.

또한, 정극성 구동과 부극성 구동의 절환 시에 소정의 분리 기간(t1, t1'), 제1 기준 전압 생성부 LDH의 제1 출력 단자 TH0∼TH63과 기준 전압 출력 단자 T0∼T63을 아날로그 스위치 SWH0∼SWH63(제1 출력 분리부)에 의해 분리하고, 제2 기준 전압 생성부 LDL의 제2 출력 단자 TL0∼TL63과 기준 전압 출력 단자 T0∼T63을 아날로그 스위치 SWL63∼SWL0(제2 출력 분리부)에 의해 분리하여, 출력 전류를 삭감 함으로써, 소비 전력을 저감할 수 있다.

또한, 정극성 구동과 부극성 구동의 절환 시에 소정의 단락 기간(t2, t2'), 기준 전압 출력 단자 T0∼T63의 상호 인접하는 단자간을 각각 단락함으로써, 저항 분할에 의해 작성된 계조 표시 전압 각각의 전하를 분배시킴으로써, 극성 반전 시에 발생하는 기준 전원으로부터의 충방전 전류를 삭감할 수 있다.

또한, 상기 계조 표시 기준 전압 발생 회로(39)를 액정 구동 장치에 이용함으로써, 저소비 전력이며 또한 표시 품질이 양호한 액정 표시 장치를 실현할 수 있다.

상기 실시예에서는, 계조 표시 기준 전압 발생 회로를 이용한 액정 구동 장치에 대하여 설명하였지만, 본 발명의 계조 표시 기준 전압 발생 회로는, 계조 표시용의 복수의 기준 전압이 필요한 다른 표시 장치의 구동 장치에 적용해도 된다.

이상, 본 발명의 실시예를 설명하였지만, 이것은 다양하게 변경해도 되는 것은 명백하다. 그와 같은 변경은, 본 발명의 정신과 범위로부터의 일탈이라고 간주되어서는 안되며, 당업자에게 있어서 자명한 변경은 모두, 다음에 계속되는 청구항의 범위 내에 포함되는 것이다.

본 발명에 따르면, 저항 분할의 회로의 점유 면적을 작게 할 수 있음과 함께 소비 전력을 저감할 수 있어, 특성이 서로 다른 정극성 구동 시와 부극성 구동 시의 각각에 최적의 계조 표시 전압이 얻어지는 계조 표시 기준 전압 발생 회로 및 그것을 이용한 액정 구동 장치를 제공할 수 있다.

Claims

표시 데이터를 디지털-아날로그 변환할 때에 이용하는 계조 표시용의 기준 전압을 생성하는 계조 표시 기준 전압 발생 회로에 있어서,

표시를 행하는 대상물의 기준 전위에 대하여, 정극성 구동용의 복수의 제1 기준 전압을 생성하는 제1 기준 전압 생성부와,

상기 제1 기준 전압 생성부에 의해 생성된 상기 복수의 제1 기준 전압과는 극성이 반대인 부극성 구동용의 복수의 제2 기준 전압을 생성하는 제2 기준 전압 생성부와,

정극성 구동 시에 상기 제1 기준 전압 생성부로부터의 상기 복수의 제1 기준 전압을 출력하는 한편, 부극성 구동 시에 상기 제2 기준 전압 생성부로부터의 상기 복수의 제2 기준 전압을 출력하기 위한 복수의 기준 전압 출력

을 구비하고,

상기 제1 기준 전압 생성부는, 2개의 서로 다른 전원 사이에, 복수의 제1 저항 소자가 직렬로 접속되며, 그 복수의 제1 저항 소자에 의해 상기 2개의 전원의 전압차를 저항 분할함으로써 상기 복수의 제1 기준 전압을 생성하는 제1 래더 저항 회로를 갖고,

상기 제2 기준 전압 생성부는, 상기 2개의 전원 사이에, 복수의 제2 저항 소자가 직렬로 접속되고, 그 복수의 제2 저항 소자에 의해 상기 2개의 전원의 전압차를 저항 분할함으로써 상기 복수의 제2 기준 전압을 생성하는 제2 래더 저항 회로를 갖고,

상기 계조 표시 기준 전압 발생 회로는,

상기 제1 기준 전압 생성부의 상기 제1 래더 저항 회로의 양단에 접속된 상기 전원을 분리하기 위한 제1 전원 분리부와,

상기 제2 기준 전압 생성부의 상기 제2 래더 저항 회로의 양단에 접속된 상기 전원을 분리하기 위한 제2 전원 분리부

를 더 구비한 것을 특징으로 하는 계조 표시 기준 전압 발생 회로.
제1항에 있어서,

상기 제1 래더 저항 회로의 상기 복수의 제1 저항 소자의 저항비와, 상기 제2 래더 저항 회로의 상기 복수의 제2 저항 소자의 저항비가 서로 다른 것을 특징으로 하는 계조 표시 기준 전압 발생 회로.
삭제
제1항 또는 제2항에 있어서,

정극성 구동과 부극성 구동의 절환 시의 소정의 분리 기간동안, 상기 제1 전원 분리부는 상기 제1 기준 전압 생성부의 상기 제1 래더 저항 회로의 양단에 접속된 상기 전원을 분리함과 함께, 상기 제2 전원 분리부는 상기 제2 기준 전압 생성부의 상기 제2 래더 저항 회로의 양단에 접속된 상기 전원을 분리하는 것을 특징으로 하는 계조 표시 기준 전압 발생 회로.
제1항 또는 제2항에 있어서,

상기 제1 기준 전압 생성부에 설치되며, 상기 복수의 제1 기준 전압을 출력하기 위한 복수의 제1 출력과,

상기 제2 기준 전압 생성부에 설치되며, 상기 복수의 제2 기준 전압을 출력하기 위한 복수의 제2 출력과,

상기 제1 기준 전압 생성부의 상기 복수의 제1 출력과 상기 복수의 기준 전압 출력을 분리하기 위한 제1 출력 분리부와,

상기 제2 기준 전압 생성부의 상기 복수의 제2 출력과 상기 복수의 기준 전압 출력을 분리하기 위한 제2 출력 분리부

를 구비한 것을 특징으로 하는 계조 표시 기준 전압 발생 회로.
제5항에 있어서,

정극성 구동과 부극성 구동의 절환 시의 소정의 분리 기간동안, 상기 제1 출력 분리부는 상기 제1 기준 전압 생성부의 상기 복수의 제1 출력과 상기 복수의 기준 전압 출력을 분리함과 함께, 상기 제2 출력 분리부는 상기 제2 기준 전압 생성부의 상기 복수의 제2 출력과 상기 복수의 기준 전압 출력을 분리하는 것을 특징으로 하는 계조 표시 기준 전압 발생 회로.
제1항에 있어서,

정극성 구동과 부극성 구동의 절환 시의 소정의 단락 기간동안, 상기 복수의 기준 전압 출력의 상호 인접하는 출력 사이를 각각 단락하는 단락부를 구비한 것을 특징으로 하는 계조 표시 기준 전압 발생 회로.
제1항의 계조 표시 기준 전압 발생 회로를 구비한 것을 특징으로 하는 액정 구동 장치.