KR100778868B1 - 디지털 광 처리장치 및 그 제조 방법 - Google Patents
디지털 광 처리장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100778868B1 KR100778868B1 KR1020060084158A KR20060084158A KR100778868B1 KR 100778868 B1 KR100778868 B1 KR 100778868B1 KR 1020060084158 A KR1020060084158 A KR 1020060084158A KR 20060084158 A KR20060084158 A KR 20060084158A KR 100778868 B1 KR100778868 B1 KR 100778868B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- electrode
- dmd
- forming
- dmd element
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 72
- 239000004065 semiconductor Substances 0.000 claims abstract description 71
- 239000002184 metal Substances 0.000 claims abstract description 25
- 238000000227 grinding Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 2
- 229910000679 solder Inorganic materials 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- 230000000149 penetrating effect Effects 0.000 abstract 3
- 235000012431 wafers Nutrition 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000740 bleeding effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
- G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
- G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
- G02B26/0833—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B5/00—Optical elements other than lenses
- G02B5/08—Mirrors
- G02B5/09—Multifaceted or polygonal mirrors, e.g. polygonal scanning mirrors; Fresnel mirrors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Mechanical Light Control Or Optical Switches (AREA)
Abstract
본 발명에 따른 디지털 광 처리 장치는, 그 상면에 형성된 DMD 소자를 포함하는 제1 반도체 기판으로서, 상기 DMD 소자와 전기적으로 접속되고 상기 제1 반도체 기판을 관통하여 형성되어 상기 제1 반도체 기판의 상기 DMD 소자가 형성된 상기 상면과 대향하는 후면을 통해 일단이 노출되는 관통 전극을 포함하는, 상기 제1 반도체 기판; 복수의 MOS 트랜지스터 및 적어도 1층의 금속 배선이 형성된 제2 반도체 기판; 및 상기 제1 반도체 기판의 상기 후면을 통해 노출된 상기 관통 전극의 일단과 상기 제2 반도체 기판 위에 형성된 상기 금속 배선을 전기적으로 접속하는 접속 수단;을 포함한다. 여기서, 상기 DMD 소자는, 마이크로미러와, 상기 마이크로미러를 지지하는 힌지 및 요크를 포함하고, 상기 제1 반도체 기판 위에는 상기 DMD 소자 및 상기 관통 전극을 전기적으로 연결하는 랜딩 전극이 형성될 수 있다.
DLP, DMD
Description
도 1은 종래의 디지털 광 처리장치를 도시한 사시도이다.
도 2는 본 발명의 디지털 광 처리장치의 제조 방법에 따라 제1 반도체 기판 위에 관통 전극 및 DMD(Digital Micromirror Device)를 형성하는 과정을 설명하는 단면도이다.
도 3은 본 발명의 디지털 광 처리장치의 제조 방법에 따라 제2 반도체 기판에 DLP(Digital Lighting Processor)의 제어 회로를 형성하는 과정을 설명하는 단면도이다.
도 4는 본 발명의 디지털 광 처리장치의 제조 방법에 따라 제2 반도체 기판 위에 제1 반도체 기판을 적층한 상태를 도시한 단면도이다.
본 발명은 반도체 소자 및 그 제조 기술에 관한 것으로서, 보다 자세하게는, 디지털 광 처리장치 및 그 제조 방법에 관한 것이다.
최근, 대화면, 고화질 디스플레이 장치가 다양하게 개발되고 있으며, 특히 디지털 광 처리장치(Digital Lighting Processor)는 기존의 브라운관 방식이나 액정 방식, 플라스마 방식 등과 완전히 다른 투사 방식으로서, DMD(Digital Micromirror Device) 칩을 이용하여 이미지의 고정밀 표시를 구현하는 장치를 말한다.
DLP(디지털 광학 기술) 방식은 시스템의 심장부인 표시 디바이스에 하나의 화소(pixel)에 대응하는 극소의 거울을 기판 표면에 배치한 DMD 소자를 이용한다. 보통, 1픽셀에 14∼16㎜ 크기의 마이크로미러(Micromirror)가 형성되며, 이 마이크로미러가 신호에 따라 반사 각도를 달리하면서 이미지를 구현하게 된다. 거울과 거울 사이의 간격은 1㎜로 매우 촘촘하기 때문에, 고선명(HD) 디지털 텔레비전과 같은 대용량, 고화질, 고휘도의 동영상 처리에 적합하다. 또한, 초소형의 거울이 색과 그레데이션(Gradation)을 표현하므로, 색 번짐이나 얼룩짐이 없고, 화면 중앙부와 주변부의 색과 밝기의 균일성이 우수하다.
도 1에는 일반적인 DLP 소자를 개략적으로 도시하였다. 도 1에서 보듯이, DLP 소자는 영상 이미지 형태를 결정하는 복수의 CMOS(Complementary Metal Oxide Semiconductor) 트랜지스터가 형성된 트랜지스터 영역(10)과 실제 빛을 필요한 영영만 반사시켜 화면에 투영시켜 줌으로써 이미지를 표시하는 DMD 영역을 포함한다. DMD 영역은 MEMS(Micro Electro Mechanical System) 기술을 이용하여 형성된 마이크로미러(21)와, 미이크로미러(21)를 지탱하는 하부 구조인 힌지(22) 및 요크(23) 를 포함한다.
현재, 도 1에 도시한 DLP 소자는 트랜지스터 영역(10)과 DMD 영역을 하나의 웨이퍼에 구현하는 방식으로 제조되는데, 트랜지스터 영역 위에서 BEOL(Back End of the Line; 배선 공정) 공정에 따라 형성되는 금속 라인 등이 DMD 영역의 특성 즉, 이미지의 밝기와 선명도에 좋지 않은 영향을 미치게 된다. 또한, 크기가 상대적으로 큰 DMD 영역과 크기가 상대적으로 작은 트랜지스터 영역에 대한 제조 공정이 동시에 진행되기 때문에 사진 공정(Photolithography Process)에 어려움이 따르며, 공정 중에 결함도 많이 발생하게 된다. 따라서, 트랜지스터를 형성하기 위한 전(前) 공정이 DMD 영역을 형성하기 위한 공정에 영향을 미치게 되어 소자의 특성이 저하되는 문제가 발생하게 된다. 특히, DLP 동작시 상부의 DMD 구조를 지지하는 금속 라인 구조 및 트랜지스터와의 전기적 연결 통로인 콘택 구조에 높은 전류밀도가 발생하므로 소자의 수명에도 많은 문제점이 야기된다. 더구나, 해상도의 향상을 위해서는 DMD 영역 아래에 형성되는 트랜지스터들의 성능 및 집적도 향상이 필요하지만, 제한된 트랜지스터 형성 영역 때문에 트랜지스터의 성능 및 집적도 향상에 제한이 따르게 된다.
본 발명은 상술한 종래 기술의 문제점을 해결하기 위한 것으로서, DLP 소자를 구성하는 DMD 영역 및 트랜지스터 영역을 각기 다른 웨이퍼 위에서 제조한 후 시스템 인 패키지(System In Package) 방식을 이용하여 적층한 새로운 구조의 디지털 광 처리장치 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 디지털 광 처리 장치의 제조 방법은, 제1 반도체 기판 내에 소정의 깊이로 관통 전극을 형성하는 단계와, 상기 제1 반도체 기판 위에 상기 관통 전극과 전기적으로 연결되는 DMD 소자 구조를 형성하는 단계와, 제2 반도체 기판 내에 복수의 MOS 트랜지스터를 형성하는 단계와, 상기 제2 반도체 기판 위에 적어도 1층의 금속 배선을 형성하는 단계와, 상기 제1 반도체 기판에서 상기 DMD 소자가 형성된 표면과 대향하는 후면을 그라인딩하여 상기 관통 전극을 노출시키는 단계와, 상기 제2 반도체 기판 위에 상기 제1 반도체 기판을 적층하는 단계를 포함한다.
또한, 본 발명에 따른 디지털 광 처리 장치는, 그 상면에 형성된 DMD 소자를 포함하는 제1 반도체 기판으로서, 상기 DMD 소자와 전기적으로 접속되고 상기 제1 반도체 기판을 관통하여 형성되어 상기 제1 반도체 기판의 상기 DMD 소자가 형성된 상기 상면과 대향하는 후면을 통해 일단이 노출되는 관통 전극을 포함하는, 상기 제1 반도체 기판; 복수의 MOS 트랜지스터 및 적어도 1층의 금속 배선이 형성된 제2 반도체 기판; 및 상기 제1 반도체 기판의 상기 후면을 통해 노출된 상기 관통 전극의 일단과 상기 제2 반도체 기판 위에 형성된 상기 금속 배선을 전기적으로 접속하는 접속 수단;을 포함한다. 여기서, 상기 DMD 소자는, 마이크로미러와, 상기 마이크로미러를 지지하는 힌지 및 요크를 포함하고, 상기 제1 반도체 기판 위에는 상기 DMD 소자 및 상기 관통 전극을 전기적으로 연결하는 랜딩 전극이 형성될 수 있다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 DLP 소자 및 그 제조 방법에 대하여 상세히 설명한다.
본 발명에 따른 DLP 소자는 DMD 소자와 그 하부의 트랜지스터를 별도의 반도 체 웨이퍼를 통해 제조하고, 이를 시스템-인-패키지(System In Package; SiP) 방식으로 적층하여 형성되는데, 먼저 도 2를 참조하여 DMD 구조를 형성하는 방법을 설명하면 다음과 같다.
도 2(a)를 참조하면, 먼저 제1 반도체 기판(100)을 준비하고, 여기에 통상의 사진 공정 및 식각 공정을 진행하여, 관통 전극(102)을 형성한다. 자세하게는, 제1 반도체 기판(100) 위에 포토레지스트막을 도포하고, 이를 패터닝하여 기판의 일부를 노출시킨 후, 노출된 기판을 식각하여 소정의 깊이를 가진 트렌치(미도시)를 형성한다. 이때, 트렌치는 기판(100)을 관통하지 않는 깊이로 형성되는 것이 바람직하다. 그리고, 트렌치 내부를 도전성 물질, 예컨대 전기전도성이 우수한 금속으로 매립하여 관통 전극(102)을 형성하게 된다. 후술하겠지만, 관통 전극(102)은 초기에는 제1 반도체 기판(100)을 관통하지 않도록 형성되지만, 이후 제1 반도체 기판(100)의 후면 그라인딩 공정에 의해 제1 반도체 기판(100)을 관통하도록 형성된다.
그 후, 통상의 DMD 소자 제조 공정을 통해 도 2(b)와 같은 마이크로미러 구조를 형성한다. 도 2(b)에는 DMD 소자 구조에 대한 개략적인 단면을 도시하였는데, 이러한 DMD 소자 구조는 다음과 같은 방식으로 제조될 수 있다. 즉, 관통 전극(102)이 형성된 제1 반도체 기판(100) 위에 소정의 금속 라인(120)을 형성한다. 후술하겠지만, 금속 라인(120)은 랜딩 전극으로서, 관통 전극(102)을 통해 그 하부의 트랜지스터 영역과 전기적으로 연결될 수 있다. 다음으로, 금속 라인(120) 위에 산화막 증착 및 선택적 식각을 이용하여 미러면(160)을 지지하는 하부 구조인 힌지 및 요크면(140)을 형성한다. 그 위에 다시 일정 두께의 산화막(23)을 증착하고, 미러와 요크를 서로 연결하는 구조물을 형성할 부분만을 선택적으로 식각한다. 그리고 나서, 그 결과면 위에 표면 증착 공정을 이용하여 마이크로미러(160)을 형성한다. 마지막으로, 에칭 공정을 통해 희생 산화막을 제거하면 도 2(b)와 같은 DMD 구조를 얻을 수 있다. 상술한 DMD 소자의 제조 방법은 종래의 방법(공개특허공보 제1992-1967호, 공개일자 1992년 1월 30일, 텍사스 인스트루먼츠 인코포레이티드)을 이용할 수 있으므로, 여기서는 보다 자세한 설명을 생략한다. 다만, 본 발명에서의 DMD 구조는 트랜지스터가 형성되지 않은 별도의 반도체 기판 위에 형성되며, DMD 소자를 외부 트랜지스터 영역과 연결해주는 금속 라인(120)을 포함하는 것을 특징으로 한다. 금속 라인(120)은 앞에서 설명한 바와 같이, DMD 소자 구조를 지지함과 더불어 외부 트랜지스터 영역과 관통 전극(102)을 통해 연결될 수 있다.
그리고, 도 2(c)에서 보듯이, DMD 구조를 최종 완성한 후에는, 제1 반도체 기판(100)의 후면, 즉 DMD 구조가 형성된 제1 반도체 기판의 표면과 대향하는 면을 그라인딩하여, 관통 전극(102)의 일단을 제1 반도체 기판(100)의 후면을 통해 노출시킨다. 이 때, 도면에는 도시하지 않았으나, 관통 전극은 식각하지 않고 웨이퍼만을 선택적으로 식각하는 플라즈마 식각을 적용하여, 기판의 후면을 소정의 두께만큼 더 식각함으로써, 관통 전극(102)이 기판 위로 소정의 높이만큼 돌출되도록 하는 것이 더욱 바람직하다.
다음으로, 도 3에서 보듯이, 제2 반도체 기판(200)을 준비하고, 여기에 통상 의 트랜지스터 형성 공정을 진행하여, 복수의 MOS(Metal Oxide Semiconductor) 트랜스터를 포함하는 제어 회로를 형성한다. 즉, 제2 반도체 기판(200)에 STI(Shallow Trench Isolation) 기술을 적용하여 소자분리막을 형성하고, 소자분리막에 의해 정의된 기판의 활성 영역에 게이트 절연막(201), 게이트 전극(202), 측벽 스페이서(202a), 소스/드레인 확산 영역(201a)을 형성한다. 또한, 복수의 트랜지스터들은 층간 절연막(D1)에 의해 보호되며, 상호 접속 기술을 적용한 다층의 금속 배선 구조(M1, M2) 및 각각의 금속 배선을 절연하는 복수의 층간 절연막(D2, D3)을 형성한다. 여기서, 최상층의 금속 배선(M2)은 층간 절연막(D3)에 의해 보호된다.
다음으로, 도 4에서 보듯이, 별도의 반도체 기판(100, 200)에 각기 개별적으로 형성한 DMD 소자 구조 및 제어 회로 구조는 범프(300)에 의해 서로 연결된다. 즉, 도 2(c)에서 제1 반도체 기판(100)의 후면 그라인딩 공정에 의해 노출된 관통 전극(102)의 일단은 제2 반도체 기판(200)에 형성된 최상층의 금속 배선 구조(M2)에 전기적으로 접속된다. 이때, 범프(300)는 솔더 금속을 이용하여 형성될 수 있으며, 범프(30)를 제2 반도체 기판(200)의 최상층 금속 구조(M2)에 접속하기 위하여, 층간 절연막(D3)의 일부를 제거하는 것이 바람직하다. 또한, 앞에서 설명하였듯이, 관통 전극(102)의 일단이 제1 반도체 기판(100)의 후면 위로 돌출되게 형성하면, 관통 전극(102) 및 금속 배선 구조(M2)의 전기적 접속이 보다 안정적으로 이루어질 수 있다.
지금까지 본 발명의 바람직한 실시예에 대해 설명하였으나, 본 발명이 속하 는 기술분야에서 통상의 지식을 가진 자는 본 발명의 본질적인 특성을 벗어나지 않는 범위 내에서 변형된 형태로 구현할 수 있을 것이다. 그러므로 여기서 설명한 본 발명의 실시예는 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 하고, 본 발명의 범위는 상술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함되는 것으로 해석되어야 한다.
본 발명에 따르면, DLP 소자를 구성하는 제어 회로인 트랜지스터 영역에 의한 빛의 간섭과 손실이 거의 없으므로, 고화질의 DLP 소자를 제조하는 것이 가능하게 된다. 또한, DLP 소자를 구성하는 DMD 구조가 트랜지스터 영역과 별도의 웨이퍼에서 제조되기 때문에, 트랜지스터의 개수에 대한 제한이 해소된다. 따라서, 보다 고성능 및 고해상도의 DLP 소자를 제조할 수 있다.
특히, DMD 구조의 제조 공정 중에 발생하는 결함에 의하여 트랜지스터 구조가 영향을 받지 않을 염려가 없으므로, DMD 구조의 제조 공정에 대한 제한(예컨대, 금속, 절연물질, 케미컬 등 사용 재료에 대한 제한)이 없어서, 다양한 공정 제어가 가능하게 된다. 또한, DMD 구조의 크기 및 모양의 제한이 거의 없으므로, VGA(Video Graphics Array), XGA(Extended Graphics Array) 이상의 해상도를 구현하는데 유리하다.
또한, 본 발명에서는, DMD 구조가 트랜지스터 영역 위에 형성되지 않으므로, 트랜지스터 영역의 완벽한 평탄화를 이룰 필요가 없으며, DMD 구조에서 발생하는 열에 의한 하부 금속 구조의 변형을 방지할 수 있어서, 소자의 수명을 극대화하는 데 유리하다.
Claims (8)
- 제1 반도체 기판 내에 소정의 깊이로 관통 전극을 형성하는 단계와,상기 제1 반도체 기판 위에 상기 관통 전극과 전기적으로 연결되는 DMD 소자 구조를 형성하는 단계와,제2 반도체 기판 내에 복수의 MOS 트랜지스터를 형성하는 단계와,상기 제2 반도체 기판 위에 적어도 1층의 금속 배선을 형성하는 단계와,상기 제1 반도체 기판에서 상기 DMD 소자가 형성된 표면과 대향하는 후면을 그라인딩하여 상기 관통 전극을 노출시키는 단계와,상기 제2 반도체 기판 위에 상기 제1 반도체 기판을 적층하는 단계를 포함하는 것을 특징으로 하는 디지털 광 처리 장치의 제조 방법.
- 제1항에서,상기 제1 반도체 기판 내에 상기 관통 전극을 형성하는 단계는,상기 제1 반도체 기판을 소정의 깊이로 식각하여 트랜치를 형성하는 단계와,상기 트랜치의 내부를 도전성 물질로 매립하는 단계를 포함하는 것을 특징으로 하는 디지털 광 처리 장치의 제조 방법.
- 제1항에서,상기 관통 전극을 노출시키는 단계는, 상기 제1 반도체 기판의 상기 후면을 그라인딩한 후 선택적 식각을 통해 상기 관통 전극의 일단을 돌출시키는 것을 특징으로 하는 디지털 광 처리 장치의 제조 방법.
- 제1항에서,상기 제1 및 제2 반도체 기판의 적층 단계는, 상기 제1 반도체 기판의 상기 후면을 통해 노출된 상기 관통 전극의 일단과 상기 제2 반도체 기판 위에 형성된 상기 금속 배선을 전기적으로 접속하는 것을 특징으로 하는 디지털 광 처리 장치의 제조 방법.
- 그 상면에 형성된 DMD 소자를 포함하는 제1 반도체 기판으로서, 상기 DMD 소자와 전기적으로 접속되고 상기 제1 반도체 기판을 관통하여 형성되어 상기 제1 반도체 기판의 상기 DMD 소자가 형성된 상기 상면과 대향하는 후면을 통해 일단이 노출되는 관통 전극을 포함하는, 상기 제1 반도체 기판;복수의 MOS 트랜지스터 및 적어도 1층의 금속 배선이 형성된 제2 반도체 기판; 및상기 제1 반도체 기판의 상기 후면을 통해 노출된 상기 관통 전극의 일단과 상기 제2 반도체 기판 위에 형성된 상기 금속 배선을 전기적으로 접속하는 접속 수단;을 포함하는 것을 특징으로 하는 디지털 광 처리 장치.
- 제5항에서,상기 DMD 소자는, 마이크로미러와, 상기 마이크로미러를 지지하는 힌지 및 요크를 포함하고,상기 제1 반도체 기판 위에는 상기 DMD 소자 및 상기 관통 전극을 전기적으로 연결하는 랜딩 전극이 형성된 것을 특징으로 하는 디지털 광 처리 장치.
- 제5항에서,상기 관통 전극은 상기 제1 반도체 기판의 상기 후면을 통해 돌출되게 형성된 것을 특징으로 하는 디지털 광 처리 장치.
- 제5항에서,상기 접속 수단은 솔더 범프인 것을 특징으로 하는 디지털 광 처리 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060084158A KR100778868B1 (ko) | 2006-09-01 | 2006-09-01 | 디지털 광 처리장치 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060084158A KR100778868B1 (ko) | 2006-09-01 | 2006-09-01 | 디지털 광 처리장치 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100778868B1 true KR100778868B1 (ko) | 2007-11-22 |
Family
ID=39080631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060084158A KR100778868B1 (ko) | 2006-09-01 | 2006-09-01 | 디지털 광 처리장치 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100778868B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950007972A (ko) * | 1993-09-28 | 1995-04-15 | 배순훈 | 광로조절장치 |
| KR950013237A (ko) * | 1993-10-29 | 1995-05-17 | 배순훈 | 광로조절장치 |
| KR950013232A (ko) * | 1993-10-20 | 1995-05-17 | 배순훈 | 광로조절장치의 제조방법 |
-
2006
- 2006-09-01 KR KR1020060084158A patent/KR100778868B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950007972A (ko) * | 1993-09-28 | 1995-04-15 | 배순훈 | 광로조절장치 |
| KR950013232A (ko) * | 1993-10-20 | 1995-05-17 | 배순훈 | 광로조절장치의 제조방법 |
| KR950013237A (ko) * | 1993-10-29 | 1995-05-17 | 배순훈 | 광로조절장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060038112A1 (en) | Micro-lens configuration for small lens focusing in digital imaging devices | |
| US9478565B2 (en) | Array substrate and method for fabricating the same, and display panel | |
| US6521475B1 (en) | Method of fabricating a liquid crystal-on-silicon backplane | |
| JP2008527426A (ja) | 集積空間光変調器を形成する方法および構造 | |
| JP2000174058A (ja) | 集積回路装置の製造方法 | |
| US20120081645A1 (en) | Reflection type liquid crystal display device formed on semiconductor substrate | |
| JP4869985B2 (ja) | 液晶表示装置及びその製造方法 | |
| US10622397B2 (en) | Semiconductor apparatus and equipment | |
| CN110928013B (zh) | 硅基液晶器件及其制造方法和硅基液晶显示面板 | |
| KR100778868B1 (ko) | 디지털 광 처리장치 및 그 제조 방법 | |
| US8339553B2 (en) | Method and structure for top metal formation of liquid crystal on silicon devices | |
| US20110109856A1 (en) | Method and structure for electro-plating aluminum species for top metal formation of liquid crystal on silicon displays | |
| CN110767539A (zh) | 一种显示基板及其制作方法、显示装置 | |
| US20210265411A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| AU717933B2 (en) | Thin film actuated mirror array in an optical projection system | |
| WO2023159513A1 (zh) | 显示基板及其制备方法、显示装置 | |
| JP2004004337A (ja) | 反射型液晶表示装置 | |
| US20240213285A1 (en) | Semiconductor device and apparatus | |
| JP5874394B2 (ja) | 半導体装置とその製造方法、及び反射型液晶表示装置 | |
| AU741296B2 (en) | Thin film actuated mirror array in an optical projection system and method for manufacturing the same | |
| KR100195640B1 (ko) | 광로조절장치의 제조방법 | |
| GB2609583A (en) | Display panel and preparation method therefor, and display device | |
| KR100209146B1 (ko) | 박막형 광로 조절 장치의 평탄화 방법 | |
| KR0159414B1 (ko) | 광로 조절 장치의 제조방법 | |
| KR100271002B1 (ko) | 박막형 광로 조절 장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111020 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20121026 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |