KR100752205B1 - 액정표시장치와 그 리페어방법 - Google Patents

액정표시장치와 그 리페어방법 Download PDF

Info

Publication number
KR100752205B1
KR100752205B1 KR1020000000197A KR20000000197A KR100752205B1 KR 100752205 B1 KR100752205 B1 KR 100752205B1 KR 1020000000197 A KR1020000000197 A KR 1020000000197A KR 20000000197 A KR20000000197 A KR 20000000197A KR 100752205 B1 KR100752205 B1 KR 100752205B1
Authority
KR
South Korea
Prior art keywords
electrode
gate
repair
thin film
film transistor
Prior art date
Application number
KR1020000000197A
Other languages
English (en)
Other versions
KR20010068333A (ko
Inventor
이재구
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020000000197A priority Critical patent/KR100752205B1/ko
Publication of KR20010068333A publication Critical patent/KR20010068333A/ko
Application granted granted Critical
Publication of KR100752205B1 publication Critical patent/KR100752205B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 액정표시장치는 투명기판; 상기 투명기판 상에 게이트라인과 연결되게 형성된 박막트랜지스터의 게이트전극; 상기 투명기판 상에 상기 게이트전극 및 게이트라인을 덮도록 형성된 게이트절연층; 상기 게이트라인과 교차되는 데이터라인과 연결되도록 상기 게이트절연층 상에 형성되는 상기 박막트랜지스터의 소오스전극; 상기 게이트전극을 사이에 두고 상기 소오스전극과 대응되게 형성된 상기 박막트랜지스터의 드레인전극; 상기 데이터라인과 상기 소오스전극 및 드레인전극을 덮도록 형성된 패시베이션층; 상기 패시베이션층에 형성되어 상기 드레인전극을 노출시키는 접촉홀; 상기 패시베이션층 상에서 상기 접촉홀을 통해 상기 드레인전극과 전기적으로 연결되고 오목하게 파여진 요(凹)자 형상의 오목부들과 상기 오목부들 사이에 리페어공정으로 절단 가능한 절단부를 가지는 화소전극; 및 상기 오목부들 사이에 형성된 상기 절단부의 양 끝단에 형성되어 상기 절단부의 위치를 표시하는 리페어마크들을 포함하고, 상기 화소전극의 주변은 상기 게이트라인 및 상기 데이터라인과 중첩되고 상기 오목부들은 인접하는 상기 데이터라인들 사이에 형성된다. 따라서, 게이트라인을 사이에 두고 인접하는 화소전극들이 단락되어도 리페어가 용이하고 화소전극이 게이트라인과 전기적으로 연결되는 것이 방지된다.

Description

액정표시장치와 그 리페어방법{Liquid Crystal Display Device and Repairing Method thereof}
도 1은 종래 기술에 따른 액정표시장치의 평면도.
도 2는 본 발명에 따른 액정표시장치와 그 리페어방법을 설명하기 위한 평면도.
본 발명은 액정표시장치(Liquid Crystal Display : LCD)에 관한 것으로서, 특히, 화소전극들 사이가 전기적으로 단락되어 발생되는 점 결함(point defect)을 리페어(repair)할 수 있는 액정표시장치와 그 리페어방법에 관한 것이다.
액정표시장치는 박막트랜지스터(Thin Film Transistor)로 이루어진 구동소자인 스위칭 소자와 기판 사이에 주입되어 입사되는 빛을 투과하거나 반사하는 액정을 제어하는 화소(pixel) 전극을 기본단위로 하는 화소가 종횡으로 배열된 구조를 가진다.
액정표시장치에서 스위칭소자인 박막트랜지스터와 이에 연결된 화소전극으로 구성된 단위 화소가 하부 기판 상에 각각 N×M(여기서, N 및 M은 자연수)개가 매트 릭스(matric) 상태로 종횡으로 배열되고, 이 박막트랜지스터 게이트전극들과 드레인전극들에 신호를 전달하는 N개의 게이트라인과 M개의 데이터라인이 게이트라인과 교차되어 형성된다. 그리고, 화소전극은 액정표시장치의 개구율을 증가시키기 위해 데이터라인 및 게이트라인과 중첩시켜 형성한다.
도 1은 종래 기술에 따른 액정표시장치의 평면도이다.
종래 기술에 따른 액정표시장치는 투명기판(1) 상에 N개의 게이트라인(3)과 M개의 데이터라인(7)이 교차되게 형성되어 N×M개의 화소영역을 한정한다. 상기에서 게이트라인(3)과 데이터라인(7)은 금속으로 형성되며 사이에 게이트절연층(도시되지 않음)이 형성되어 전기적으로 절연된다. N×M개의 화소영역 내에 N×M개의 화소가 형성되는 데, 이 화소는 게이트라인(3) 및 데이터라인(7)에 전기적으로 연결되게 형성된 스위칭소자인 박막트랜지스터(Thin Film Transistor)에 의해 구동된다.
박막트랜지스터는 게이트전극(5)과, 소오스 및 드레인전극(11)(9)과, 반도체층(도시되지 않음)과 오믹접촉층(도시되지 않음)으로 형성된다. 상기에서 게이트전극(5)은 게이트라인(3)과 연결되게 형성되며, 소오스전극(11)은 데이터라인(7)과 연결되게 형성된다. 그리고, 드레인전극(9)은 게이트전극(5)을 사이에 두고 소오스전극(11)과 대응되게 형성된다.
상술한 구조의 박막트랜지스터를 덮도록 패시베이션층(passivation layer : 도시되지 않음)이 형성된다. 상기에서 패시베이션층은 질화실리콘 등의 무기절연물질이나, 또는, 아크릴(acryl)계 유기화합물, BCB(benzocyclobutene) 또는 PFCB(perfluorocyclobutane) 등의 유기절연물질로 형성된다.
그리고, 패시베이션층 상의 화소영역에 화소전극(13)이 형성되어 있다. 화소전극(13)은 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화막(Tin Oxide : TO) 또는 인듐아연산화물(Indium Zinc Oxide : IZO) 등의 투명한 전도성물질로 형성되는 것으로 접촉홀(15)을 통해 드레인전극(9)과 연결된다. 상기에서 화소전극(13)은 개구율을 증가시키 위해 주변의 소정 부분이 게이트라인(3) 및 데이터라인(7)과 중첩되게 형성된다.
상술한 구조의 액정표시장치에 있어서 화소전극(13)들은 게이트라인(3) 및 데이터라인(7)과 중첩되게 형성되므로 패턴 불량 또는 금속성 이물 등에 의해 인접하는 것들끼리 단락(short)되어 점 결함(point defect)이 발생되기 쉽다. 따라서, 인접하는 화소전극(13)들 사이의 패턴 불량 또는 금속성 이물 등을 레이저 빔(laser beam)으로 절단하여 리페어(repair)하여야 한다.
그러나, 화소전극들 사이의 패턴 불량 또는 금속성 이물 등을 레이저 빔(laser beam)으로 제거하기 어렵고, 또한, 패시베이션층 및 게이트절연층도 파괴되어 화소전극이 게이트라인과 전기적으로 연결되는 문제점이 있었다.
따라서, 본 발명의 목적은 투명한 화소전극에서 절단할 위치를 쉽게 확인할 수 있게 하여 화소전극들 사이의 패턴 불량 또는 금속성 이물 등을 레이저 빔(laser beam)으로 제거하기 용이하게 하며 화소전극이 게이트라인과 전기적으로 연결되는 것을 방지할 수 있는 액정표시장치와 그 리페어방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시장치는 투명기판; 상기 투명기판 상에 게이트라인과 연결되게 형성된 박막트랜지스터의 게이트전극; 상기 투명기판 상에 상기 게이트전극 및 게이트라인을 덮도록 형성된 게이트절연층; 상기 게이트라인과 교차되는 데이터라인과 연결되도록 상기 게이트절연층 상에 형성되는 상기 박막트랜지스터의 소오스전극; 상기 게이트전극을 사이에 두고 상기 소오스전극과 대응되게 형성된 상기 박막트랜지스터의 드레인전극; 상기 데이터라인과 상기 소오스전극 및 드레인전극을 덮도록 형성된 패시베이션층; 상기 패시베이션층에 형성되어 상기 드레인전극을 노출시키는 접촉홀; 상기 패시베이션층 상에서 상기 접촉홀을 통해 상기 드레인전극과 전기적으로 연결되고 오목하게 파여진 요(凹)자 형상의 오목부들과 상기 오목부들 사이에 리페어공정으로 절단 가능한 절단부를 가지는 화소전극; 및 상기 오목부들 사이에 형성된 상기 절단부의 양 끝단에 형성되어 상기 절단부의 위치를 표시하는 리페어마크들을 포함하고, 상기 화소전극의 주변은 상기 게이트라인 및 상기 데이터라인과 중첩되고 상기 오목부들은 인접하는 상기 데이터라인들 사이에 형성된다.
상기 오목부와 상기 절단부는 상기 화소전극을 패터닝할 때 형성된다.
상기 리페어마크는 상기 게이트전극과 동시에 형성된다.
본 발명에 따른 액정표시장치의 리페어방법은 투명기판, 상기 투명기판 상에 게이트라인과 연결되게 형성된 박막트랜지스터의 게이트전극, 상기 투명기판 상에 상기 게이트전극 및 게이트라인을 덮도록 형성된 게이트절연층, 상기 게이트라인과 교차되는 데이터라인과 연결되도록 상기 게이트절연층 상에 형성되는 상기 박막트랜지스터의 소오스전극, 상기 게이트전극을 사이에 두고 상기 소오스전극과 대응되게 형성된 상기 박막트랜지스터의 드레인전극, 상기 데이터라인과 상기 소오스전극 및 드레인전극을 덮도록 형성된 패시베이션층, 상기 패시베이션층에 형성되어 상기 드레인전극을 노출시키는 접촉홀, 및 상기 패시베이션층 상에서 상기 접촉홀을 통해 상기 드레인전극과 전기적으로 연결되는 화소전극을 가지는 액정표시장치의 리페어방법에 있어서, 상기 투명기판 상에 리페어마크들을 형성하는 단계; 오목하게 파여진 요(凹)자 형상의 오목부들을 인접하는 상기 데이터라인들 사이의 상기 화소전극에 형성하고, 상기 오목부들 사이에서 상기 리페어마크들에 의해 지시되는 절단부를 상기 화소전극에 형성하는 단계; 및 리페어공정에서 상기 리페어마크들이 표시하는 상기 절단부를 레이저 빔으로 절단하는 단계를 포함한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 첨부한 도면들을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 2는 본 발명에 따른 액정표시장치의 평면도이다.
본 발명에 따른 액정표시장치는 투명기판(21) 상에 N개의 게이트라인(23)과 M개의 데이터라인(27)이 교차되게 형성되어 N×M개의 화소영역을 한정한다. 상기에 서 게이트라인(23)과 데이터라인(27)은 전도성 금속으로 형성되며 사이에 질화실리콘 또는 산화실리콘 등의 절연물질로 이루어진 게이트절연층(도시되지 않음)이 형성되어 전기적으로 절연된다. N×M개의 화소영역 내에 N×M개의 화소가 형성되는 데, 이 화소는 게이트라인(23) 및 데이터라인(27)에 전기적으로 연결되게 형성된 스위칭소자인 박막트랜지스터(Thin Film Transistor)에 의해 구동된다.
박막트랜지스터는 게이트전극(25)과, 소오스 및 드레인전극(31)(29)과, 반도체층(도시되지 않음)과 오믹접촉층(도시되지 않음)으로 형성된다. 상기에서 게이트전극(25)은 게이트라인(23)과 연결되게 형성되며, 소오스전극(31)은 데이터라인(27)과 연결된다. 그리고, 드레인전극(29)은 게이트전극(25)을 사이에 두고 소오스전극(31)과 대응되게 형성된다. 상기에서 소오스전극(31)과 드레인전극(29) 사이의 반도체층(도시되지 않음)은 채널이 된다.
상술한 구조 상에 박막트랜지스터를 덮는 패시베이션층(passivation layer : 도시되지 않음)이 형성된다. 상기에서 패시베이션층은 질화실리콘 등의 무기절연물질이나, 또는, 아크릴(acryl)계 유기화합물, BCB(benzocyclobutene) 또는 PFCB(perfluorocyclobutane) 등의 유기절연물질로 형성된다.
그리고, 패시베이션층 상의 화소영역에 화소전극(33)이 형성된다. 화소전극(33)은 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화막(Tin Oxide : TO) 또는 인듐아연산화물(Indium Zinc Oxide : IZO) 등의 투명한 전도성물질로 형성되는 것으로 접촉홀(35)을 통해 드레인전극(29)과 연결된다.
상기에서 화소전극(33)은 개구율을 증가시키기 위해 주변의 소정 부분이 게이트라인(23) 및 데이터라인(27)과 중첩되게 형성된다. 또한, 화소전극(33)은 인접하는 게이트전극(23) 근처에 평면 상으로 요(凹)자 형상을 이루는 오목부(39)에 의해 형성된 절단부(37)를 갖는다. 상기에서 오목부(39)는 데이터라인(27) 사이에 2개가 형성되어 절단부(37)의 폭을 작게 하는 것이 바람직하며 화소전극(33)을 패터닝할 때 형성된다. 상기에서 화소전극(33)이 투명하므로 절단부(37)의 위치를 찾기가 어렵다. 그러므로, 절단부(37)의 위치를 표시하는 2개의 리페어마크(41)가 형성된다. 상기에서 리페어마크(41)는 전도성이 좋고 불투명한 금속의 게이트전극(25)을 형성할 때 같은 불투명 금속으로 기판 상에 형성되어 절단부(37)의 위치를 육안 또는 카메라로 쉽게 볼 수 있게 한다.
상술한 구조의 액정표시장치에 있어서 패턴 불량 또는 금속성 이물 등에 의해 게이트전극(23)을 사이에 두고 인접하는 화소전극(33)들이 단락(short)되어 점 결함(point defect)이 발생되면 화소전극(33)의 절단부(37)를 레이저 빔(laser beam)으로 절단하여 리페어(repair)한다. 이 때, 레이저 빔(laser beam)은 화소전극(33)의 오목부(39) 사이의 절단부(37)에 집속되도록 하는 데, 화소전극(33)이 투명하므로 절단부(37)를 검출하게 어려우므로 리페어마크(41) 사이에 집속되도록 한다. 그러므로, 레이저 빔(laser beam)이 오목부(39)에 조사되지 않고 좁은 폭을 갖는 절단부(37)만을 절단하므로 액정 손상을 최소화하며, 또한, 절단부(37) 절단시 패시베이션층 및 게이트절연층이 파괴되어도 화소전극(33)이 게이트라인(23)과 중첩되지 않으므로 전기적으로 연결되지 않는다.
상술한 바와 같이 본 발명에 따른 액정표시장치와 그 리페어방법은 화소전극이 이웃하는 게이트전극 근처의 데이터라인 사이에 평면 상으로 요(凹)자 형상을 이루는 오목부에 의해 좁은 폭으로 형성된 절단부를 가지며 또한, 투명한 화소전극에서 상기 절단부의 위치를 쉽게 확인할 수 있게 하는 불투명 리페어마크를 상기 절단부의 양 끝단에 형성하여 화소전극이 단락되어도 리페어가 용이하고 화소전극이 게이트라인과 전기적으로 연결되는 것을 방지할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야 할 것이다.

Claims (5)

  1. 투명기판;
    상기 투명기판 상에 게이트라인과 연결되게 형성된 박막트랜지스터의 게이트전극;
    상기 투명기판 상에 상기 게이트전극 및 게이트라인을 덮도록 형성된 게이트절연층;
    상기 게이트라인과 교차되는 데이터라인과 연결되도록 상기 게이트절연층 상에 형성되는 상기 박막트랜지스터의 소오스전극;
    상기 게이트전극을 사이에 두고 상기 소오스전극과 대응되게 형성된 상기 박막트랜지스터의 드레인전극;
    상기 데이터라인과 상기 소오스전극 및 드레인전극을 덮도록 형성된 패시베이션층;
    상기 패시베이션층에 형성되어 상기 드레인전극을 노출시키는 접촉홀;
    상기 패시베이션층 상에서 상기 접촉홀을 통해 상기 드레인전극과 전기적으로 연결되고 오목하게 파여진 요(凹)자 형상의 오목부들과 상기 오목부들 사이에 리페어공정으로 절단 가능한 절단부를 가지는 화소전극; 및
    상기 오목부들 사이에 형성된 상기 절단부의 양 끝단에 형성되어 상기 절단부의 위치를 표시하는 리페어마크들을 포함하고,
    상기 화소전극의 주변은 상기 게이트라인 및 상기 데이터라인과 중첩되고 상기 오목부들은 인접하는 상기 데이터라인들 사이에 형성되는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 오목부와 상기 절단부는 상기 화소전극을 패터닝할 때 형성된 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서,
    상기 리페어마크는 상기 게이트전극과 동시에 형성되는 것을 특징으로 하는 액정표시장치.
  4. 투명기판, 상기 투명기판 상에 게이트라인과 연결되게 형성된 박막트랜지스터의 게이트전극, 상기 투명기판 상에 상기 게이트전극 및 게이트라인을 덮도록 형성된 게이트절연층, 상기 게이트라인과 교차되는 데이터라인과 연결되도록 상기 게이트절연층 상에 형성되는 상기 박막트랜지스터의 소오스전극, 상기 게이트전극을 사이에 두고 상기 소오스전극과 대응되게 형성된 상기 박막트랜지스터의 드레인전극, 상기 데이터라인과 상기 소오스전극 및 드레인전극을 덮도록 형성된 패시베이션층, 상기 패시베이션층에 형성되어 상기 드레인전극을 노출시키는 접촉홀, 및 상기 패시베이션층 상에서 상기 접촉홀을 통해 상기 드레인전극과 전기적으로 연결되는 화소전극을 가지는 액정표시장치의 리페어방법에 있어서,
    상기 투명기판 상에 리페어마크들을 형성하는 단계;
    오목하게 파여진 요(凹)자 형상의 오목부들을 인접하는 상기 데이터라인들 사이의 상기 화소전극에 형성하고, 상기 오목부들 사이에서 상기 리페어마크들에 의해 지시되는 절단부를 상기 화소전극에 형성하는 단계; 및
    리페어공정에서 상기 리페어마크들이 표시하는 상기 절단부를 레이저 빔으로 절단하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 리페어방법.
  5. 제 4 항에 있어서,
    상기 리페어마크는 상기 게이트전극과 동시에 형성되는 것을 특징으로 하는 액정표시장치의 리페어방법.
KR1020000000197A 2000-01-04 2000-01-04 액정표시장치와 그 리페어방법 KR100752205B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000000197A KR100752205B1 (ko) 2000-01-04 2000-01-04 액정표시장치와 그 리페어방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000000197A KR100752205B1 (ko) 2000-01-04 2000-01-04 액정표시장치와 그 리페어방법

Publications (2)

Publication Number Publication Date
KR20010068333A KR20010068333A (ko) 2001-07-23
KR100752205B1 true KR100752205B1 (ko) 2007-08-24

Family

ID=19636283

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000000197A KR100752205B1 (ko) 2000-01-04 2000-01-04 액정표시장치와 그 리페어방법

Country Status (1)

Country Link
KR (1) KR100752205B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190000940A (ko) * 2016-05-27 2019-01-03 마코 서지컬 코포레이션 수술 시스템을 위한 수술 전 계획 및 연관된 수술 중 등록

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190000940A (ko) * 2016-05-27 2019-01-03 마코 서지컬 코포레이션 수술 시스템을 위한 수술 전 계획 및 연관된 수술 중 등록

Also Published As

Publication number Publication date
KR20010068333A (ko) 2001-07-23

Similar Documents

Publication Publication Date Title
JP6181093B2 (ja) 液晶表示装置アレイ基板及びその製造方法
KR101041618B1 (ko) 액정표시장치용 어레이 기판과 그 제조방법
CN101211080B (zh) 用于液晶显示装置的阵列基板及其制造方法
US8223288B2 (en) Flat panel display and fabricating method thereof
KR100740938B1 (ko) 레이저 조사 표지를 가지는 박막 트랜지스터 기판
KR101730163B1 (ko) 액정 표시 장치의 제조 방법과 이에 의한 액정 표시 장치
JP2004077718A (ja) 液晶表示装置
KR102383446B1 (ko) 표시 기판의 리페어 방법 및 이에 의해 리페어된 표시 기판
KR20100006460A (ko) 액정표시패널의 불량셀 리페어방법
JP4173332B2 (ja) 表示装置、表示装置の画素修復方法及び表示装置の製造方法
KR100675315B1 (ko) 액정표시장치
KR100696260B1 (ko) 액정표시장치와 그 리페어방법
KR100752205B1 (ko) 액정표시장치와 그 리페어방법
KR100798992B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100752207B1 (ko) 액정표시장치
KR100238796B1 (ko) 액정표시장치 및 그 액정표시장치의 제조방법
KR100685311B1 (ko) 액정표시장치 및 그의 제조방법
KR100804322B1 (ko) 박막 트랜지스터 액정표시장치
KR100682355B1 (ko) 액정표시장치의 신호배선 불량제거방법
JP2021026166A (ja) 電子素子と液晶表示装置
KR100885804B1 (ko) 박막 트랜지스터 액정표시장치 및 그 제조방법
KR100940575B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시장치의 수리 방법
KR101030530B1 (ko) 액정표시장치 및 그 제조방법
KR20000007633A (ko) 액정표시장치의 제조방법
KR0156201B1 (ko) 리페어라인을 갖는 액정표시장치의 박막트랜지스터 어레이구조 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E801 Decision on dismissal of amendment
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150728

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee