KR100750026B1 - 화상 표시 장치 및 화상 표시 장치의 구동 방법 - Google Patents

화상 표시 장치 및 화상 표시 장치의 구동 방법 Download PDF

Info

Publication number
KR100750026B1
KR100750026B1 KR1020027000763A KR20027000763A KR100750026B1 KR 100750026 B1 KR100750026 B1 KR 100750026B1 KR 1020027000763 A KR1020027000763 A KR 1020027000763A KR 20027000763 A KR20027000763 A KR 20027000763A KR 100750026 B1 KR100750026 B1 KR 100750026B1
Authority
KR
South Korea
Prior art keywords
electrode
electron source
electrodes
row
column
Prior art date
Application number
KR1020027000763A
Other languages
English (en)
Other versions
KR20020032531A (ko
Inventor
무쯔미 스즈끼
도시아끼 구스노끼
마꼬또 오까이
마사까즈 사가와
아끼또시 이시자까
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20020032531A publication Critical patent/KR20020032531A/ko
Application granted granted Critical
Publication of KR100750026B1 publication Critical patent/KR100750026B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/123—Flat display tubes
    • H01J31/125—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
    • H01J31/127—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 박막 전자원 매트릭스에서의 소비 전력을 저감할 수 있는 화상 표시 장치를 제공하는 것으로, 대표적인 것으로서 하부 전극과, 절연층과, 상부 전극을 이 순서대로 적층한 구조를 구비하고, 상부 전극에 정극성의 전압을 인가했을 때에, 상부 전극 표면으로부터 전자를 방출하는 복수의 전자원 소자와, 복수의 전자원 소자 중 행 방향의 전자원 소자의 하부 전극에 구동 전압을 인가하는 복수의 제1 전극과, 복수의 전자원 소자 중 열 방향의 전자원 소자의 상부 전극에 구동 전압을 인가하는 복수의 제2 전극을 갖는 제1 기판과, 프레임 부재와, 형광체를 갖는 제2 기판을 구비하고, 상기 제1 기판, 상기 프레임 부재 및 상기 제2 기판으로 둘러싸이는 공간이 진공 분위기로 되는 표시 소자를 구비하는 화상 표시 장치에 있어서, 비선택 상태의 제1 전극 및 또는 제2 전극을, 고임피던스 상태로 설정한다.
박막 전자원 매트릭스, 고임피던스, 형광체, 열 전극, 행 전극

Description

화상 표시 장치 및 화상 표시 장치의 구동 방법{IMAGE DISPLAY AND METHOD OF DRIVING IMAGE DISPLAY}
본 발명은 화상 표시 장치 및 화상 표시 장치의 구동 방법에 관한 것으로, 특히 전극-절연체-전극의 구조를 구비하고, 진공 중에 전자를 방출하는 박막형 전자원(electron emitter)을 이용한 화상 표시 장치에 적용하는 유효한 기술에 관한 것이다.
박막형 전자원이란, 절연체에 고전계를 인가하여 생성하는 열 전자를 이용하는 전자 방출 소자이다.
대표적인 예로서, 상부 전극-절연층-하부 전극의 3층 박막 구조로 구성되는 MIM(Metal-Insulator-Metal)형 전자원에 대하여 설명한다.
도 13은 박막형 전자원의 대표예인 MIM형 전자원의 동작 원리를 설명하기 위한 도면이다.
상부 전극(11)과 하부 전극(13) 사이에 구동 전압을 인가하여, 터널 절연층(12) 내의 전계를 1 ∼ 10MV/㎝ 이상으로 하면, 하부 전극(13) 중 페르미 준위 근방의 전자는 터널 현상에 의해 장벽을 투과하고, 터널 절연층(12)의 전도대로 주입되고, 또한 상부 전극(11)으로 주입되어 열 전자가 된다.
이들 열 전자의 일부는, 터널 절연층(12) 내 및 상부 전극(11) 내에서 고체와의 상호 작용으로 산란되어 에너지를 잃게 된다.
이 결과, 상부 전극(11)-진공(10) 계면에 도달한 시점에서는 여러가지 에너지를 갖는 열 전자가 있다.
이들 열 전자 중, 상부 전극(11)의 일 함수 φ이상의 에너지를 갖는 것은 진공(10) 중에 방출되고, 그 이외의 것은 상부 전극(11)으로 유입된다.
하부 전극(13)으로부터 상부 전극(11)으로 흐르는 전자에 의한 전류를 다이오드 전류(Id), 진공(10) 중에 방출되는 전자에 의한 전류를 방출 전류(Ie)라고 하면, 전자 방출 효율(Ie/Id)은 1/103 ∼ 1/105 정도이다.
또, MIM형 박막 전자원은, 예를 들면 특개평 9-320456호 공보에 기재되어 있다.
여기서, 상부 전극(11)과 하부 전극(13)을 복수개 설치하고, 이들 복수개의 상부 전극(11)과 하부 전극(13)과 직교시켜서 박막형 전자원을 매트릭스 형상으로 형성하면, 임의의 장소로부터 전자빔을 발생시킬 수 있기 때문에, 화상 표시 장치의 전자원으로서 사용할 수 있다.
즉, 각 화소마다 박막형 전자원 소자를 배치하고, 거기에서의 방출 전자를 진공 중에서 가속한 후, 형광체에 조사하고, 조사한 부분의 형광체를 발광시킴으로써 원하는 화상을 표시하는 화상 표시 장치를 구성할 수 있다.
박막형 전자원은 방출 전자 빔의 직진성이 우수하기 때문에 고정밀의 표시 장치를 실현할 수 있는, 표면 오염의 영향을 받기 어려워 취급하기 쉬운 등, 화상 표시 장치용 전자 방출 소자로서 우수한 특징을 갖고 있다.
또, 박막 전자원에는, 상기한 MIM형 전자원 이외에도 하부 전극에 반도체를 이용한 MIS(Metal-Insulator-Semiconductor)형(예를 들면, Journal of V acuum Science and Technologies B, Vol.11, pp. 429 ∼ 432에 기재됨)이나, 터널 절연층에 반도체-절연체 적층막을 이용한 것(예를 들면, Japanese Journal of Applied Physics, Vol.36, Part 2, No. 7B, pp. L939 ∼ L941(1997)에 기재됨), 터널 절연층에 다공성 실리콘을 이용한 것(예를 들면, Japanese Journal of Applied Physics, Vol.34, Part 2, No. 6A, pp. L705 ∼ L707(1995)에 기재됨) 등이 알려져 있다.
박막 전자원 매트릭스를 이용한 화상 표시 장치에서는, 음극선관(Cathode-ray tube ; CRT)과 같이 샤도우 마스크를 이용하지 않고, 또한 빔 편향 회로도 없기 때문에, 그 소비 전력은 CRT보다도 약간 작거나 혹은 같은 정도이다.
박막 전자원 매트릭스를 이용한 화상 표시 장치에서의 종래의 구동 방법에 의한 박막 전자원 매트릭스에서의 소비 전력을 개략적으로 계산한다.
도 14는 종래의 박막 전자원 매트릭스의 개략적인 구성을 나타내는 도면이다.
행 전극(하부 전극: 310)과 열 전극(상부 전극: 311)의 각 교점에 박막형 전자원 소자(301)가 형성되어 있다.
또, 도 14에서는 3행×3열의 경우를 도시하고 있지만, 실제로는 표시 장치를 구성하는 화소, 혹은 컬러 표시 장치의 경우에는 서브 화소(sub-pixel)의 개수만큼 박막형 전자원 소자(301)가 배치되어 있다.
즉, 행 수 N 및 열 수 M은 전형적인 예로서는 각각 N=수백 ∼ 수천개, M=수백 ∼ 수천개이다.
또, 컬러 화상 표시의 경우에는, 적, 청, 녹의 각 서브 화소(sub-pixel)가 조합하여 1 화소(pixel)를 형성하지만, 본 명세서에서는, 컬러 화상 표시의 경우의 서브 화소(sub-pixel)에 상당하는 것도 「화소」라고 부르기로 한다. 또한, 본 명세서에서는 화소 또는 서브 화소를 「도트」라고도 한다.
도 15는 종래의 화상 표시 장치의 구동 방법을 설명하기 위한 타이밍차트이다.
행 전극(310) 중 1개(선택된 행 전극)로, 행 전극 구동 회로(41)로부터 진폭(Vrow)의 부극성의 펄스(주사 펄스)를 인가하고, 동시에, 열 전극 구동 회로(42)로부터 열 전극(311)의 몇개(선택된 열 전극)로 진폭(Vcol)의 정극성 펄스(데이터 펄스)를 인가한다.
2개의 펄스가 중첩된 박막형 전자원 소자(301)에는 전자 방출을 하는 데 충분한 전압이 인가되기 때문에 전자가 방출된다. 이 전자가 형광체를 여기하여 발광시킨다.
진폭(Vcol)의 정극성 펄스를 인가하지 않은 박막형 전자원 소자(301)에서는, 충분한 전압이 인가되지 않아 전자 방출을 일으키지 않는다.
선택하는 행 전극(310), 즉 주사 펄스를 인가하는 행 전극(310)을 순차 선택하고, 그 행에 대응하여 열 전극(311)에 인가하는 데이터 펄스도 변화시킨다.
1 필드 기간 중에서 모든 행을 이와 같이 하여 주사하면, 임의의 화상에 대응한 화상을 표시할 수 있다.
1 필드 내의 임의의 기간에, 역극성의 펄스(반전 펄스)를 모든 행 전극에 인가한다.
이에 따라 박막형 전자원 소자(301)를 안정적으로 동작시킬 수 있다.
현재, 각 박막형 전자원 소자(301)의 1개당 정전 용량을 Ce, 열 전극(311)의 개수를 M, 행 전극(310)의 개수를 N으로 하였을 때의, 종래의 구동 방법에서의 구동 회로의 무효 소비 전력을 구해 본다.
무효 소비 전력은, 구동하는 소자의 정전 용량에 전하를 충전·방전시키는 데 소비하는 전력이고, 발광에는 기여하지 않는다.
우선 주사 펄스의 인가에 따른 무효 소비 전력을 구한다.
행 전극(310)에 진폭(Vrow)의 펄스를 1회 인가한 경우의 무효 전력은 하기 수학식 1로 나타난다.
Figure 112002001618080-pct00001
1초 사이에 화면을 재기입하는 횟수(필드 주파수)를 f로 하면, N개의 행 전극 전체에서의 무효 전력(Prow)은 하기 수학식 2로 나타난다.
Figure 112002001618080-pct00002
마찬가지로, 반전 펄스의 인가에 따른 용량 충방전 전력(Pr)은 하기 수학식 3으로 나타난다.
Figure 112002001618080-pct00003
여기서, Vr은 행 전극(310)에 인가하는 반전 펄스의 전압 진폭이다.
1개의 열 전극(311)에는 N개의 박막형 전자원 소자(301)가 접속되어 있기 때문에, M개의 열 전극 전체에서의 무효 전력(Pcol)은 M개 모든 열 전극(311)에 펄스 전압을 인가하는 경우에는 하기 수학식 4로 나타난다.
Figure 112002001618080-pct00004
화면을 1회 재기입하는 기간(1 필드 기간)에 열 전극에는 N회 펄스를 인가하기 때문에, Prow와 비교하여 N이 여분으로 곱해진다.
또, M개의 열 전극(311) 중, m개에 펄스 전압을 인가하는 경우에는 상기 수학식 4의 M을 m으로 치환한 형태가 된다.
일례로서, 대표적인 값, f=60㎐, N=480, M=1920, Ce=0.1㎋, Vrow=Vr=Vcol=4V를 이용하면, Prow=Pr=0.09[W], Pcol=42[W]가 된다.
이 경우, 박막형 전자원 소자 자체의 소비 전력은 1.6[W] 정도이기 때문에, 전체 소비 전력은 44[W] 정도가 된다. 이것은 실용 상 문제가 없는 소비 전력이다.
그러나, 또한 저소비 전력화를 도모하고자 하는 경우에는 데이터 펄스 인가에 따른 무효 전력 Pcol을 삭감하는 것이 유효한 것을 알 수 있다.
이와 같이, CRT에 대응한 화상 표시 장치로서 이용하는 경우에는 종래의 기술이라도 소비 전력면에서는 문제없다.
그러나, 박막 전자원을 이용한 화상 표시 장치의 특징은, 박형의 화상 표시 장치가 실현 가능하다는 것이다.
이러한 박형 표시 장치에 있어서는, 포터블 화상 표시 장치로서의 용도가 있고, 이 경우 소비 전력은 한층 저감하는 것이 바람직하다.
<발명의 개시>
본 발명은 상기 종래 기술의 문제점을 해결하기 위해 이루어진 것으로, 본 발명의 목적은 화상 표시 장치에서, 박막 전자원 매트릭스에서의 소비 전력을 저감하는 것이 가능한 기술을 제공하는 데 있다.
또한, 본 발명의 다른 목적은, 화상 표시 장치의 구동법에 있어서, 박막 전자원 매트릭스에서의 소비 전력을 저감하는 것이 가능한 기술을 제공하는 데 있다.
본 발명의 상기 및 그 밖의 목적과 신규한 특징은, 본 명세서의 기술 및 첨부 도면에 의해 자명해진다.
본 발명은, 도 1의 타이밍차트에 도시한 바와 같이, 예를 들면 비선택 상태에 있는 행 전극(310), 혹은 비선택 상태에 있는 행 전극(310)과 열 전극(311)을 고임피던스 상태로 설정하는 것을 특징으로 한다.
행 전극(310) 혹은 열 전극(311)을 고임피던스 상태로 설정하기 위해서는, 예를 들면 행 전극 구동 회로(41) 혹은 열 전극 구동 회로(42)의 내부에서 행 전극(310) 혹은 열 전극(311)에 접속되는 출력 신호선을 부유 상태로 하는 등의 방법이 있다.
다음에, 본 발명의 화상 표시 장치의 구동 방법에 의한 박막 전자원 매트릭스에서의 소비 전력을 개략적으로 계산한다.
우선, 비선택 상태의 행 전극(310)에 구동 전압을 공급하는 행 전극 구동 회로(41)의 출력을 고임피던스 상태로 한 경우를 생각한다.
도 2는 1개의 행 전극(도 2의 선택 주사선: 310)을 선택하고, 남은 (N-1)개의 행 전극(도 2의 비선택 주사선: 310)을 고임피던스 상태로 하고, 동시에 m개의 열 전극(도 2의 선택 데이터선: 311)을 선택하고, (M-m)개의 비선택 열 전극(도 2의 비선택 데이터선: 311)을 접지 전위로 고정한 경우의 등가 회로를 나타내는 도면이다.
도 2에 도시한 바와 같이, 선택 행 전극(310)과 선택 열 전극(311)과의 교점에 있는 m개의 박막형 전자원 소자(301) 이외에도, 비선택 행 전극(310)과 비선택 열 전극(311)을 경유한 회로 네트워크도 고려해야 한다.
도 2에 도시한 등가 회로에서, 1개의 선택 행 전극(310)과 m개의 선택 열 전 극(311)과의 사이의 정전 용량 C1(m)은 하기 수학식 5로 나타난다.
Figure 112002001618080-pct00005
도 3은 C1(m)이 m과 함께 어떻게 변화하는지를 나타내는 그래프이다.
이 도 3에 있어서, 종축은 모든 열 전극(311)의 출력 용량을 1화소당 정전 용량 Ce로 나눈 단위로 나타내고 있다.
또한, 도 3에서는 N=500, M=3000이고, 도면 중,
Figure 112002001618080-pct00006
표시는 종래의 구동 방법의 경우,
Figure 112002001618080-pct00007
표시가 본 발명의 구동 방법에 의한 경우이다.
C1(m)은 m= M/2일 때 최대가 되지만, 그래도 종래의 구동 방법의 경우의 최대치의 1/4이다.
따라서, 본 발명의 구동법에 의해 데이터 펄스 인가에 따른 무효 전력(Pcol)을 1/4로 저감할 수 있다.
다음에, 비선택 상태의 열 전극(311)도 고임피던스 상태로 한 경우를 생각한다.
도 4는 1개의 행 전극(도 4의 선택 주사선: 310)을 선택하고, 남은 (N-1)개의 행 전극(도 4의 비선택 주사선: 310)을 고임피던스 상태로 하고, 동시에 m개의 열 전극(도 4의 선택 데이터선: 311)을 선택하고, (M-m)개의 비선택 열 전극(도 4의 비선택 데이터선: 311)을 고임피던스 상태로 한 경우의 등가 회로를 나타내는 도면이다.
이 도 4에 도시한 등가 회로에서, 1개의 선택 행 전극(310)과 m개의 선택 열 전극(311)과의 사이의 정전 용량 C2(m)은 하기 수학식 6으로 나타난다.
Figure 112002001618080-pct00008
도 5는 C2(m)이 m과 함께 어떻게 변화하는지를 나타내는 그래프이다.
이 도 5에 있어서, 종축은 모든 열 전극(311)의 출력 용량을 1화소당 정전 용량 Ce로 나눈 단위로 나타내고 있다.
또한, 도 5에서는 N=500, M=3000이고, 도면 중,
Figure 112002001618080-pct00009
표시는 C2(m)이고,
Figure 112002001618080-pct00010
표시는 비교를 위해 비선택 주사 전극만을 고임피던스 상태로 한 경우, (C1(m))이다.
예를 들면, m=M/2에서는 C2(m)은 C1(m)보다도 더 1/100 이하로 저감된다.
따라서, 본 발명의 구동법에 의해 데이터 펄스 인가에 따른 무효 전력(Pcol) 을 종래부터 1/100 이하로 저감할 수 있다.
일반적으로, 액정 표시 장치 등 매트릭스형 디스플레이의 구동 방법에 있어서는 임의의 전극을 고임피던스 상태로 하는 것은 피하고 있다.
이것은 고임피던스 상태의 전극이 있으면, 크로스토크 현상이 발생하기 쉬워져서 화질 열화가 발생하거나, 경우에 따라서는 원하는 화상을 표시할 수 없는 등의 장해가 발생하기 때문이다.
본 발명자들은 이 고임피던스 상태의 도입에 의한 크로스토크 발생은, 고임피던스 상태의 전극은, 그 전압치가 부정(不定)이며, 그 주변의 도트의 점등 개수(즉, 표시 화상)나 인접 전극의 전압 변화 등에 의해 변화하기 때문인 것에 착안하였다.
본 발명을 고안하는 것에 따른 또 하나의 포인트는, 박막형 전자원은 충분한 전류를 외부 회로로부터 공급하지 않으면 전자를 방출하지 않는 것, 즉 전류 구동 소자로서의 측면을 갖는 것에 착안한 것이다.
먼저 말한 것처럼, 박막 전자원으로부터의 전자 방출 기구는 터널 절연층 내의 전계에 의해 발생한 터널 전류를 열 전자로서 이용하는 것으로, 이 점에서는 전압 구동형이다.
그러나, 방출 전류(Ie)가 터널 전류의 10-3 정도이기 때문에, 원하는 방출 전류를 얻기 위해서는 그 103배 정도의 전류를 외부 회로로부터 공급해야 한다. 이 때문에 전류 구동 소자로서의 측면을 갖는다.
이 때문에, 박막형 전자원에서는 전극의 전위가 원하는 값 이외라도, 그 임피던스가 충분히 높으면, 전자 방출은 발생하지 않는다.
이 때문에, 박막형 전자원에 있어서는 본 발명의 구동 방법을 이용하여도 크로스토크가 발생하지는 않는다.
본 발명은 상기 지견에 기초하여 이루어진 것으로, 본원에서 개시되는 발명 중, 대표적이지만 개요를 간단히 설명하면, 하기와 같다.
하부 전극과, 절연층과, 상부 전극을 이 순서대로 적층한 구조를 구비하고, 상기 상부 전극에 정극성의 전압을 인가했을 때에, 상기 상부 전극 표면으로부터 전자를 방출하는 복수의 전자원 소자와, 상기 복수의 전자원 소자 중 행(또는 열) 방향의 전자원 소자의 하부 전극에 구동 전압을 인가하는 복수의 제1 전극과, 상기 복수의 전자원 소자 중 열(또는 행) 방향의 전자원 소자의 상부 전극에 구동 전압을 인가하는 복수의 제2 전극을 갖는 제1 기판과, 프레임 부재와, 형광체를 갖는 제2 기판을 구비하고, 상기 제1 기판, 상기 프레임 부재 및 상기 제2 기판으로 둘러싸이는 공간이 진공 분위기가 되는 표시 소자를 구비하는 화상 표시 장치에 있어서, 상기 비선택 상태의 제1 전극을, 상기 선택 상태의 제1 전극보다도 고임피던스 상태로 설정하는 것, 혹은 상기 비선택 상태의 제1 전극 및 제2 전극을, 상기 선택 상태의 제1 전극 및 제2 전극보다도 고임피던스 상태로 설정하는 것을 특징으로 한다.
또, 본 발명의 결과에 기초하여, 비선택 상태의 전극을 고임피던스로 하는 관점으로부터 선행 기술 조사를 행하였다.
그 결과, 본 발명에서 대상으로 하고 있는 박막형 전자원을 이용한 화상 표시 장치에서는 해당 기술은 발견되지 않았다.
도 1은 본 발명의 화상 표시 장치의 구동 방법을 설명하기 위한 도면.
도 2는 본 발명의 화상 표시 장치의 구동 방법에서의 전극 간 용량을 계산하기 위한 등가 회로를 나타내는 도면.
도 3은 도 2의 등가 회로에 의해 구해진 전극 간 용량의 변화를 나타내는 그래프.
도 4는 본 발명의 화상 표시 장치의 구동 방법에서의 전극 간 용량을 계산하기 위한 등가 회로를 나타내는 도면.
도 5는 도 4의 등가 회로에 의해 구해진 전극 간 용량의 변화를 나타내는 그래프.
도 6은 본 발명의 실시 형태 1의 전자원판의 박막 전자원 매트릭스의 일부의 구성을 나타내는 평면도.
도 7은 본 발명의 실시 형태 1의 전자원판과 형광 표시판과의 위치 관계를 나타내는 평면도.
도 8은 본 발명의 실시 형태 1의 화상 표시 장치의 구성을 나타내는 주요부 단면도.
도 9는 본 발명의 실시 형태 1의 전자원판의 제조 방법을 설명하기 위한 도면.
도 10은 본 발명의 실시 형태 1의 표시 패널에 구동 회로를 접속한 상태를 나타내는 결선도.
도 11은 도 10에 도시한 각 구동 회로로부터 출력되는 구동 전압의 파형의 일례를 나타내는 타이밍차트.
도 12는 본 발명의 실시 형태 2의 화상 표시 장치에서 행 전극 구동 회로 및 열 전극 구동 회로로부터 출력되는 구동 전압의 파형의 일례를 나타내는 타이밍차 트.
도 13은 박막 전자원의 동작 원리를 설명하기 위한 도면.
도 14는 종래의 박막 전자원 매트릭스의 개략 구성을 나타내는 도면.
도 15는 종래의 화상 표시 장치의 구동 방법을 설명하기 위한 도면.
<발명을 실시하기 위한 최량의 형태>
이하, 도면을 참조하여 본 발명의 실시 형태를 상세히 설명한다.
또, 실시 형태를 설명하기 위한 모든 도면에 있어서, 동일 기능을 갖는 것은 동일 부호를 붙여서, 그 반복된 설명은 생략한다.
[실시 형태 1]
본 발명의 실시 형태 1의 화상 표시 장치는 전자 방출 전자원인 박막형 전자원 매트릭스와 형광체와의 조합에 따라, 각 도트의 휘도 변조 소자를 형성한 표시 패널(본 발명의 표시 소자)을 이용하여, 해당 표시 패널의 행 전극 및 열 전극에 구동 회로를 접속하여 구성된다.
여기서, 표시 패널은 박막 전자원 매트릭스가 형성된 전자원판과 형광체 패턴이 형성된 형광 표시판으로 구성된다.
도 6은 본 실시 형태의 전자원판의 박막 전자원 매트릭스의 일부 구성을 나타내는 평면도이고, 도 7은 본 실시 형태의 전자원판과 형광 표시판과의 위치 관계를 나타내는 평면도이다.
또한, 도 8은 본 실시 형태의 화상 표시 장치의 구성을 나타내는 주요부 단면도이고, 도 8의 (a)는 도 6 및 도 7에 도시한 A-B 절단선을 따른 단면도, 도 8의 (b)는 도 6 및 도 7에 도시한 C-D 절단선을 따른 단면도이다.
단, 도 6 및 도 7에 있어서는 기판(14)의 도시는 생략하고 있다.
또한, 도 8에서는 높이 방향의 축척은 임의이다. 즉, 하부 전극(13)이나 상부 전극 버스 라인(32) 등은 수㎛ 이하의 두께이지만, 기판(14)과 기판(110)과의 거리는 1 ∼ 3㎜ 정도의 길이이다.
또한, 이하의 설명에서는 3행×3열의 전자원 매트릭스를 이용하여 설명하지만, 실제의 표시 패널에서의 행·열수는 수 100행 ∼ 수 1000행 및 수천열이 되는 것은 물론이다.
또한, 도 6에 있어서, 점선으로 둘러싸인 영역(35)은 전자 방출부(본 발명의 전자원 소자)를 나타낸다.
이 전자 방출부(35)는 터널 절연층(12)으로 규정된 장소에서 이 영역 내로부터 전자가 진공 중에 방출된다.
전자 방출부(35)는 상부 전극(11)으로 덮혀져서 평면도에는 나타나지 않기 때문에, 점선으로 도시하고 있다.
도 9는 본 실시 형태의 전자원판의 제조 방법을 설명하기 위한 도면이다.
이하, 도 9를 이용하여, 본 실시 형태의 전자원판의 박막 전자원 매트릭스의 제조 방법에 대하여 설명한다.
또, 이 도 9에서는 도 6 및 도 7에 도시한 행 전극(310)의 하나와 열 전극(311)의 하나와의 교점에 형성하는 하나의 박막형 전자원(301)만을 추출하여 나타내고 있지만, 실제로는 도 6 및 도 7에 도시한 바와 같이 복수의 박막형 전자 원(301)이 매트릭스 형상으로 배치되어 있다.
또한, 도 9의 우측 열은 평면도이고, 좌측 열은 우측 도면 중 A-B선을 따른 단면도이다.
유리 등의 절연성 기판(14) 상에 하부 전극(13)용 도전막을, 예를 들면 300㎚의 막 두께로 형성한다.
하부 전극(13)용 재료로서는, 예를 들면 알루미늄(Al; 이하, Al이라고 칭함) 합금을 이용할 수 있다.
여기서는, Al-네오디뮴(Nd; 이하, Nd라고 칭함) 합금을 이용하였다.
이 Al 합금막의 형성에는, 예를 들면 스퍼터링법이나 저항 가열 증착법 등을 이용한다.
다음에, 이 Al 합금막을, 포토리소그래피에 의한 레지스트 형성과, 그것에 이어지는 에칭에 의해 스트라이프 형상으로 가공하여, 도 9의 (a)에 도시한 바와 같이, 하부 전극(13)을 형성한다.
여기서, 하부 전극(13)은 행 전극(310)의 역할도 겸한다.
여기서 이용하는 레지스트는 에칭에 적합한 것이면 되며, 또한 에칭도 웨트 에칭, 드라이 에칭 모두 가능하다.
다음에, 레지스트를 도포하고 자외선으로 노광하고 패터닝하여, 도 9의 (b)에 도시한 바와 같이, 레지스트 패턴(501)을 형성한다.
레지스트에는, 예를 들면 키논 디아자이드계의 포지티브형 레지스트를 이용한다.
다음에, 레지스트 패턴(501)을 형성한 상태에서, 양극 산화를 행하여, 도 9의 (c)에 도시한 바와 같이, 보호 절연층(15)을 형성한다.
본 실시 형태에서는, 이 양극 산화에 있어서 화성(anodization: 化成) 전압을 100V 정도로 하고, 보호 절연층(15)의 막 두께를 140㎚ 정도로 하였다.
레지스트 패턴(501)을 아세톤 등의 유기 용매로 박리한 후, 레지스트로 피복되어 있던 하부 전극(13) 표면을 재차 양극 산화하여, 도 9의 (d)에 도시한 바와 같이, 터널 절연층(12)을 형성한다.
본 실시 형태에서는 이 재양극 산화에 있어서 화성 전압을 6V로 설정하고, 터널 절연층 막 두께를 8㎚로 하였다.
다음에, 상부 전극 버스 라인(32)용 도전막을 형성하고, 레지스트를 패터닝하여 에칭을 행하여, 도 9의 (e)에 도시한 바와 같이, 상부 전극 버스 라인(32)을 형성한다.
본 실시예에서는 상부 전극 버스 라인(32)은 Al 합금을 이용하고, 막 두께는 300㎚ 정도로 하였다.
또, 이 상부 전극 버스 라인(32)의 재료로서는, 금(Au) 등을 이용해도 된다.
또, 상부 전극 버스 라인(32)은 패턴의 끝이 테이퍼 형상이 되도록 에칭을 하고, 이 후에 형성하는 상부 전극(11)이 패턴의 끝에서의 단차에 의한 단선을 일으키지 않도록 한다.
여기서, 상부 전극 버스 라인(32)은 열 전극(311)의 역할도 겸한다.
다음에, 막 두께 1㎚의 이리듐(Ir), 막 두께 2㎚의 백금(Pt), 막 두께 3㎚의 금(Au)을, 이 순서로 스퍼터링에 의해 형성한다.
레지스트와 에칭에 의한 패턴화에 의해, Ir-Pt-Au의 적층막을 패턴화하고, 도 9의 (f)에 도시한 바와 같이, 상부 전극(11)으로 한다.
또, 도 9의 (f)에 있어서, 점선으로 둘러싸인 영역(35)은 전자 방출부를 나타낸다.
전자 방출부(35)는 터널 절연층(12)으로 규정된 장소에서 이 영역 내에서부터 전자가 진공 중에 방출된다.
이상의 프로세스에 의해, 기판(14) 상에 박막 전자원 매트릭스가 완성된다.
상기한 바와 같이, 이 박막 전자원 매트릭스에 있어서는, 터널 절연층(12)으로 규정된 영역(전자 방출부: 35), 즉 레지스트 패턴(501)으로 규정한 영역으로부터 전자가 방출된다.
또한, 전자 방출부(35)의 주변부에는 두꺼운 절연막인 보호 절연층(15)을 형성하고 있기 때문에, 상부 전극-하부 전극 사이에 인가되는 전계가 하부 전극(13)의 변 또는 각부(角部)에 집중하지 않게 되어, 장시간에 걸쳐 안정적인 전자 방출 특성이 얻어진다.
본 실시 형태의 형광 표시판은 소다 유리 등의 기판(110)에 형성되는 블랙 매트릭스(120)와, 이 블랙 매트릭스(120)의 홈 내에 형성되는 적(R)·녹(G)·청(B)의 형광체(114A ∼ 114C)와, 이들 위에 형성되는 메탈백막(metal back film: 122)으로 구성된다.
이하, 본 실시 형태의 형광 표시판의 작성 방법에 대하여 설명한다.
우선, 표시 장치의 콘트라스트를 높일 목적으로, 기판(110) 상에 블랙 매트릭스(120)를 형성한다(도 8의 (b) 참조).
다음에, 적색 형광체(114A), 녹색 형광체(114B), 청색 형광체(114C)를 형성한다.
이들 형광체의 패턴화는 통상의 음극선관의 형광면에 이용되는 것과 마찬가지로, 포토리소그래피를 이용하여 행하였다.
형광체로서는, 예를 들면 적색에 Y2O2S : Eu(P22-R), 녹색에 ZnS : Cu, Al(P22-G), 청색에 ZnS : Ag(P22-B)를 이용하였다.
계속해서, 니트로셀룰로오스 등의 막으로 필밍한 후, 기판(110) 전체에 Al을, 막 두께 50 ∼ 300㎚ 정도 증착하여 메탈백막(122)으로 한다.
그 후, 기판(110)을 400℃ 정도로 가열하여 필밍막(filming film)이나 PVA 등의 유기물을 가열 분해한다. 이와 같이 하여, 형광 표시판이 완성된다.
이와 같이 제작한 전자원판과, 형광 표시판을 스페이서(60)를 사이에 두고 프릿 유리를 이용하여 밀봉 부착한다.
형광 표시판에 형성된 형광체(114A ∼ 114C)와, 전자원판의 박막 전자원 매트릭스와의 위치 관계는 도 7에 도시한 바와 같다.
또, 도 7에서는 형광체(114A ∼ 114C)나 블랙 매트릭스(120)와, 기판 상 구성물과의 위치 관계를 나타내기 위해서, 기판(110) 상의 구성물은 사선만으로 나타내고 있다.
전자 방출부(35), 즉 터널 절연층(12)이 형성된 부분과, 형광체(114)의 폭과의 관계가 중요하다.
본 실시 형태에서는, 박막형 전자원(301)으로부터 방출되는 전자 빔은 다소공간적으로 넓어지는 것을 고려하여, 전자 방출부(35)의 폭은 형광체(114A ∼ 114C)의 폭보다도 좁게 설계하고 있다.
또한, 기판(110)과 기판(14)과의 사이의 거리는 1 ∼ 3㎜ 정도로 하였다.
스페이서(60)는 표시 패널 내부를 진공으로 하였을 때, 대기압의 외부로부터의 힘에 의한 표시 패널의 파손을 막기 위해 삽입된다.
따라서, 기판(14), 기판(110)에 두께 3㎜의 유리를 이용하여, 폭 4㎝×길이 9㎝ 정도 이하의 표시 면적의 표시 장치를 제작하는 경우에는, 기판(110)과 기판(14) 자체의 기계 강도로 대기압에 견딜 수 있기 때문에, 스페이서(60)를 삽입할 필요는 없다.
스페이서(60)의 형상은, 예를 들면 도 7에 도시한 바와 같이, 직각 평행육면체 형상으로 한다.
또한, 여기서는 3행마다 스페이서(60)의 지주를 설치하고 있지만, 기계 강도가 견디는 범위에서 지주의 수(배치 밀도)를 줄여도 상관없다.
스페이서(60)로서는 유리제 또는 세라믹스제로, 판형 혹은 기둥형의 지주를 나열하여 배치한다.
또, 도 8의 (a)에 있어서, 스페이서(60)가 기판(14)측에 접하지 않는 것 같이 보이지만, 실제로는 기판(14) 상의 열 전극(311)에 접하고 있다.
도 8의 (a)에서는 열 전극(311)의 막 두께분만큼 간극이 생기는 것이다.
밀봉 부착한 표시 패널은 1×10-7Torr 정도의 진공으로 배기하여 밀봉한다.
표시 패널 내의 진공도를 고진공으로 유지하기 위해서, 밀봉 직전 혹은 직후에, 표시 패널 내의 소정의 위치(도시하지 않음)에서 게터막의 형성 또는 게터재의 활성화를 행한다.
예를 들면, 바륨(Ba)을 주성분으로 하는 게터재의 경우, 고주파 유도 가열에 의해 게터막을 형성할 수 있다.
이와 같이 하여, 박막 전자원 매트릭스를 이용한 표시 패널이 완성된다.
본 실시 형태에서는, 기판(110)과 기판(14) 사이의 거리가 1 ∼ 3㎜ 정도로 크기 때문에, 메탈 백(122)에 인가하는 가속 전압을 3 ∼ 6KV로 고전압으로 할 수 있으며, 따라서 상기한 바와 같이 형광체(114A ∼ 114C)에는 음극선관(CRT)용 형광체를 사용할 수 있다.
도 10은 본 실시 형태의 표시 패널에, 구동 회로를 접속한 상태를 나타내는 결선도이다.
행 전극(310)(하부 전극: 13)은 행 전극 구동 회로(41)에 접속되며, 열 전극(311)(상부 전극 버스 라인: 32)은 열 전극 구동 회로(42)에 접속된다.
여기서, 각 구동 회로(41, 42)와, 전자원판과의 접속은, 예를 들면 테이프 캐리어 패키지를 이방성 도전막으로 압착한 것이나, 각 구동 회로(41, 42)를 구성하는 반도체 칩을, 전자원판의 기판(14) 상에 직접 실장하는 칩 온 글라스 등에 의 해 행한다.
메탈백막(122)에는 가속 전압원(43)으로부터 3 ∼ 6KV 정도의 가속 전압이 항상 인가된다.
도 11은 도 10에 도시한 각 구동 회로로부터 출력되는 구동 전압의 파형의 일례를 나타내는 타이밍차트이다.
또, 도 11에 있어서, 점선은 고임피던스 출력을 나타내고 있다.
실제로는, 출력 임피던스를 1 ∼ 10MΩ 정도로 하면 되고, 본 실시예에서는 5MΩ으로 하였다.
여기서, n번째의 행 전극(310)을 Rn, m번째의 열 전극(311)을 Cm, n번째의 행 전극(310)과, m번째의 열 전극(311)과의 교점의 도트를 (n, m)으로 나타내는 것으로 한다.
시각 t0에서는 어느 하나의 전극도 전압 제로이기 때문에 전자는 방출되지 않고, 따라서 형광체(114A ∼ 114C)는 발광하지 않는다.
시각 t1에서, R1의 행 전극(310)에 행 전극 구동 회로(41)로부터 (VR1)이 되는 구동 전압을, (C1, C2)의 열 전극(311)에 열 전극 구동 회로(42)로부터 (VC1)이 되는 구동 전압을 인가한다.
도트 (1, 1), (1, 2)의 상부 전극(11)과 하부 전극(13)과의 사이에는 (VC1-VR1)이 되는 전압이 인가되기 때문에, (VC1-VR1)의 전압을 전자 방출 개시 전압 이상으로 설정해두면, 이 2개의 도트의 박막형 전자원으로부터는 전자가 진공 중에 방 출된다.
본 실시 형태에서는 VR1=-5V, VC1=4.5V로 하였다.
방출된 전자는 메탈백막(122)에 인가된 전압에 의해 가속된 후, 형광체(114A ∼ 114C)에 충돌하며, 형광체(114A ∼ 114C)를 발광시킨다.
또한, 이 기간에, 다른 (R2, R3)의 행 전극(310)은 고임피던스 상태이기 때문에, 열 전극(311)의 전압치에 상관없이 전자는 방출하지 않고, 대응하는 형광체(114A ∼ 114C)도 발광하지 않는다.
시각 t2에서, R2의 행 전극(310)에, 행 전극 구동 회로(41)로부터 (VR1)이 되는 구동 전압을 인가하고, C1의 열 전극(311), 열 전극 구동 회로(42)로부터 (VC1)이 되는 전압을 인가하면, 마찬가지로 도트 (2, 1)이 점등한다.
여기서, 도 11에 도시한 전압 파형의 구동 전압을, 행 전극(310) 및 열 전극(311)에 인가하면, 도 10의 사선으로 표시한 도트만이 점등한다.
이와 같이 하여, 열 전극(311)에 인가하는 신호를 바꿈으로써, 원하는 화상 또는 정보를 표시할 수 있다.
또한, 열 전극(311)에 인가하는 구동 전압(VC1)의 크기를 화상 신호에 맞추어서 적절하게 바꿈으로써, 계조가 있는 화상을 표시할 수 있다.
또, 터널 절연층(12) 내에 축적되는 전하를 개방하기 위해서, 도 11의 시각 t4에서, 모든 행 전극(310)에, 행 전극 구동 회로(41)로부터 (VR2)가 되는 구동 전 압을 인가하고, 동시에 모든 열 전극에 열 전극 구동 회로(42)로부터 0V의 구동 전압을 인가한다.
여기서, VR2=5V이기 때문에 박막형 전자원(301)에는 -VR2=-5V의 전압이 인가된다.
이와 같이, 전자 방출 시와는 역극성의 전압(반전 펄스)을 인가함으로써 박막 전자원의 수명 특성을 향상할 수 있다.
또, 반전 펄스를 인가하는 기간(도 11의 t4 ∼ t5, t8 ∼ t9)에서는 영상 신호의 수직 귀선 기간을 이용하면, 영상 신호와의 정합성이 좋다.
이상 설명한 바와 같이, 본 실시 형태에서는 비선택 상태의 행 전극(310)을 고임피던스 상태로 설정하고 있기 때문에, 앞에서 설명한 바와 같이, 소비 전력을 저감하는 것이 가능해진다.
[실시 형태 2]
본 발명의 실시 형태 2의 화상 표시 장치에 이용하는 표시 패널, 및 표시 패널과 구동 회로와의 결선 방법은, 상기 실시 형태 1과 동일하다.
도 12는 본 발명의 실시 형태 2의 화상 표시 장치에서, 행 전극 구동 회로(41) 및 열 전극 구동 회로(42)로부터 출력되는 구동 전압의 파형의 일례를 나타내는 타이밍차트이다.
또, 본 실시 형태에서도 메탈백막(122)에는 가속 전압원(43)으로부터 3 ∼ 6 KV 정도의 가속 전압이 항상 인가된다.
또한, 도 12에 있어서, 점선은 고임피던스 출력을 나타낸다.
실제로는 출력 임피던스를 1 ∼ 10MΩ 정도로 하면 좋고, 본 실시 형태에서는 5MΩ으로 하였다.
여기서, 상기 실시 형태 1과 마찬가지로, n번째의 행 전극(310)을 Rn, m번째의 열 전극(311)을 Cm, n번째의 행 전극(310)과, m번째의 열 전극(311)과의 교점의 도트를 (n, m)으로 나타내는 것으로 한다.
시각 t0에서는 어느 하나의 전극도 전압 제로이기 때문에 전자는 방출되지 않고, 따라서 형광체(114A ∼ 114C)는 발광하지 않는다.
시각 t1에서, R1의 행 전극(310)에, 행 전극 구동 회로(41)로부터 (VR1)이 되는 구동 전압을, (C1, C2)의 열 전극(311)에 열 전극 구동 회로(42)로부터 (VC1)이 되는 구동 전압을 인가한다.
도트 (1, 1), (1, 2)의 상부 전극(11)과 하부 전극(13)과의 사이에는 (VC1-VR1)이 되는 전압이 인가되기 때문에, (VC1-VR1)의 전압을 전자 방출 개시 전압 이상으로 설정해 두면, 이 2개의 도트의 박막형 전자원으로부터는 전자가 진공 중에 방출된다.
본 실시 형태에서는, VR1=-5V, VC1=4.5V로 하였다.
방출된 전자는 메탈백막(112)에 인가된 전압에 의해 가속된 후, 형광체(114A ∼ 114C)에 충돌하여 형광체(114A ∼ 114C)를 발광시킨다.
또한, 이 기간에, 다른 (R2, R3)의 행 전극(310)은 고임피던스 상태이기 때문에, 열 전극(311)의 전압치에 상관없이 전자는 방출되지 않고, 대응하는 형광체(114A ∼ 114C)도 발광하지 않는다.
또한, 이 기간에, C3의 열 전극(311)은 고임피던스 상태이기 때문에, 도트 (1, 3)으로부터 전자는 방출되지 않고, 대응하는 형광체(114A ∼ 114C)도 발광하지 않는다.
시각 t2에서, R2의 행 전극(310)에, 행 전극 구동 회로(41)로부터 (VR1)이 되는 구동 전압을 인가하고, C1의 열 전극(311)에 열 전극 구동 회로(42)로부터 (VC1)이 되는 전압을 인가하면, 마찬가지로, 도트 (2, 1)이 점등한다.
여기서, 도 12에 도시한 전압 파형의 구동 전압을 행 전극(310) 및 열 전극(311)에 인가하면, 도 10의 사선으로 표시한 도트만이 점등한다.
이와 같이 하여, 열 전극(311)에 인가하는 신호를 바꿈으로써, 원하는 화상 또는 정보를 표시할 수 있다.
또한, 열 전극(311)에 인가하는 구동 전압(VC1)의 펄스폭을 화상 신호에 맞추어서 적절하게 바꿈으로써, 계조가 있는 화상을 표시할 수 있다.
또, 터널 절연층(12) 내에 축적되는 전하를 개방하기 위해서, 도 12의 시각 t4에서, 모든 행 전극(310)에 행 전극 구동 회로(41)로부터 (VR2)가 되는 구동 전압을 인가하고, 동시에 모든 열 전극에 열 전극 구동 회로(42)로부터 0V의 구동 전압을 인가한다.
여기서, VR2=5V이기 때문에, 박막형 전자원(301)에는 -VR2=-5V의 전압이 인가된다.
이와 같이 전자 방출 시와는 역극성의 전압(반전 펄스)을 인가함으로써 박막 전자원의 수명 특성을 향상할 수 있다.
또, 반전 펄스를 인가하는 기간(도 12의 t4 ∼ t5, t8 ∼ t9)에서는, 영상 신호의 수직 귀선 기간을 이용하면, 영상 신호와의 정합성이 좋다.
이상 설명한 바와 같이, 본 실시 형태에서는, 비선택 상태의 행 전극(310)만이 아니라, 비선택 상태의 열 전극(311)도 고임피던스 상태로 설정하고 있기 때문에, 상기 실시 형태 1 보다도 더 소비 전력을 저감할 수 있는 것은 상기한 바와 같다.
이상, 본 발명자에 의해서 이루어진 발명을 상기 실시 형태에 기초하여 구체적으로 설명하였지만, 본 발명은 상기 실시 형태에 한정되는 것은 아니며, 그 요지를 일탈하지 않는 범위에서 여러가지 변경 가능한 것은 물론이다.
본 발명에 따른 화상 표시 장치 및 그 구동 방법은, 특히 진공 중에 전자를 방출하는 박막형 전자원을 이용한 화상 표시 장치에서, 박막 전자원 어레이의 구동에 따른 무효 전력을 저감하고, 소비 전력을 저감하는 것이 가능해지는 기술을 실현하는 것으로, 산업 상의 이용 가능성은 많다.

Claims (20)

  1. 삭제
  2. 표시 소자 -상기 표시 소자는 각각이, 하부 전극, 절연층 및 상부 전극을 이 순서대로 적층한 구조를 갖고, 상기 상부 전극에 정극성의 전압을 인가했을 때 상기 상부 전극 표면으로부터 전자를 방출하는 복수의 전자원(electron emitter) 소자와, 행(또는 열) 방향으로 연장되며, 상기 복수의 전자원 소자 중 행(또는 열) 방향의 전자원 소자의 하부 전극에 각각 구동 전압을 인가하는 복수의 제1 전극 -각각의 상기 제1 전극의 일부는 상기 하부 전극을 형성함- 과, 열(또는 행) 방향으로 연장되며, 상기 복수의 전자원 소자 중 열(또는 행) 방향의 전자원 소자의 상부 전극에 각각 구동 전압을 인가하는 복수의 제2 전극을 갖는 제1 기판,
    프레임 부재, 및
    형광체를 갖는 제2 기판을 구비하고, 상기 제1 기판, 상기 프레임 부재 및 상기 제2 기판으로 둘러싸이는 공간이 진공으로 됨- ;
    상기 각 제1 전극에 구동 전압을 공급하는 제1 구동 수단; 및
    상기 각 제2 전극에 구동 전압을 공급하는 제2 구동 수단
    을 포함하고,
    상기 제1 구동 수단은, 비선택 상태의 제1 전극을 선택 상태의 제1 전극보다도 고 임피던스 상태로 설정하고,
    상기 제2 구동 수단은, 비선택 상태의 제2 전극을 선택 상태의 제2 전극보다도 고 임피던스 상태로 설정하는 것을 특징으로 하는 화상 표시 장치.
  3. 제2항에 있어서,
    상기 고 임피던스는 1MΩ 이상의 임피던스인 것을 특징으로 하는 화상 표시 장치.
  4. 제2항에 있어서,
    상기 제1 구동 수단은 비선택 상태의 제1 전극을 부유 상태로 하는 것을 특징으로 하는 화상 표시 장치.
  5. 제2항에 있어서,
    상기 제2 구동 수단은 비선택 상태의 제2 전극을 부유 상태로 하는 것을 특징으로 하는 화상 표시 장치.
  6. 제2항에 있어서,
    상기 각 전자원 소자는 상기 상부 전극과 전기적으로 접속되고, 상기 제2 전극으로서 작용하는 상부 전극 버스 라인을 포함하는 것을 특징으로 하는 화상 표시 장치.
  7. 제2항에 있어서,
    상기 제1 전극은 상기 각 전자원 소자의 상기 하부 전극으로서 작용하는 것을 특징으로 하는 화상 표시 장치.
  8. 제2항에 있어서,
    상기 하부 전극은 금속을 포함하는 것을 특징으로 하는 화상 표시 장치.
  9. 제2항에 있어서,
    상기 하부 전극은 반도체를 포함하는 것을 특징으로 하는 화상 표시 장치.
  10. 제2항에 있어서,
    상기 절연층은 반도체와 절연체의 다층막을 포함하는 것을 특징으로 하는 화상 표시 장치.
  11. 삭제
  12. 화상 표시 장치의 구동 방법으로서,
    각각이, 하부 전극, 절연층 및 상부 전극을 이 순서대로 적층한 구조를 갖고, 상기 상부 전극에 정극성의 전압을 인가했을 때 상기 상부 전극 표면으로부터 전자를 방출하는 복수의 전자원(electron emitter) 소자와, 행(또는 열) 방향으로 연장되며, 상기 복수의 전자원 소자 중 행(또는 열) 방향의 전자원 소자의 하부 전극에 각각 구동 전압을 인가하는 복수의 제1 전극 -각각의 상기 제1 전극의 일부는 상기 하부 전극을 형성함- 과, 열(또는 행) 방향으로 연장되며, 상기 복수의 전자원 소자 중 열(또는 행) 방향의 전자원 소자의 상부 전극에 각각 구동 전압을 인가하는 복수의 제2 전극을 갖는 제1 기판,
    프레임 부재, 및
    형광체를 갖는 제2 기판을 구비하고, 상기 제1 기판, 상기 프레임 부재 및 상기 제2 기판으로 둘러싸이는 공간이 진공으로 되는 화상 표시 장치를 제공하는 단계;
    비선택 상태의 제1 전극을 선택 상태의 제1 전극보다도 고 임피던스 상태로 설정하는 단계; 및
    비선택 상태의 제2 전극을 선택 상태의 제2 전극보다도 고 임피던스 상태로 설정하는 단계
    를 포함하는 것을 특징으로 하는 화상 표시 장치의 구동 방법.
  13. 제12항에 있어서,
    상기 고 임피던스는 1MΩ 이상의 임피던스인 것을 특징으로 하는 화상 표시 장치의 구동 방법.
  14. 제12항에 있어서,
    상기 비선택 상태의 제1 전극을 부유 상태로 하는 단계를 더 포함하는 것을 특징으로 하는 화상 표시 장치의 구동 방법.
  15. 제12항에 있어서,
    상기 비선택 상태의 제2 전극을 부유 상태로 하는 단계를 더 포함하는 것을 특징으로 하는 화상 표시 장치의 구동 방법.
  16. 삭제
  17. 표시 소자 -상기 표시 소자는 각각이, 하부 전극과 상부 전극을 구비하고, 상기 상부 전극에 정극성의 전압을 인가했을 때 상기 상부 전극 표면으로부터 전자를 방출하는 복수의 박막 전자원(thin-film electron emitter)와, 행(또는 열) 방향으로 연장되며, 상기 복수의 박막 전자원 중 행(또는 열) 방향의 박막 전자원의 하부 전극에 각각 구동 전압을 인가하는 복수의 제1 전극 -각각의 상기 제1 전극의 일부는 상기 하부 전극을 형성함- 과, 열(또는 행) 방향으로 연장되며, 상기 복수의 박막원 중 열(또는 행) 방향의 박막 전자원의 상부 전극에 각각 구동 전압을 인가하는 복수의 제2 전극을 갖는 제1 기판,
    프레임 부재, 및
    형광체를 갖는 제2 기판을 구비하고, 상기 제1 기판, 상기 프레임 부재 및 상기 제2 기판으로 둘러싸이는 공간이 진공으로 됨- ;
    상기 각 제1 전극에 구동 전압을 공급하는 제1 구동 수단; 및
    상기 각 제2 전극에 구동 전압을 공급하는 제2 구동 수단
    을 포함하고,
    상기 제1 구동 수단은 비선택 상태의 제1 전극을 선택 상태의 제1 전극보다도 고 임피던스 상태로 설정하고,
    상기 제2 구동 수단은 비선택 상태의 제2 전극을 선택 상태의 제2 전극보다도 고 임피던스 상태로 설정하는 것을 특징으로 하는 화상 표시 장치.
  18. 삭제
  19. 삭제
  20. 삭제
KR1020027000763A 1999-09-09 2000-09-04 화상 표시 장치 및 화상 표시 장치의 구동 방법 KR100750026B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP25624699A JP3831156B2 (ja) 1999-09-09 1999-09-09 画像表示装置および画像表示装置の駆動方法
JPJP-P-1999-00256246 1999-09-09

Publications (2)

Publication Number Publication Date
KR20020032531A KR20020032531A (ko) 2002-05-03
KR100750026B1 true KR100750026B1 (ko) 2007-08-16

Family

ID=17289978

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027000763A KR100750026B1 (ko) 1999-09-09 2000-09-04 화상 표시 장치 및 화상 표시 장치의 구동 방법

Country Status (6)

Country Link
US (1) US7116291B1 (ko)
JP (1) JP3831156B2 (ko)
KR (1) KR100750026B1 (ko)
CN (1) CN1178190C (ko)
TW (1) TW476053B (ko)
WO (1) WO2001020590A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3915400B2 (ja) * 2000-11-28 2007-05-16 株式会社日立製作所 画像表示装置及び画像表示装置の駆動方法
KR100493678B1 (ko) * 2001-11-29 2005-06-03 엘지전자 주식회사 평판 디스플레이 소자 구동방법과 장치
KR100493669B1 (ko) * 2001-11-29 2005-06-03 엘지전자 주식회사 평판 디스플레이 소자 구동방법과 장치
JP2003308798A (ja) 2002-04-17 2003-10-31 Toshiba Corp 画像表示装置および画像表示装置の製造方法
KR100469391B1 (ko) * 2002-05-10 2005-02-02 엘지전자 주식회사 메탈-인슐레이터-메탈 전계방출 디스플레이의 구동회로 및방법
KR100874452B1 (ko) * 2002-11-26 2008-12-18 삼성에스디아이 주식회사 전계 방출 표시 장치 및 그 구동 방법
JP4074207B2 (ja) * 2003-03-10 2008-04-09 株式会社 日立ディスプレイズ 液晶表示装置
JP2004287118A (ja) 2003-03-24 2004-10-14 Hitachi Ltd 表示装置
JP2007513365A (ja) * 2003-11-14 2007-05-24 ユニ−ピクセル ディスプレイズ， インコーポレイテッド ディスプレイにおけるシンプルマトリクスアドレス指定
US7317433B2 (en) * 2004-07-16 2008-01-08 E.I. Du Pont De Nemours And Company Circuit for driving an electronic component and method of operating an electronic device having the circuit
US8847861B2 (en) 2005-05-20 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device, method for driving the same, and electronic device
FR2907959B1 (fr) * 2006-10-30 2009-02-13 Commissariat Energie Atomique Procede de commande d'un dispositif de visualisation matriciel a source d'electrons a consommation capacitive reduite

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02184890A (ja) * 1989-01-12 1990-07-19 Matsushita Electric Ind Co Ltd マトリックス表示装置
JPH08305317A (ja) * 1995-04-28 1996-11-22 Futaba Corp 画像表示装置の駆動方法および駆動回路
US5600343A (en) * 1992-11-13 1997-02-04 Commissariat A L'energie Atomique Multiplexed matrix display screen and its control process

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS628340A (ja) 1985-07-04 1987-01-16 Matsushita Electric Ind Co Ltd 光学的記録再生装置
JP3044435B2 (ja) * 1993-04-05 2000-05-22 キヤノン株式会社 電子源及び画像形成装置
JPH08328505A (ja) 1995-05-26 1996-12-13 Futaba Corp 画像表示装置の駆動装置
JP4714953B2 (ja) * 1999-01-13 2011-07-06 ソニー株式会社 平面型表示装置
JP3863325B2 (ja) * 1999-09-10 2006-12-27 株式会社日立製作所 画像表示装置
JP3915400B2 (ja) * 2000-11-28 2007-05-16 株式会社日立製作所 画像表示装置及び画像表示装置の駆動方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02184890A (ja) * 1989-01-12 1990-07-19 Matsushita Electric Ind Co Ltd マトリックス表示装置
US5600343A (en) * 1992-11-13 1997-02-04 Commissariat A L'energie Atomique Multiplexed matrix display screen and its control process
JPH08305317A (ja) * 1995-04-28 1996-11-22 Futaba Corp 画像表示装置の駆動方法および駆動回路

Also Published As

Publication number Publication date
JP2001083907A (ja) 2001-03-30
US7116291B1 (en) 2006-10-03
CN1361908A (zh) 2002-07-31
CN1178190C (zh) 2004-12-01
TW476053B (en) 2002-02-11
JP3831156B2 (ja) 2006-10-11
KR20020032531A (ko) 2002-05-03
WO2001020590A1 (fr) 2001-03-22

Similar Documents

Publication Publication Date Title
KR100765023B1 (ko) 화상 표시 장치 및 화상 표시 장치의 제조 방법
JP3915400B2 (ja) 画像表示装置及び画像表示装置の駆動方法
JP3863325B2 (ja) 画像表示装置
US5160871A (en) Flat configuration image display apparatus and manufacturing method thereof
KR100750026B1 (ko) 화상 표시 장치 및 화상 표시 장치의 구동 방법
US7310076B2 (en) Display apparatus
JP2003084709A (ja) 電子源の駆動装置及び駆動方法、並びに画像形成装置の駆動方法
JP3606513B2 (ja) 画像表示装置
JP3899741B2 (ja) 画像表示装置の駆動方法
US20030160581A1 (en) Display apparatus and driving method of the same
JP3870968B2 (ja) 画像表示装置
JP4341682B2 (ja) 表示装置
KR100487802B1 (ko) 평면 전계방출 표시소자의 구동장치 및 방법
KR20020030827A (ko) 전자원, 전자원의 제조방법 및 표시장치
JPH1195716A (ja) 表示装置および電子線応用機器
JP2005209661A (ja) 画像表示装置
JP2005309459A (ja) 表示装置
JPH10154476A (ja) 表示装置
JP2006318932A (ja) カラー画像表示装置
JP2006313367A (ja) 画像表示装置
JPH07161315A (ja) ディスプレイ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
LAPS Lapse due to unpaid annual fee