JPH02184890A - マトリックス表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はエレクトロルミネッセンス（以下ＥＬと称す）
、プラズマ（ＦＤＰ）等の表示素子によるマトリックス
表示装置に関するものである。さらには、駆動時におけ
る駆動電力の削減に関するものである。

従来の技術 従来のマトリックス表示装置として、薄膜ＥＬパネルを
使用したマトリックス表示装置を例にとって説明する。

第５図はこの従来の薄膜ＥＬ表示装置の駆動回路ブロッ
ク図を示すものであり、１はＥＬ表示素子からなる薄膜
ＥＬ表示パネル、２はデータ電極、３は走査電極で両者
は直交関係にある。４はデータ電極２を介してＥＬ表示
素子に変調電圧（Ｖ　ｍ）を印加し出力段がプッンユプ
ルトランジスタＱＤで構成されるデータ側ドライバ、５
は走査電極３を介してＥＬ表示素子に書き込み電圧（−
Ｖ　ｖ）あるいはリフレッシュ電圧（Ｖｒ）を印加し出
力段がプルダウン型トランジスタＱＳで構成される走査
側ドライバ、６は変調電圧（Ｖｍ）を供給する変調電圧
発生回路、７は書き込み電圧（−Ｖ　ｖ）を供給する書
き込み電圧発生回路、８はリフレッシュ電圧（Ｖｒ）を
供給するリフレッシュ電圧発生回路、９は各ドライバ４
．５、電圧発生回路６．７．８を制御するタイミング信
号を発生するタイミング信号制御回路である。

この従来例において走査側ドライバ５のＧＮＤラインに
は、書き込み電圧（−Ｖｗ）及びリフレッシュ電圧（Ｖ
ｒ）を印加する必要があるので走査側ドライバ５はフロ
ーティング動作とせねばならず、タイミング信号制御回
路９からのタイミング信号はフォトカプラー結合等で絶
縁する必要がある。尚、ここでの走査電極３の数は、５
ｌ−８８００の８００ラインとする。このような回路構
成によるＥＬ表示装置は、１フレームに２回発光する一
斉反転リフレッシュ駆動法で交流駆動される。

線順次走査において、データ側ドライバ４は選択走査電
極３の１ライン分の転送データ信号に対応して発光させ
るＥＬ表示素子に対してのみ変調電圧（Ｖｍ）を印加す
るようにプッシュプルトランジスタＱＤのオンオフ制御
を行なう。

一方、走査側では第６図に示すようにデータ側ドライバ
４と同期して走査側ドライバ５は、走査電極３のＳＩか
ら５８００の順番で順次プルダウン型トランジスタを一
走査期間のみオンすると共に、書き込み電圧発生回路７
からの出力Ｗは毎走査連続して書き込み電圧（−Ｖｗ）
を供給しているので、走査側ドライバ５により選択され
た走査電極３にのみ書き込み電圧（−Ｖ　ｖ）が印加さ
れ選択走査電極ライン上の全ＥＬ表示素子に充電される
。このとき選択走査電極ライン上で変調電圧（Ｖ　ｍ）
の充電されているＥＬ表示素子のみ発光し、データの表
ボが行なわれる。５ｉ−ｓｓｏｏまで線順次走査の終了
後、書き込み電圧（−Ｖｖ）と逆極性のりフレッシュ電
圧（Ｖｒ）をＥＬ表示パネル１の全ＥＬ表示素子に対し
て再度、逆充電が行なわれてＥＬ表示素子はリフレッシ
ュされると共に、走査期間に発光したＥＬ表示素子は再
発光し１フレームを終了する。

走査側ドライバ５は第７図に示すような入力段のシフト
レジスタやラッチ回路等からなるロジック回路と出力段
のプルダウン型トランジスタ（ＱＳＩ〜ＱＳｎ　）で構
成され、各ドレインは出力チャンネル（Ｑｌ〜Ｑｎ）を
介して前記走査電極３に接続され、各ソースはＧＮＤラ
インに共通接続される。これらドレイン、ソース間には
クランプダイオードＤｃが形成される以外に、チャンネ
ル間容量、線間容量、浮遊界■等を含めた出力界Ｍｋ　
Ｃｏが形成される。

発明が解決しようとする課題 しかしながら前記のような構成では、線順次走査におい
て走査側ドライバの選択、非選択に関係なく走査電極に
接続されている全部の走査側ドライバのＧＮＤラインに
対し書き込み電圧（−Ｖｗ）が印加されるため、走査電
極が非選択となっている出力チャンネルの出力界ｆｆｉ
　Ｃｏによる駆動電力Ｐの損失を招くという問題点があ
る。

一般に容量性負荷における駆動電力Ｐは、Ｐ＝Ｃ＊Ｎ＊
Ｖ２＊ｆで示される。ここでＣは一走査電極ライン上の
容量、Ｎは走査電極数、■は印加電圧、ｆはフレーム周
波数で通常は６０Ｈｚである。

線順次走査における書き込み駆動電力Ｐｖを、−走査電
極ライン上の容量が１０００ラインであるデータ電極を
想定してＣｓ　＝５　ｎ　Ｆ　＋　　書き込み電圧Ｖｗ
＝２００ｖの場合で求めると、 Ｐｗ：Ｃｓ＊Ｎ＊Ｖｖ２＊　ｆ ＝５ｎＦ＊８００本２００２＊ｅｏ　　９．６ｗである
。一方、出力容量　Ｃｏによる電力損失Ｐｃを考えてみ
ると出力界Ｗｋ　Ｃｏの値は、１出力段当り３９Ｆ前後
と非常に小さく一見無視できそうな値でもあるが高電圧
を必要とするＥＬ表示素子では、高解像度化などで走査
電極数を多くした場合それに比例して電力損失は増加し
てくる。走査電極が非選択となっている出力チャンネル
（Ｎ−１ケ所）においては、ＣＯＣよりＣＯに印加電圧
の殆どが印加される。それ故、出力界ｆｆｉ　Ｃｏによ
る電力損失Ｐｃは、 Ｐｃｍ　　（Ｃｏ＊　　（Ｎ−１）　　）　　＊Ｎ＊Ｖ
ｗ２＊ｆ＝（３ｐＦ本７９９）木８００＊２００２＊８
０４．６ｗ である。

従って、全書き込み駆動電力ｐｔは、Ｐｔ＝Ｐｗ＋Ｐｃ
＝９．６＋４．８＝　１４．２ｗとなるので、全書き込
み駆動電力ｐｔに対する出力容量Ｇｏによる電力損失Ｐ
ｃの割合は約３２％にもおよび、本来必要とする書き込
み駆動電力Ｐｗに対して電力損失Ｐｃは無視のできない
大きな損失レベルとなるので、書き込み電圧発生回路７
を始め無駄な損失電力による駆動電力の増大を招く結果
となる。

本発明はかかる点に鑑み、ドライバの出力容量による駆
動電力損失を低減させるマ）　ＩＪソックス示装置を提
供することを目的とする。

課題を解決するための手段 本発明は、直交関係にあるデータ電極と走査電極との間
に表示素子を介在させてなる表示パネルと、データ電極
に接続されたデータ側ドライバと、走査電極に接続され
た走査側ドライバと、データ側ドライバを介して表示素
子に変調電圧を印加する変調電圧発生回路と、走査側ド
ライバを介して表示素子に書き込み電圧を印加する書き
込み電圧発生回路とを備え、走査側ドライバを複数ブロ
ックに分割し、走査側選択電極の存在する走査側ドライ
バブロックにのみ書き込み電圧を印加し、他の走査側ド
ライバブロックについてはフローティング状態とするよ
うに構成したことを特徴とする。

作　　　用 本発明は前記した構成により、走査側ドライバのＧＮＤ
ラインに対して、書込みパルスを走査側選択電極ブロッ
クのみに印加し、他の走査側電極ブロックに関してはフ
ローティング状態とするので、走査側ドライバの出力容
量Ｃｏへの書き込み電圧の充電は、選択電極ブロックの
みでフローティングブロックには充電されないため、走
査側ドライバの出力容ｉ　Ｃｏによる無駄な電力損失は
、大幅に削減できる。

実施例 第１図〜第２図は本発明の第１の実施例における薄膜Ｅ
Ｌパネルを使用したマトリックス表示装置を示すもので
ある。第１図に示す同装置の駆動回路において、５０は
走査側ドライバ、７０は書き込み電圧発生回路である。

この例では走査電極３の数が８００本の時２００本単位
で４ブロツクに分割し、走査側ドライバ５０もこれに対
応してＳＤＩ〜ＳＤ４に４ブロツク化され、各ブロック
毎にＧＮＤラインが独立した形となる。ＳＤＬブロック
の出力は走査電極３の５ｌ−３２００、ＳＤ２ブロック
の出力は走査電極３の８２０１−３４００、ＳＤ３ブロ
ックの出力は走査電極３のＳ　４０１−　Ｓ　Ｅｉｏｏ
、ＳＤ４の出力は走査電極３のＳ　６０１−　Ｓ　８０
０に接続されている。同様に、書き込み電圧発生回路７
０はＷ１〜Ｗ４の４ブロツクに分割され、Ｗｌの書き込
み電圧出力はＳＤＩのＧＮＤライン、Ｗ２の書き込み電
圧出力はＳＤ２のＧＮＤライン、Ｗ３の書き込み電圧出
力はＳＤ３のＧＮＤライン、Ｗ４の書き込み電圧出力は
ＳＤ４のＧＮＤライ／に供給される。さらには、リフレ
ッシュ電圧発生回路８のリフレッシュ電圧出力は、ダイ
オードＤを介して４ブロク化された走査側ドライバ５０
の各ＧＮＤラインに供給される。

このような駆動回路構成における駆動電圧の印加のタイ
ミングチャート図を示したのが第２図である。リフレッ
シュ期間に対しては、従来と同様にリフレッシュ電圧発
生回路８よりダイオードＤ及び走査側ドライバ５０のＧ
ＮＤラインを介してリフレッシュ電圧（Ｖ　ｒ）が走査
電極３の全ＥＬ表示素子に印加される。一方、線順次走
査期間における書き込み電圧（−Ｖｖ）の印加について
は、走査側選択電極の存在する走査側ドライバ５０のブ
ロック毎に供給される。つまり、走査側選択電極がＳ」
〜８２００にある場合、書き込み電圧発生回路７０のＷ
ｌのみが走査側ドライバ５０のＳＤＩのＧＮＤラインに
出力し、他のＷ２、Ｗ３、Ｗ４はオフであるためＳＤ２
、ＳＤ３、ＳＤ４のＧＮＤラインはフローティング状態
となる。以下、同様に走査側選択電極が８２０１−８４
００にある場合、Ｗ２がオン、Ｗｌ、Ｗ３、Ｗ４がオフ
となり、ＳＤｌ、ＳＤ３、ＳＤ４のＧＮＤラインはフロ
ーティング状態となる。走査側選択電極が５４０１−８
ＧＯＯにある場合は、Ｗ３がオン、Ｗｌ、Ｗ２、Ｗ４が
オフとなりＳＤｌ、ＳＤ２、ＳＤ４のＧＮＤラインはフ
ローティング状態となる。また、走査側選択電極が８６
０！〜ｓ　ｓｏｏにある場合は、Ｗ４がオン、Ｗｌ、Ｗ
２、Ｗ３がオフとなり、ＳＤｌ、ＳＣ２、ＳＣ３のＧＮ
Ｄラインはフローティング状態となる。尚、タイミング
信号制御回路９からの制御信号は、走査側ドライバ５０
に対しては従来と同様であり、書き込み電圧発生回路７
０に対しては４分の１フレ一ム周期毎にＷ１〜Ｗ４を順
次駆動するように制御される。

このような駆動を行なうことにより、走査側ドライバ５
０の出力容量ＣＯによる電力損失は、書き込み電圧（−
Ｖｗ）の印加される走査側選択電極の存在するブロック
のみになるので４分の１に削減される。それ故、出力容
Ｗｋ　Ｃｏによる電力損失Ｐｃは、Ｐｃ＝（Ｃｏ本（（
Ｎ／４）−１））木Ｎ＊Ｖｖｔ２＊ｆ ＝　（３ｐＦ＊１９９）＊８００＊２００２＊６０１．
２　Ｗ となり従来の４．６Ｗに比べ１．２Ｗに低減する。

従って、全書き込み駆動電力ｐｔは、Ｐｔ＝Ｐｖ＋Ｐｃ
＝９．６＋１．２＝１０．８ｗとなる。全書き込み駆動
電力ｐｔに対する出力容量ＣＯによる電力損失Ｐｃの割
合は約１１％となり従来例に比べ３分の１に低減される
。

以上のようにこの実施例によれば、走査側ドライバ５０
のＧＮＤラインをｎブロックに分割して、走査側選択電
極の存在する分割ブロックに対応して書き込み電圧（−
Ｖｖ）を供給することにより、走査側非選択電極の存在
する分割ブロックの走査側ドライバ５０の出力容Ｗｋ　
Ｃｏによる電力損失を無くすことができる。つまり、分
割ブロック数をｎとすれば走査側ドライバ５０の出力容
ｆｆｉ　Ｃｏによる電力損失はｎ分の１に削減できる。

第３図〜第４図は本発明の第２の実施例における薄膜Ｅ
Ｌパネルを使用したマトリックス表示装置を示すもので
ある。

第３図に示す同装置の駆動回路において、５１は走査側
奇数電極３１に接続された走査側奇数ドライバ、５２は
走査側偶数電極３２に接続された走査側偶数ドライバ、
７１は走査側奇数ドライバ５１に書き込み電圧出力ＷＯ
を供給する奇数電極書き込み電圧発生回路、７２は走査
側偶数ドライバ５２に書き込み電圧出力ＷＥを供給する
偶数電極書き込み電圧発生回路である。

走査側奇数ドライバ５１のＧＮＤラインには、奇数電極
書き込み電圧発生回路７１からの出力ＷＯが供給され、
一方、走査側偶数ドライバ５２のＧＮＤラインには偶奇
数電極書き込み電圧発生回路７２からの出力ＷＥが供給
される。さらにリフレッシュ電圧発生回路８からのリフ
レッシュ電圧が、ダイオードＤを介して両方の走査側ド
ライバ５１．５２に供給される。

線順次走査の書込み動作における走査側ドライバ５１．
５２と書き込み電圧発生回路７１．７２との関係につい
て、第４図に示すこの駆動回路構成における駆動電圧の
印加のタイミングチャートを参照しながら述べる。走査
側奇数ドライバ５１の走査側奇数電極３１の選択と奇数
電極書き込み電圧発生回路７１の書き込み電圧出力ＷＯ
は、タイミング信号制御回路９の制御信号により同期動
作となるように制御される。同様に、走査側偶数ドライ
バ５２の走査側偶数電極３２の選択と偶数電極書き込み
電圧発生回路７２の書き込み電圧出力ＷＥは、タイミン
グ信号制御回路９の制御信号により同期動作となるよう
に制御される。書き込み電圧出力ＷＯ１ＷＥは、−走査
期間毎に出力されタイミング的にはお互いに相反の関係
にあるので、両者の同時出力は起こらない。

このように、走査側奇数電極３１に選択電極がある時に
は、走査側奇数ドライバ５１のＧＮＤラインにのみ書き
込み電圧（−Ｖｗ）が印加され、走査側偶数ドライバ５
２のＧＮＤラインはフローティング状態となるので、走
査側偶数ドライバ５２の出力容量Ｃｏには書き込み電圧
（−Ｖｖ）の充電が行なわれず電力損失はなくなる。又
、走査側偶数電極３２に選択電極がある時には、走査側
偶数ドライバ５２のＧＮＤラインにのみ書き込み電圧（
−Ｖｗ）が印加され、走査側奇数ドライバ５１のＧＮＤ
ラインはフローティング状態となるので、走査側奇数ド
ライバ５１の出力容量Ｃｏには書き込み電圧（−Ｖｗ）
の充電が行なわれず電力損失はなくなる。

このような駆動により、全体として走査側ドライバ５１
．５２の出力容量Ｃｏによる電力損失Ｐｃは半減し、従
来の４．６ｗに比べ２，３ｗに低減する。

これより、全書き込み駆動電力ｐｔは、Ｐｔ＝Ｐｖ＋Ｐ
ｃ＝９．６＋２．３＝１１．９ｗとなる。従って、全書
き込み駆動電力ｐｔに対する出力容ｆｆｋ　Ｃｏによる
電力損失Ｐｃの割合は約１９％となり従来例に比べ３分
の２に低減される。

以上のようにこの実施例によれば、走査側ドライバを奇
数側ブロックと偶数側ブロックとで２分割するもので、
電力損失の削減率は２分の１と第１の実施例に比べて効
果は少ないが、一般に高解像度パネルになるほどマトリ
ックス電極のピッチカ狭＜なり表示パネルへのドライバ
の実装を出来るだけ容易にするため、データ側ドライバ
については上下部、走査側ドライバについては左右部の
両方で行なわれるので、ドライバの実装を何ら変えるこ
となしに書き込み電圧発生回路の付加のみで駆動できる
ので、第１の実施例に比べ簡単に実施できる。

なお、本発明は走査側ドライバとして集積されたドライ
バＩＣは無論のこと、ディスクリートトランジスタ構成
でも何ら差し支えない。また、上記実施例では一斉反転
リフレッシュ駆動法について述べたが、この駆動法に限
らず走査側ドライバにプッシュプル構成ドライバを使用
するフレーム反転駆動法でも有効である。この場合、走
査側ドライバのブツシュ段への正の書き込み電圧の印加
及びプル段への負の書き込み電圧の印加が行なわれるが
、両方の書き込み電圧に対して本発明の適用は有効であ
る。

さらに、上記実施例では薄膜ＥＬパネルを使用したＥＬ
表示装置について説明したが、液晶（ＬＣＤ）プラズマ
（ＦＤＰ）等のように走査側ドライバを接続して線順次
走査するマトリックス表示装置であれば本発明が有効で
あることは言うまでもない。

発明の詳細 な説明したように、本発明によれば、走査側ドライバを
多分割化し、選択電極の存在する走査側ドライバブロッ
クのＧＮＤラインにのみ書き込み電圧を印加し、非選択
電極のある走査側ドライバブロックのＧＮＤラインをフ
ローティング状態にすることにより、非選択電極のある
走査側ドライバブロックのドライバの出力容量に起因し
た電力損失を削減することができ、その実用的効果は大
きい。

【図面の簡単な説明】

第１図は本発明の第１の実施例における薄膜ＥＬ表示装
置の駆動回路のブロック図、第２図は同実施例の動作タ
イミングチャート図、第３図は本発明の第２の実施例に
おける薄膜ＥＬ表示装置の駆動回路ブロック図、第４図
は同実施例の動作タイミングチャート図、第５図は従来
例における薄膜ＥＬ表示装置の駆動回路ブロック図、第
６図は従来例の動作タイミングチャート図、第７図は走
査側ドライバの回路構成図である。 １・・・薄膜ＥＬ表示パネル、２・・・データ電極、３
・・・走査電極、３１・・・走査側奇数電極、３２・・
・走査側偶数電極、４・・・データ側ドライバ、５．５
０・・・走査側ドライバ、５１・・・走査側奇数ドライ
バ、５２・・・走査側偶数ドライバ、６・・・変調電圧
発生回路、７．７０・・・書き込み電圧発生回路、７１
・・・奇数電極書き込み電圧発生回路、７２・・・偶数
電極書き込み電圧発生回路。 代理人の氏名　弁理士　粟野重孝　はか１名７Ｏ−−−
ｆ＝ｉｉｂｔＪｉ生回ｘ５ 第 図 ？ 第　３　図 第 図 Ｗ子 −ＩＩ−ｒ 第 図 図 第 図 蜂 因 ＯＳ／

Claims (2)

【特許請求の範囲】
1. （１）直交関係にあるデータ電極と走査電極との間に表
   示素子を介在させてなる表示パネルと、データ電極に接
   続されたデータ側ドライバと、走査電極に接続された走
   査側ドライバと、データ側ドライバを介して表示素子に
   変調電圧を印加する変調電圧発生回路と、走査側ドライ
   バを介して表示素子に書き込み電圧を印加する書き込み
   電圧発生回路とを備え、走査側ドライバを複数ブロック
   に分割し、走査側選択電極の存在する走査側ドライバブ
   ロックにのみ書き込み電圧を印加し、他の走査側ドライ
   バブロックについてはフローティング状態とするように
   構成したことを特徴とするマトリックス表示装置。
2. （２）走査側ドライバは、奇数電極群と偶数電極群との
   ２分割ブロックとしたことを特徴とする請求項１記載の
   マトリックス表示装置。