KR100472363B1

KR100472363B1 - 양면표시 액정표시장치

Info

Publication number: KR100472363B1
Application number: KR10-2001-0084049A
Authority: KR
Inventors: 박정식
Original assignee: 엘지.필립스 엘시디 주식회사
Priority date: 2001-12-24
Filing date: 2001-12-24
Publication date: 2005-03-08
Also published as: KR20030053994A

Abstract

본 발명은 2매의 액정패널이 타이밍 제어부와 데이터 드라이버를 공유하게 하여 소비전력 및 원가를 절감할 수 있는 양면표시 액정표시장치를 제공하는 것이다.

본 발명의 양면표시 액정표시장치는 다수개의 액정셀들을 포함하는 제1 액정패널과; 다수개의 액정셀들을 포함하는 제2 액정패널과; 상기 제1 액정패널의 게이트라인들에 순차적으로 주사펄스를 공급하는 제1 게이트 드라이버와; 상기 제1 액정패널의 게이트라인들에 공급되는 주사펄스들 사이에 상기 제2 액정패널의 게이트라인들에 상기 주사펄스가 공급될 수 있도록 1 수평주기로 상기 제1 게이트 드라이버와 교번되게 구동하여 상기 제2 액정패널의 게이트라인들에 순차적으로 상기 주사펄스를 공급하는 제2 게이트 드라이버와; 상기 제1 액정패널의 데이터라인들과 상기 제2 액정패널의 데이터라인들을 상기 1 수평주기로 교번하여 데이터를 공급하는 데이터 드라이버와; 상기 제1 및 제2 게이트 드라이버와 상기 데이터 드라이버의 구동을 제어함과 아울러, 상기 데이터 드라이버와 비디오데이터신호를 공급하는 타이밍 제어부를 구비한다.

Description

양면표시 액정표시장치{LIQUID CRYSTAL DISPLAY APPARATUS FOR DOUBLE SURFACE DISPLAY}

본 발명은 액정표시모듈에 관한 것으로, 특히 양면 액정표시패널에 데이터신호를 공급하는 데이터드라이버를 공유할 수 있는 양면표시 액정표시장치에 관한 것이다.

통상의 액정표시모듈은 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정표시모듈은 액정셀들이 매트릭스 형태로 배열되어진 액정패널과 이 액정패널을 구동하기 위한 구동회로를 구비한다.

실제로, 액정표시모듈은 도 1에 도시된 바와 같이 액정셀들이 매트릭스 형태로 배열되어진 액정패널(2)과, 액정패널(2)의 게이트라인들(GL0 내지 GLn)을 구동하기 위한 게이트 드라이버(4)와, 액정패널(2)의 데이터라인들(DL1 내지 DLm)을 구동하기 위한 데이터 드라이버(6)와, 게이트 드라이버(4)와 데이터 드라이버(6)를 제어하기 위한 타이밍 제어부(10)를 구비한다.

타이밍 제어부(10)는 외부로부터 입력되는 메인클럭신호(MCLK_, 수평 및 수직 동기신호(H, V) 등에 응답하여 게이트 드라이버(4)와 데이터 드라이버(6)의 구동 타이밍을 제어함과 아울러 입력 비디오데이터신호(R, G, B)를 데이터 드라이버(6)로 공급한다.

이를 위하여, 타이밍 제어부(10)는 도 2에 도시된 바와 같이 입력 비디오데이터신호(R, G, B)를 데이터 드라이버(6)의 구동에 적합하게 재정렬하여 출력하는 데이터 정렬부(16)와, 제어신호를 발생하는 제어신호 발생부(12)와, 극성반전신호를 발생하는 극성제어부(14)를 구비한다. 제어신호 발생부(12)는 외부로부터 입력되어진 메인클럭신호(MCLK)와 수평동기신호(H) 및 수직동기신호(V) 등에 응답하여 게이트 쉬프트 클럭(GSC), 게이트 스타트 펄스(GSP) 등과 같은 게이트 제어신호들을 발생하여 게이트 드라이버(4)에 공급한다. 또한, 제어신호 발생부(12)는 메인클럭신호(MCLK)와 수평동기신호(H) 및 수직동기신호(V) 등에 응답하여 데이터 스타트 펄스(DSP), 데이터 쉬프트 클럭(DSP) 등과 같은 데이터 제어신호를 발생하여 데이터 드라이버(6)에 공급한다. 극성 제어부(14)는 입력 메인클럭신호(MCLK)와 수평동기신호(H) 및 수직동기신호(V) 등에 응답하여 도트 인버젼, 라인 인버젼, 프레임 인버젼 등과 같은 인버젼 구동에 적합한 극성반전신호를 발생하게 된다. 데이터 정렬부(16)는 입력 비디오데이터신호(R, G, B)를 데이터 드라이버(6)의 구동에 적합하게 재정렬하여 출력한다.

게이트 드라이버(4)는 타이밍 제어부(10)로부터의 게이트 제어신호들에 응답하여 게이트라인들(GL1 내지 GLn)에 해당 주사기간동안(1H) 게이트 하이전압을 공급하고, 나머지 기간에서는 게이트 로우전압을 인가한다. 또한, 게이트 드라이버(4)는 첫번째 주사라인의 스토리지 캐패시터(Cst)를 위해 최상측에 형성된 게이트라인(GL0)에는 게이트 로우전압을 인가한다.

데이터 드라이버(6)는 타이밍 제어부(10)로부터의 데이터 제어신호들에 응답하여 타이밍 제어부(10)로부터의 디지털 데이터신호(R, G, B)를 아날로그 데이터신호로 변환하여 게이트라인(GL1 내지 GLn)에 게이트 하이전압이 공급되는 1수평기간(1H)마다 1수평라인분의 데이터신호를 데이터라인들(DL1 내지 DLm)에 공급한다. 데이터 드라이버(6)는 도 3에 도시된 바와 같이 데이터라인들(DL1 내지 DLm)을 k개의 블록으로 나누어 구동하기 위하여 k개의 데이터 드라이브 집적회로(이하, D-IC라 함)(40)로 구성된다.

데이터 D-IC(40) 각각은 도시하지 않은 쉬프터 레지스터부와, 쉬프터 레지스터로부터의 쉬프트신호에 응답하여 입력 비디오데이터신호(R, G, B)를 래치하는 래치부와, 래치부로부터의 비디오데이터신호(R, G, B)를 아날로그신호로 변환하는 디지탈-아날로그(이하, D-A라 함) 변환부 등을 포함한다. 쉬프트레지스터부는 타이밍제어부(10)로부터 제1 데이터 D-IC(40)에 공급되는 데이터스타트신호(DSP)에 응답하여 쉬프트동작을 개시하고, 데이터클럭신호(DCLK)에 응답하여 쉬프트동작을 수행한다. 래치부는 쉬프트레지스터부로부터의 쉬프트신호에 응답하여 타이밍 제어부(10)로부터의 비디오데이터신호(R, G, B)를 제1 데이터라인(DL1)에서 제m 데이터라인(DLm)에 공급할 데이터신호(R, G, B) 순으로 래치한 후 동시에 출력한다. D-A 변환부는 래치부로부터의 디지탈 데이터신호(R, G, B)를 감마전압을 이용하여 아날로그신호로 변환한 후 데이터라인들(DL1 내지 DLm)에 동시에 출력한다. 이때, D-A 변환부는 타이밍제어부(10)로부터의 극성반전신호에 응답하여 부극성 또는 정극성 감마전압을 이용하여 아날로그 신호로 변환함으로써 데이터라인들(DL1 내지 DLm)에 공급되는 데이터신호들의 극성을 반전시키게 된다.

액정패널(2)은 매트릭스 형태로 배열되어진 액정셀들과, n+1개의 게이트라인들(GL0 내지 GLn)과 m개의 데이터라인들(DL1 내지 DLm)의 교차부에 각각 형성된 박막트랜지스터(TFT)를 구비한다. 박막트랜지스터(TFT)는 게이트라인(GL1 내지 GLn)으로부터의 게이트하이전압에 응답하여 데이터라인(DL1 내지 DLm)으로부터의 데이터신호를 액정셀에 공급한다. 액정셀은 액정을 사이에 두고 대면하는 공통전극과 박막트랜지스터(TFT)에 접속된 화소전극을 포함하는 액정용량 캐패시터(Clc)로 등가적으로 표시될 수 있다. 그리고, 액정셀 내에는 액정용량 캐패시터(Clc)에 충전된 데이터전압을 다음 데이터전압이 충전될 때까지, 즉 게이트로우전압이 인가되는 동안 유지시키기 위한 스토리지 캐패시터(Cst)가 더 형성된다. 스토리지 캐패시터(Cst)는 이전단 게이트라인과 화소전극 사이에 형성된다. 이러한 액정셀은 박막트랜지스터(TFT)를 통해 충전되는 데이터전압에 따라 유전이방성을 가지는 액정의 배열상태가 가변하여 광투과율을 조절함으로써 계조를 구현하게 된다.

이러한 액정패널(2)을 2도트 인버젼 방식으로 액정패널(2)를 DLm)을 구동하는 경우 타이밍제어부(10)는 액정패널(2) 상에서 데이터신호의 극성이 수평방향으로는 도트 단위로 바뀌는 반면에 수직방향으로는 2도트 단위로 반전되고, 프레임단위로 반전되게끔 데이터드라이버(6)를 제어하게 된다. 이러한 2도트 인버젼 방식은 노트북컴퓨터와 같이 저소비전력을 필요로 하는 시스템에서 프레임주파수를 50∼30Hz로 낮추는 경우 도트 인버젼 방식에 비하여 플리커 현상이 줄어들게 하는 장점을 가진다.

한편, 액정표시모듈은 사용자의 요구에 따라 양면 표시기능을 갖추기 위하여 도 4에 도시된 바와 같이 전면 및 후면 액정표시모듈(20, 30)을 구비한 액정표시장치가 제안되어졌다.

전면 액정표시모듈(20)은 화상표시를 위한 액정패널(22)과, 데이터 드라이버(28)가 실장되며 액정패널(22)과 데이터 인쇄회로기판(이하, PCB라 함)(24) 사이에 접속된 데이터 테이프 캐리어 패키지(이하, TCP라 한다)(26)와, 게이트 드라이버(도시하지 않음)가 실장되며 액정패널(22)에 접속된 게이트 TCP(29)를 구비한다. 데이터 PCB(24)는 타이밍제어부(도시하지 않음)로부터의 데이터 제어신호들 및 데이터신호들(R, G, B)을 데이터 TCP(26)를 통해 데이터 드라이버(28)로 중계한다. 데이터드라이버(28)는 입력되어진 데이터 제어신호들 및 데이터신호들(R, G, B)을 이용하여 데이터 TCP(26)를 통해 액정패널(22) 상의 데이터라인들(도시하지 않음)을 구동한다. 게이트드라이버(도시하지 않음)도 타이밍제어부로부터의 게이트제어신호를 이용하여 게이트 TCP(29)를 통해 액정패널(22) 상의 게이트라인들을 구동한다.

이러한 구성을 가지는 전면 액정표시모듈(20)과 대향하게 접합되는 후면 액정표시모듈(30)도 상기 전면 액정표시모듈(30)과 동일한 구성 및 기능을 가지는 액정패널(32) 및 데이터 PCB(34)와, 데이터 TCP(36), 데이터드라이버(38), 게이트 TCP(39)와, 그리고 데이터 드라이버(38) 및 게이트 드라이버(39)를 제어하기 위한 타이밍제어부를 구비한다.

이와 같이, 종래의 양면표시 액정표시장치는 독립적으로 구성된 전면 액정표시모듈(20)과 후면 액정표시모듈(30)이 접합되어 구성된다. 다시 말하여, 종래의 양면표시 액정표시장치에 구비된 전면 및 후면 액정표시모듈(20, 30) 각각은 전술한 도 1 내지 도 3에 도시한 구성요소들을 독립적으로 구비하여 외부로부터 입력되는 동일한 화상 또는 상이한 화상을 표시한다. 그러나, 종래의 양면표시 액정표시장치는 독립적으로 구성된 2세트의 액정표시모듈(20, 30)를 구비해야 함에 따라 소비전력이 커지게 되고 가격 경쟁력을 확보에 불리하다는 단점을 가지고 있다.

따라서, 본 발명의 목적은 2매의 액정패널이 타이밍 제어부와 데이터 드라이버를 공유하게 하여 소비전력 및 원가를 절감할 수 있는 양면표시 액정표시장치를 제공하는 것이다.

상기 목적을 달성하기 위하여, 본 발명에 따른 양면표시 액정표시장치는 다수개의 액정셀들을 포함하는 제1 액정패널과; 다수개의 액정셀들을 포함하는 제2 액정패널과; 상기 제1 액정패널의 게이트라인들에 순차적으로 주사펄스를 공급하는 제1 게이트 드라이버와; 상기 제1 액정패널의 게이트라인들에 공급되는 주사펄스들 사이에 상기 제2 액정패널의 게이트라인들에 상기 주사펄스가 공급될 수 있도록 1 수평주기로 상기 제1 게이트 드라이버와 교번되게 구동하여 상기 제2 액정패널의 게이트라인들에 순차적으로 상기 주사펄스를 공급하는 제2 게이트 드라이버와; 상기 제1 액정패널의 데이터라인들과 상기 제2 액정패널의 데이터라인들을 상기 1 수평주기로 교번하여 데이터를 공급하는 데이터 드라이버와; 상기 제1 및 제2 게이트 드라이버와 상기 데이터 드라이버의 구동을 제어함과 아울러, 상기 데이터 드라이버와 비디오데이터신호를 공급하는 타이밍 제어부를 구비한다.

상기 목적들 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면을 참조한 실시 예에 대한 상세한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 본 발명의 바람직한 실시예들을 첨부한 도 5 내지 도 9를 참조하여 상세하게 설명하기로 한다.

도 5는 본 발명의 실시 예에 따른 양면표시 액정표시장치의 구성을 도시한 블록도이다. 도 5에 도시된 양면표시 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 제1 및 제2 액정패널(56, 60)과, 제1 액정패널(56)의 게이트라인들(FGL0 내지 FGLn)을 구동하기 위한 제1 게이트 드라이버(54)와, 제2 액정패널(60)의 게이트라인들(RGL0 내지 RGLn)을 구동하기 위한 제2 게이트 드라이버(62)와, 제1 및 제2 액정패널(56, 60)의 데이터라인들(FDL1 내지 FDLm, RDL1 내지 RDLm)을 구동하기 위한 데이터 드라이버(52)와, 제1 및 제2 게이트 드라이버(54, 64)와 데이터 드라이버(52)를 제어하기 위한 타이밍 제어부(50)를 구비한다.

타이밍 제어부(50)는 입력 메인클럭신호(MCLK), 수평 및 수직 동기신호 등에 응답하여 제1 및 제2 게이트 드라이버(54, 62)와 데이터 드라이버(52)의 구동 타이밍을 제어함과 아울러, 입력 비디오데이터신호(R, G, B)를 재정렬하여 데이터 드라이버(52)로 공급한다. 특히, 타이밍 제어부(50)는 데이터 드라이버(52)가 제1 액정패널(56)의 데이터라인들(FDL1 내지 FDLm)과, 제2 액정패널의 데이터라인들(RDL1 내지 RDLm)에 수평라인마다 교번하여 데이터신호를 공급할 수 있게 제어한다. 더불어, 타이밍 제어부(50)는 제1 액정패널(56)의 게이트라인들(FGL1 내지 FGLn)과, 제2 액정패널(60)의 게이트라인들(RGL1 내지 RGLn)이 수평라인마다 교번하여 주사펄스를 공급할 수 있게 제1 및 제2 게이트 드라이버(54, 62)를 제어한다. 이렇게, 제1 및 제2 액정패널(56, 60)을 한 수평라인씩 교번적으로 구동시키기 위하여 타이밍제어부(50)는 제1 및 제2 액정패널(56, 60) 각각을 30Hz 구동방식으로 구동하게 된다.

이를 위하여, 타이밍 제어부(50)는 도 6에 도시된 바와 같이 입력 비디오데이터신호(R, G, B)를 데이터 드라이버(52)의 구동에 적합하게 재정렬하여 출력하는 데이터 정렬부(67)와, 제어신호를 발생하는 제어신호 발생부(61)와, 극성반전신호를 발생하는 극성제어부(63)를 구비한다.

제어신호 발생부(61)는 외부로부터 입력되어진 메인클럭신호(MCLK)와 수평동기신호(H) 및 수직동기신호(V) 등에 응답하여 데이터 드라이버(52)와, 제1 및 제2 게이트 드라이버(54, 62)를 제어하기 위한 제어신호를 발생하게 된다.

상세히 하면, 제어신호 발생부(61)는 제1 및 제2 게이트 쉬프트 클럭(GSC1, GSC2), 제1 및 제2 게이트 스타트 펄스(GSP1, GSP2) 등과 같은 게이트 제어신호들을 발생하여 제1 및 제2 게이트 드라이버(54, 62)에 공급한다. 이 경우, 제어신호 발생부(61)는 제1 및 제2 액정패널(56, 60)이 한 수평라인씩 교번적으로 구동되게 하기 위하여 입력되어진 수평동기신호(H) 및 수직동기신호(V)를 분주시켜 이용하게 된다. 예를 들면, 제어신호 발생부(61)는 입력 수평동기신호(H)가 60Hz 주파수를 갖는 경우 그 수평동기신호(H)를 2분주시켜 30Hz 주파수를 갖게 함과 동시에 수직동기신호(V)를 2분주시키게 된다. 이렇게 2분주된 수평동기신호(H) 및 수직동기신호(V)를 이용하여 제어신호 발생부(61)는 도 7에 도시된 바와 같이 1수평주기(1H) 만큼의 시간차를 가지는 제1 및 제2 게이트 스타트 펄스(GSP1, GSP2)를 발생하여 제1 및 제2 게이트 드라이버(54, 62) 각각에 공급한다. 동시에, 제어신호 발생부(61)는 제1 및 제2 게이트 드라이버(54, 62)가 쉬프트동작을 수행하게 하는 제1 및 제2 게이트 쉬프트 클럭신호(GSC1, GSC2)를 도 7에 도시된 바와 같이 1수평주기(1H) 만큼의 시간차를 가지게끔 발생하여 제1 및 제2 게이트 드라이버(54, 62) 각각에 공급한다.

또한, 제어신호 발생부(61)는 입력 메인클럭신호(MCLK)와 수평동기신호(H) 및 수직동기신호(V) 등을 이용하여 제1 및 제2 데이터 스타트 펄스(DSP1, DSP2)), 데이터 쉬프트 클럭(DSC) 등과 같은 데이터 제어신호들을 발생하여 데이터 드라이버(52)에 공급한다. 이 경우, 제어신호 발생부(61)는 데이터 드라이버(52)가 양방향 래치가 가능하게끔 제1 및 제2 데이터 스타트 펄스(DSP1, DSP2)를 발생한다.

극성 제어부(63)는 입력 메인클럭신호(MCLK)와 수평동기신호(H) 및 수직동기신호(V) 등에 응답하여 도트 인버젼, 라인 인버젼, 프레임 인버젼 등과 같은 인버젼 구동에 적합한 극성반전신호를 발생하게 된다. 여기서, 제1 및 제2 액정패널(56, 60)이 30Hz 주파수로 구동됨에 따라 극성 제어부(63)는 저주파수 구동에서의 플리커 현상을 감소에 적합한 2도트 인버젼 방식으로 극성반전신호를 발생하는 것이 바람직하다.

데이터 정렬부(67)는 입력 비디오데이터신호(R, G, B)를 데이터 드라이버(52)의 구동에 적합하게 재정렬하여 출력한다. 특히, 데이터 정렬부(67)는 동일한 1수평라인분의 비디오데이터신호(R, G, B)가 제1 및 제2 액정패널(56, 60)의 해당 수평라인에 교번적으로 공급되게 하기 위하여 1수평라인분의 비디오데이터신호(R, G, B)를 2번씩 데이터드라이버(52)로 공급하게 된다.

도 5로 되돌아와서, 제1 및 제2 게이트 드라이버(54, 62)는 타이밍 제어부(50)로부터 각각 입력되는 제어신호들에 응답하여 제1 액정패널(56)의 게이트라인들(FGL1 내지 FGLn)과, 제2 액정패널(60)의 게이트라인들(RGL1 내지 RGLn)을 한 라인씩 교번하면서 구동되게 한다. 상세히 하면, 제1 게이트 드라이버(54)는 도 7에 도시된 바와 같이 타이밍 제어부(50)로부터 입력되는 제1 게이트스타트펄스(GSP1)와 제1 게이트쉬프트클럭(GSC1)에 응답하여 제1 내지 제n 게이트라인들(FGL1 내지 FGLn)에 순차적으로 주사펄스, 즉 게이트하이전압을 공급하게 된다. 그리고, 제1 게이트 드라이버(54)는 게이트하이전압이 공급되는 기간을 제외한 나머지 기간에서는 게이트라인들(FGL1 내지 FGLn)에 게이트 로우전압을 인가한다. 또한, 제1 게이트 드라이버(54)는 첫번째 주사라인의 스토리지 캐패시터(Cst)를 위해 형성된 최상측의 게이트라인(FGL0)에 게이트 로우전압을 인가한다.

이와 유사하게, 제2 게이트 드라이버(62)는 도 7에 도시된 바와 같이 타이밍 제어부(50)로부터 입력되는 제2 게이트스타트펄스(GSP2)와 제2 게이트쉬프트클럭(GSC2)에 응답하여 제1 내지 제n 게이트라인들(RGL1 내지 RGLn)에 순차적으로 게이트하이전압을 공급하게 된다. 그리고, 제2 게이트 드라이버(62)는 게이트하이전압이 공급되는 기간을 제외한 나머지 기간에서는 게이트라인들(RGL1 내지 RGLn)에 게이트 로우전압을 인가한다. 이 경우, 제2 게이트 드라이버(62)에서 해당 게이트라인(RGLi)에 공급되는 게이트하이전압은 제1 게이트 드라이버(54)에서 동일번째 게이트라인(FGLi)에 공급되는 게이트하이전압과 1수평주기(1H)의 시간차를 갖음에 따라 제1 및 제2 액정패널(56, 60)은 수평라인마다 교번하여 구동될 수 있게 된다. 또한, 제2 게이트 드라이버(62)는 첫번째 주사라인의 스토리지 캐패시터(Cst)를 위해 형성된 최상측의 게이트라인(RGL0)에 게이트 로우전압을 인가한다.

데이터 드라이버(52)는 타이밍 제어부(50)로부터의 제어신호들에 응답하여 타이밍 제어부(50)로부터의 디지털 데이터신호(R, G, B)를 아날로그 데이터신호로 변환하여 제1 액정패널(56)의 데이터라인들(FDL1 내지 FDLm)과, 제2 액정패널(60)의 데이터라인들(RDL1 내지 RDLm)에 1수평라인분씩 교번하여 공급되게 한다. 이때, 동일한 데이터스트림으로 2번씩 입력되는 1수평라인분의 비디오데이터신호(R, G, B)를 제1 액정패널(56)의 데이터라인들(FDL1 내지 FDLm)과, 그들과 정반대의 방향으로 배열된 제2 액정패널(56)의 데이터라인들(RDL1 내지 RDLm)에 공급하기 위하여 데이터 드라이버(52)는 양방향 래치동작을 수행하게 된다.

상세히 하면, 데이터 드라이버(52)는 도 8에 도시된 바와 같이 제1 액정패널(56)의 데이터라인들(RDL1 내지 RDLm)과, 제2 액정패널(60) 데이터라인들(FDL1 내지 FDLm) 각각을 k개의 블록으로 나누어 구동하기 위하여 k개의 데이터 D-IC(59)로 구성된다.

데이터 D-IC(59) 각각은 양방향으로 쉬프트동작을 수행하는 쉬프터 레지스터부와, 쉬프터 레지스터로부터의 쉬프트신호에 응답하여 입력 데이터신호(R, G, B)를 래치하는 래치부와, 래치부로부터의 데이터신호(R, G, B)를 아날로그신호를 변환하는 디지탈-아날로그 변환부로 구성된다.

데이터 D-IC(59)들에 포함되는 쉬프트레지스터부는 타이밍 제어부(50)로부터 제1 데이터 D-IC(59)에 공급되는 제1 데이터스타트신호(DSP1)에 응답하여 쉬프트동작을 개시하고, 데이터클럭신호(DCLK)에 응답하여 오른쪽 방향으로 쉬프트동작을 수행한다. 이렇게 오른쪽 방향으로의 쉬프트 동작이 제k 데이터 D-IC(59)까지 종료된 후, 쉬프터레지스터부는 타이밍제어부(10)로부터 제k 데이터 D-IC(59)에 공급되는 제2 데이터스타트신호(DSP2)에 응답하여 쉬프트 동작을 개시하고, 데이터클럭신호(DCLK)에 응답하여 왼쪽방향으로 쉬프트동작을 수행하게 된다. 이렇게, 쉬프터레지스터부는 제1 및 제2 데이터스타트신호(DSP1, DSP2)에 응답하여 오른쪽방향으로의 쉬프트동작과, 왼쪽방향으로의 쉬프트동작을 1수평주기(1H)마다 교번적으로 수행하게 된다.

래치부는 쉬프트레지스터부로부터의 오른쪽 쉬프트신호와 왼쪽 쉬프트신호에 응답하여 타이밍제어부(10)로부터 입력되는 데이터신호(R, G, B)를 순차적으로 래치하여 1수평라인분씩 동시에 출력한다. 상세히 하면, 래치부는 먼저 오른쪽 쉬프트신호에 응답하여 입력 비디오데이터신호(R, G, B)를 제1 채널(CH1)에서 제m 채널(CHm) 순으로 순으로 래치하여 제1 액정패널(56)의 제1 내지 제m 데이터라인(FDL1 내지 FDLm)에 공급될 수 있게끔 동시에 출력한다. 그 다음, 래치부는 왼쪽 쉬프트신호에 응답하여 입력 비디오데이터신호(R, G, B)를 제1 채널(CH1)에서 제m 채널(CHm) 순으로 래치하여 상기 제1 액정패널(56)의 데이터라인들(FDL1 내지 FDLm)과 정반대의 순서로 배열되어진 제2 액정패널(56)의 제1 내지 제m 데이터라인(RDL1 내지 RDLm)에 공급될 수 있게 동시에 출력한다.

디지털-아날로그 변환부는 래치부로부터의 디지탈 데이터신호(R, G, B)를 감마전압을 이용하여 아날로그 데이터신호(R, G, B)로 변환한 후 데이터라인들(FDL1 내지 FDLm, RDL1 내지 RDLm)에 동시에 출력한다. 이때, 디지털-아날로그 변환부는 타이밍제어부(50)로부터의 극성반전신호에 응답하여 부극성 또는 정극성 감마전압을 선택적으로 이용하여 데이터라인들(FDL1 내지 FDLm, RDL1 내지 RDLm)에 공급되는 데이터신호들(R, G, B)의 극성을 반전시키게 된다.

제1 액정패널(56)은 매트릭스 형태로 배열되어진 액정셀들과, n+1개의 게이트라인들(FGL0 내지 FGLn)과 m개의 데이터라인들(FDL1 내지 FDLm)의 교차부에 각각 형성된 박막트랜지스터(TFT)를 구비한다. 제2 액정패널(56)도 동일하게 매트릭스 형태로 배열되어진 액정셀들과, n+1개의 게이트라인들(RGL0 내지 RGLn)과 m개의 데이터라인들(RDL1 내지 RDLm)의 교차부에 각각 형성된 박막트랜지스터(TFT)를 구비한다. 박막트랜지스터(TFT)는 해당 게이트라인(FGLi, RGLi)으로부터의 게이트하이전압에 응답하여 데이터라인(FDL1 내지 FDLm, RDL1 내지 RDLm)으로부터의 데이터신호를 액정셀에 공급한다. 액정셀은 액정을 사이에 두고 대면하는 공통전극과 박막트랜지스터(TFT)에 접속된 화소전극을 포함하는 액정용량 캐패시터(Clc)로 등가적으로 표시될 수 있다. 그리고, 액정셀 내에는 액정용량 캐패시터(Clc)에 충전된 데이터전압을 다음 데이터전압이 충전될 때까지, 즉 게이트로우전압이 인가되는 동안 유지시키기 위한 스토리지 캐패시터(Cst)가 더 형성된다. 스토리지 캐패시터(Cst)는 이전단 게이트라인과 화소전극 사이에 형성된다. 이러한 액정셀은 박막트랜지스터(TFT)를 통해 충전되는 데이터전압에 따라 유전이방성을 가지는 액정의 배열상태가 가변하여 광투과율을 조절함으로써 계조를 구현하게 된다.

이렇게, 본 발명의 양면표시 액정표시장치에서는 양방향 래치동작을 수행할 수 있는 데이터드라이버(52)를 이용하여 비디오데이터신호가 1수평라인씩 교번하여 제1 액정패널(56)과 제2 액정패널(60)에는 공급되게 함으로써 제1 및 제2 액정패널(56, 60) 양면에 동일한 화상을 표시할 수 있게 된다.

이와 달리, 한방향 래치동작을 수행하는 데이터 드라이버를 이용하는 경우 다음과 같이 타이밍 제어부에서 1수평주기마다 원래 출력순서의 비디오데이터와 출력순서가 바뀐 비디오데이터를 교번하여 출력함으로써 제1 및 제2 액정패널(56, 60) 양면에 화상을 표시할 수 있게 된다.

도 9는 도 5에 도시된 타이밍 제어부(50)에 대한 다른 구성을 도시한 블록도이다. 도 9에 도시된 타이밍 제어부(50)는 입력 비디오데이터신호(R, G, B)를 재정렬하여 1수평라인분의 비디오데이터를 상반된 출력순서로 2번씩 출력하는 데이터정렬수단(76)과, 제어신호를 발생하는 제어신호 발생부(78)와, 극성반전신호를 발생하는 극성제어부(80)를 구비한다. 데이터 정렬수단(76)는 입력 비디오데이터신호(R, G, B)를 동시에 입력하여 상반되는 순서로 출력하는 제1 및 제2 데이터 정렬부(70, 72)와, 제1 및 제2 데이터 정렬부(70, 72)로부터의 비디오데이터신호(R, G, B)를 제어신호 발생부(78)의 제어에 따라 교번적으로 선택하여 출력하는 멀티플렉서(74)를 구비한다. 제1 및 제2 데이터 정렬부(70, 72)는 외부로부터 동시에 입력되어진 비디오데이터신호(R, G, B)를 서로 다른 순서로 재정렬하여 동일한 또는 서로 다른 1수평라인분의 비디오데이터신호가 서로 상반된 순서로 출력되게 한다. 예를 들면, 제1 데이터 정렬부(70)는 1수평라인분에 해당되는 m채널의 비디오데이터(R, G, B)를 제1 채널(CH1)에서 제m 채널(CHm) 순으로 출력하는 반면에, 제2 데이터 정렬부(72)는 제m 채널(CHm)에서 제1 채널(CH1) 순으로 출력하게 된다. 이 경우, 제1 및 제2 데이터 정렬부(70, 72)에는 동일한 비디오데이터신호(R, G, B)를 입력하여 제1 및 제2 액정패널(56, 60)에 동일한 화상이 표시되게 하거나, 서로 다른 비디오데이터신호(R, G, B)를 입력하여 제1 및 제2 액정패널(56, 60)에 서로 다른 화상이 표시되게 할 수 있다.

멀티플렉서(74)는 제어신호 발생부(78)로부터의 제어신호에 응답하여 제1 및 제2 데이터정렬부(70, 72)로부터의 비디오데이터(R, G, B)를 1수평라인마다 교번적으로 출력되게 한다. 이에 따라, 데이터 정렬수단(76)는 동일한 또는 서로 다른 1수평라인분의 비디오데이터를 제1 채널(CH1)에서 제m 채널(CHm) 순으로, 이어서 제m 채널(CHm)에서 제1 채널(CH1) 순으로, 채널출력순서를 바꾸어 두번씩 출력되어 데이터 드라이버(52)에 공급되게 한다.

제어신호 발생부(78)는 외부로부터 입력되어진 메인클럭신호(MCLK)와 수평동기신호(H) 및 수직동기신호(V) 등에 응답하여 데이터 드라이버(52)와, 제1 및 제2 게이트 드라이버(54, 62), 그리고 멀티플렉서(74)를 제어하기 위한 제어신호를 발생하게 된다.

상세히 하면, 제어신호 발생부(78)는 입력 메인클럭신호(MCLK)와 수평동기신호(H) 및 수직동기신호(V) 등을 이용하여 데이터 스타트 펄스(DSP), 데이터 쉬프트 클럭(DSC) 등과 같은 데이터 제어신호들을 발생하여 데이터 드라이버(52)에 공급한다. 또한, 제어신호 발생부(78)는 멀티플렉서(74)가 1수평주기(1H) 마다 제1 데이터정렬부(70)와 제2 데이터 정렬부(72)의 출력 데이터신호(R, G, B)를 샘플링할 수 있게 제어한다.

그리고, 제어신호 발생부(78)는 제1 및 제2 게이트 쉬프트 클럭(GSC1, GSC2), 제1 및 제2 게이트 스타트 펄스(GSP1, GSP2) 등과 같은 게이트 제어신호들을 발생하여 제1 및 제2 게이트 드라이버(54, 62)에 공급한다. 이 경우, 제어신호 발생부(78)는 제1 및 제2 액정패널(56, 60)이 한 수평라인씩 교번적으로 구동되게 하기 위하여 입력되어진 수평동기신호(H) 및 수직동기신호(V)를 분주시켜 이용하게 된다. 예를 들면, 제어신호 발생부(78)는 입력 수평동기신호(H)가 60Hz 주파수를 갖는 경우 그 수평동기신호(H)를 2분주시켜 30Hz 주파수를 갖게 함과 동시에 수직동기신호(V)를 2분주시키게 된다. 이렇게 2분주된 수평동기신호(H) 및 수직동기신호(V)를 이용하여 제어신호 발생부(61)는 도 7에 도시된 바와 같이 1수평주기(1H) 만큼의 시간차를 가지는 제1 및 제2 게이트 스타트 펄스(GSP1, GSP2)를 발생하여 제1 및 제2 게이트 드라이버(54, 62) 각각에 공급한다. 동시에, 제어신호 발생부(61)는 제1 및 제2 게이트 드라이버(54, 62)가 쉬프트동작을 수행하게 하는 제1 및 제2 게이트 쉬프트 클럭신호(GSC1, GSC2)를 도 7에 도시된 바와 같이 1수평주기(1H) 만큼의 시간차를 가지게끔 발생하여 제1 및 제2 게이트 드라이버(54, 62) 각각에 공급한다.

극성 제어부(80)는 입력 메인클럭신호(MCLK)와 수평동기신호(H) 및 수직동기신호(V) 등에 응답하여 도트 인버젼, 라인 인버젼, 프레임 인버젼 등과 같은 인버젼 구동에 적합한 극성반전신호를 발생하게 된다. 여기서, 제1 및 제2 액정패널(56, 60)이 30Hz 주파수로 구동됨에 따라 극성 제어부(80)는 저주파수 구동에서의 플리커 현상을 감소에 적합한 2도트 인버젼 방식으로 극성반전신호를 발생하는 것이 바람직하다.

도 10은 도 9에 도시된 타이밍 제어부(50)로부터의 비디오데이터신호(R, G, B)를 제1 및 제2 액정패널(56, 60)에 공급하기 위한 데이터드라이버의 다른 구성을 도시한 블록도이다. 도 10에 도시된 데이터 드라이버(52)는 도 9에 도시된 타이밍 제어부(50)로부터의 제어신호들에 응답하여 타이밍 제어부(50)로부터의 디지털 데이터신호(R, G, B)를 아날로그 데이터신호로 변환하여 제1 액정패널(56)의 데이터라인들(FDL1 내지 FDLm)과, 제2 액정패널(60)의 데이터라인들(RDL1 내지 RDLm)에 1수평라인분씩 교번하여 공급되게 한다.

이를 위하여, 데이터 드라이버(52)는 한방향으로 래치동작을 수행하며, 제1 액정패널(56)의 데이터라인들(RDL1 내지 RDLm)과, 제2 액정패널(60) 데이터라인들(FDL1 내지 FDLm) 각각을 k개의 블록으로 나누어 구동하기 위하여 k개의 데이터 D-IC(69)로 구성된다.

데이터 D-IC(69) 각각은 오른쪽 방향 쉬프트동작을 수행하는 쉬프터 레지스터부와, 쉬프터 레지스터로부터의 쉬프트신호에 응답하여 입력 데이터신호(R, G, B)를 래치하는 래치부와, 래치부로부터의 데이터신호(R, G, B)를 아날로그신호를 변환하는 디지탈-아날로그 변환부로 구성된다.

데이터 D-IC(69)들에 포함되는 쉬프트레지스터부는 1수평주기(1H)마다 타이밍 제어부(50)로부터 제1 데이터 D-IC(69)에 공급되는 데이터스타트신호(DSP)에 응답하여 쉬프트동작을 개시하고, 데이터클럭신호(DCLK)에 응답하여 오른쪽 방향으로 쉬프트동작을 수행한다.

래치부는 쉬프트레지스터부로부터의 오른쪽 쉬프트신호에 응답하여 타이밍제어부(10)로부터 입력되는 데이터신호(R, G, B)를 순차적으로 래치하여 1수평라인분씩 동시에 출력한다. 상세히 하면, 래치부는 오른쪽 쉬프트신호에 응답하여 제1 채널(CH1)에서 제m 채널(CHm) 순으로 입력된 비디오데이터신호(R, G, B)를 순차적으로 래치하여 제1 액정패널(56)의 제1 내지 제m 데이터라인(FDL1 내지 FDLm)에 공급될 수 있게끔 동시에 출력한다. 그 다음, 래치부는 오른쪽 쉬프트신호에 응답하여 제m 채널(CHm)에서 제1 채널(CH1) 순으로 비디오데이터신호(B, G, R)를 순차적으로 래치하여 상기 제1 액정패널(56)의 데이터라인들(FDL1 내지 FDLm)과 정반대의 순서로 배열되어진 제2 액정패널(56)의 제1 내지 제m 데이터라인(RDL1 내지 RDLm)에 공급될 수 있게 동시에 출력한다.

이와 같이, 도 9에 도시된 타이밍제어부(50)에서 출력순서가 상반된 1수평라인분의 비디오데이터신호(R, G, B)를 교번적으로 출력함에 따라 도 10에 도시된 데이터 드라이버(52)가 한방향으로 래치동작을 수행하더라도 제1 및 제2 액정패널(56, 60)에 수평라인마다 교번적으로 데이터신호(R, G, B)를 공급할 수 있게 된다.

도 11은 본 발명의 실시 예에 따른 양면 액정표시장치의 구현방법을 도시한 사시도이다. 도 11을 참조하면, 제1 액정패널(56)과 제2 액정패널(60)은 표시면이 정반대가 되게끔 대향하게 배치되어 데이터 드라이버(52)를 실장한 데이터 TCP(53)의 양측부에 접촉된다. 데이터 TCP(53)은 제1 및 제2 액정패널(56, 60) 사이에 배치된 데이터 PCB(58)에 전기적으로 접촉된다. 이 데이터 PCB(58)는 타이밍 제어부(50)가 실장된 PCB(도시하지 않음)로부터의 제어신호들과 비디오데이터신호(R, G, B)들을 데이터 TCP(53)를 통해 데이터 드라이버(52)를 중계하는 역할을 한다. 제1 및 제2 액정패널(56, 60)의 일측단에는 제1 및 제2 게이트 드라이버(54, 62) 각각이 실장된 제1 및 제2 게이트 TCP(55, 65) 각각이 전기적으로 접촉된다.

데이터 TCP(52)에는 도 12에 도시된 바와 같이 타이밍 제어부(50)로부터 데이터 PCB(58)를 경유하여 입력되는 데이터 제어신호들 및 데이터신호들을 입력하여 데이터 드라이버(52)로 공급하기 위한 입력패드들(PDin)들이 형성된다. 그리고, 데이터 TCP(58)은 데이터 드라이버(52)로부터의 데이터신호들을 제1 액정패널(56)의 데이터라인들(FDL1 내지 FDLm)에 데이터신호를 공급하기 위한 제1 출력패드들(PDout1)과, 데이터 드라이버(52)로부터의 데이터신호들을 제2 액정패널(60)의 데이터라인들(RDL1 내지 RDLm)에 데이터신호를 공급하기 위한 제2 출력패드들(PDout2)이 형성된다. 제1 출력패드들(PDout1)은 데이터 드라이버(52) 제1 채널(CH1)에서 제m 채널(CHm) 순서로 배열되어 출력된 데이터신호들(R, G, B)을 제1 액정패널(56)의 데이터라인들(FDL1 내지 FDLm)에 데이터신호를 공급한다. 그리고, 제2 출력패드들(PDout2)는 데이터 드라이버(52) 제m 채널(CHm)에서 제1 채널(CH1) 순서로 배열되어 출력된 데이터신호들(B, G, R)을 제2 액정패널(60)의 데이터라인들(RDL1 내지 RDLm)에 데이터신호를 공급한다.

상술한 바와 같이, 본 발명에 따른 양면표시 액정표시장치는 하나의 타이밍 제어부와 데이터 드라이버를 이용하여 2매의 액정패널에 수평라인마다 교번하여 데이터신호를 공급함으로써 2매의 액정패널에 동일한 또는 서로 다른 화상을 표시할 수 있게 된다. 이 결과, 본 발명에 따른 양면표시 액정표시장치는 별개의 액정표시모듈을 조합하는 종래보다 원가를 절감할 수 있을 뿐만 아니라 소비전력을 절감할 수 있게 된다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

도 1은 통상적인 액정표시모듈의 구성을 나타내는 블록도.

도 2는 도 1에 도시된 타이밍제어부의 상세구성을 도시한 블록도.

도 3은 도 1에 도시된 데이터드라이버의 데이터 래치방식을 설명하기 위해 도시한 블록도.

도 4는 종래의 양면 액정표시모듈의 구성을 개략적으로 도시한 도면.

도 5는 본 발명의 실시 예에 따른 양면 액정표시모듈의 구성을 도시한 블록도.

도 6은 도 5에 도시된 타이밍제어부의 상세구성을 도시한 블록도.

도 7은 도 5에 도시된 제1 및 제2 게이터 드라이버 각각의 입출력신호 파형도.

도 8은 도 5에 도시된 데이터드라이버의 래치방식을 설명하기 위해 도시한 블록도.

도 9는 도 5에 도시된 타이밍제어부의 다른 상세구성을 도시한 블록도.

도 10은 도 5에 도시된 데이터드라이버의 다른 래치방식을 설명하기 위해 도시한 블록도.

도 11은 도 5에 도시된 양면표시 액정표시장치의 접합구조를 도시한 사시도.

도 12는 도 11에 도시된 테이프캐리어패키지 구조를 도시한 평면도.

< 도면의 주요 부분에 대한 부호의 설명 >

2, 22, 32, 56, 62 : 액정패널 4, 54, 62 : 게이트드라이버

6, 52, 28, 38 : 데이터드라이버 10, 50 : 타이밍제어부

12, 78, 61 : 제어신호 발생부 14, 80, 63 : 극성제어부

16, 76, 70, 72, 67 : 데이터정렬부 20, 30 : 액정표시모듈

24, 34, 58 : 데이터 인쇄회로기판

26, 29, 36, 39, 55, 65, 53 : 테이프캐리어패키지

40, 59, 69 : 데이터 드라이브 집적회로(D-IC)

74 : 멀티플렉서

Claims

다수개의 액정셀들을 포함하는 제1 액정패널과;

다수개의 액정셀들을 포함하는 제2 액정패널과;

상기 제1 액정패널의 게이트라인들에 순차적으로 주사펄스를 공급하는 제1 게이트 드라이버와;

상기 제1 액정패널의 게이트라인들에 공급되는 주사펄스들 사이에 상기 제2 액정패널의 게이트라인들에 상기 주사펄스가 공급될 수 있도록 1 수평주기로 상기 제1 게이트 드라이버와 교번되게 구동하여 상기 제2 액정패널의 게이트라인들에 순차적으로 상기 주사펄스를 공급하는 제2 게이트 드라이버와;

상기 제1 액정패널의 데이터라인들과 상기 제2 액정패널의 데이터라인들을 상기 1 수평주기로 교번하여 데이터를 공급하는 데이터 드라이버와;

상기 제1 및 제2 게이트 드라이버와 상기 데이터 드라이버의 구동을 제어함과 아울러, 상기 데이터 드라이버와 비디오데이터신호를 공급하는 타이밍 제어부를 구비하는 것을 특징으로 하는 양면표시 액정표시장치.
삭제
제 1 항에 있어서,

상기 타이밍 제어부는,

상기 제1 및 제2 액정패널이 동일화상을 표시하는 경우

외부로부터 입력된 비디오데이터를 재정렬하여 1수평라인분의 비디오데이터신호를 두번씩 상기 데이터드라이버로 공급하는 데이터 정렬부와;

외부로부터 입력된 수평 및 수직동기신호를 이용하여 상기 제1 및 제2 게이트 드라이버가 1수평주기의 시간차를 가지고 상기 제1 및 제2 액정패널 각각의 게이트라인들을 구동하게끔 제어하는 게이트 제어신호들과, 상기 데이터 정렬부로부터 공급되는 비디오데이터신호를 1수평라인마다 상반되는 방향으로 순차적으로 래치하여 상기 제1 및 제2 액정패널에 교번적으로 출력하게끔 상기 데이터 드라이버를 제어하는 데이터 제어신호들을 발생하는 제어신호 발생부를 구비하는 것을 특징으로 하는 양면표시 액정표시장치.
제 1 항에 있어서,

상기 타이밍 제어부는,

입력 비디오데이터신호를 재정렬하여 출력하는 제1 데이터정렬부와,

상기 입력 비디오데이터신호를 주기적으로 상기 제1 데이터정렬부와 상반되는 순서로 재정렬하여 출력하는 제2 데이터정렬부와;

상기 제1 및 제2 데이터정렬부의 출력 데이터신호를 입력제어신호에 응답하여 주기적으로 교번하여 샘플링하는 멀티플렉서와;

외부로부터 입력된 수평 및 수직동기신호를 이용하여 상기 제1 및 제2 게이트 드라이버가 1수평주기의 시간차를 가지고 상기 제1 및 제2 액정패널 각각의 게이트라인들을 구동하게끔 제어하는 게이트 제어신호들과, 상기 멀티플렉서로부터 공급되는 비디오데이터신호를 순차적으로 래치하여 상기 제1 및 제2 액정패널에 교번적으로 출력하게끔 상기 데이터 드라이버를 제어하는 데이터 제어신호들과, 상기 멀티플렉서 제어신호를 발생하는 제어신호 발생부를 구비하는 것을 특징으로 하는 양면표시 액정표시장치.
제 3 항 또는 제 4 항에 있어서,

상기 타이밍 제어부는 상기 수평 및 수직 동기신호를 2분주시켜 상기 게이트 제어신호들을 발생하는 것을 특징으로 하는 양면표시 액정표시장치.
제 1 항에 있어서,

상기 데이터 드라이버는 상기 제1 및 제2 액정패널에 양측부가 전기적으로 접촉된 테이프 캐리어 패키지에 실장되고,

상기 테이프 캐리어 패키지는 상기 타이밍 제어부로부터 상기 데이터 드라이버에 공급되는 데이터 제어신호들 및 비디오데이터신호들을 중계하기 위한 인쇄회로기판에 전기적으로 접촉된 것을 특징으로 하는 양면표시 액정표시장치.
제 6 항에 있어서,

상기 테이프 캐리어 패키지는

상기 인쇄회로기판과 상기 데이터 드라이버 사이에 전기적으로 접촉되는 입력패드들과;

상기 데이터 드라이버와 상기 제1 액정패널의 데이터라인들 사이에 전기적으로 접촉되는 제1 출력패드들과;

상기 데이터 드라이버와 상기 제2 액정패널의 데이터라인들 사이에 전기적으로 접촉되는 제2 출력패드들을 구비하는 것을 특징으로 하는 양면표시 액정표시장치.
제 3 항에 있어서,

상기 데이터 드라이버는

상기 데이터 제어신호에 응답하여 1수평주기마다 상반되는 방향으로 상기 데이터 정렬부로부터 입력되는 비디오데이터를 순차적으로 래치한 후 아날로그신호로 변환하고 상기 제1 및 제2 액정패널에 상기 1수평주기마다 교번적으로 공급하는 것을 특징으로 하는 양면표시 액정표시장치.
제 4 항에 있어서,

상기 데이터 드라이버는

상기 데이터 제어신호에 응답하여 상기 멀티플렉서로부터 1수평주기마다 서로 상반되는 순서로 입력되는 비디오데이터들을 순차적으로 래치한 후 아날로그신호로 변환하여 상기 제1 및 제2 액정패널에 상기 1수평주기마다 교번적으로 공급하는 것을 특징으로 하는 양면표시 액정표시장치.