KR20000071642A - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR20000071642A
KR20000071642A KR1020000019131A KR20000019131A KR20000071642A KR 20000071642 A KR20000071642 A KR 20000071642A KR 1020000019131 A KR1020000019131 A KR 1020000019131A KR 20000019131 A KR20000019131 A KR 20000019131A KR 20000071642 A KR20000071642 A KR 20000071642A
Authority
KR
South Korea
Prior art keywords
signal
channel
liquid crystal
crystal display
low voltage
Prior art date
Application number
KR1020000019131A
Other languages
English (en)
Other versions
KR100348026B1 (ko
Inventor
후쿠모토토코
Original Assignee
가나이 쓰토무
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰토무, 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가나이 쓰토무
Publication of KR20000071642A publication Critical patent/KR20000071642A/ko
Application granted granted Critical
Publication of KR100348026B1 publication Critical patent/KR100348026B1/ko

Links

Classifications

    • A—HUMAN NECESSITIES
    • A44—HABERDASHERY; JEWELLERY
    • A44B—BUTTONS, PINS, BUCKLES, SLIDE FASTENERS, OR THE LIKE
    • A44B19/00—Slide fasteners
    • A44B19/02—Slide fasteners with a series of separate interlocking members secured to each stringer tape
    • A44B19/08—Stringers arranged side-by-side when fastened, e.g. at least partially superposed stringers
    • A—HUMAN NECESSITIES
    • A44—HABERDASHERY; JEWELLERY
    • A44B—BUTTONS, PINS, BUCKLES, SLIDE FASTENERS, OR THE LIKE
    • A44B19/00—Slide fasteners
    • A44B19/24—Details
    • A44B19/26—Sliders
    • A—HUMAN NECESSITIES
    • A44—HABERDASHERY; JEWELLERY
    • A44B—BUTTONS, PINS, BUCKLES, SLIDE FASTENERS, OR THE LIKE
    • A44B19/00—Slide fasteners
    • A44B19/24—Details
    • A44B19/34—Stringer tapes; Flaps secured to stringers for covering the interlocking members

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

1채널 또는 2채널의 데이터버스 구성에 공용할 수 있는 타이밍제어부(5)를 이용하여, 구성요소의 수의 삭감을 가능하게 한 액정표시장치를 제공한다.
액정표시소자 및 액정표시소자를 주사 구동하는 구동부와, 구동부에 구동신호를 공급하는 타이밍제어부(5)로 이루어지는 액정표시장치로, 타이밍제어부(5)에 하나 또는 두개의 데이터버스를 통하여 1채널 또는 2채널의 표시데이터 신호를 호스트제어부에서 타이밍제어부(5)에 공급하고, 타이밍제어부(5)에는 S/P변환부(10)와 하나 이상의 신호선택부(91, 92)를 설치하며,타이밍제어부(5)는 절환신호에 의해 신호선택부(91, 92)를 절환하고, 1채널 또는 2채널의 표시데이터 신호를 같은 형식의 구동신호로 하여 출력한다.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 액정표시장치에 관한 것으로, 특히, 외부에서 액정표시장치에 1채널 또는 2채널의 표시데이터 신호가 공급되는 액정표시장치에 관한 것이다.
일반적으로, 액정표시장치는 액정표시소자 및 액정표시소자를 주사(走査) 구동하는 구동부와, 구동부에 구동신호를 공급하는 타이밍제어부를 구비하고 있다. 타이밍제어부에는 호스트제어부에서 데이터버스를 거쳐 표시데이터 신호가 전송 공급된다. 데이터버스를 거쳐 표시데이터 신호를 전송 공급하기 위해, 호스트제어부측에는 저전압 차동신호 송신부(LVDS Tx)(LVDS = Low Voltage Differential Signaling)가 배치되며, 타이밍제어부측에는 저전압 차동신호 수신부(LVDS Rx)가 배치되어 있다. 저전압 차동신호 송신부는 데이터버스를 통하여 표시데이터 신호를 송신하고, 저전압 차동신호 수신부가 데이터버스를 통하여 전송되어 온 표시데이터 신호를 수신한다.
이 기지(旣知)의 액정표시장치에 이용되는 저전압 차동신호 송신부 및 저전압 차동신호 수신부는 당초, 데이터 전송주파수가 33MHz로 설정되어 있는 것이 주류이었다. 최근이 되어, 데이터 전송주파수가 65MHz로 설정되어 있는 것이 개발되어 있고, 또한, 가까운 시일내, 데이터 전송주파수가 140MHz로 설정되어 있는 것도 실용화될 동향이 높아지고 있다.
그런데, 데이터 전송주파수가 33MHz의 저전압 차동신호 송신부 및 저전압 차동신호 수신부를 이용하여, 액정표시패널에 익스텐디드 그래픽 어레이(XGA) 표시시키는 경우는 표시속도에 비해서 저전압 차동신호 송신부 및 저전압 차동신호 수신부에서의 데이터 전송속도가 늦기 때문에, 통상의 데이터 비트수(18비트 ×1)의 배(倍)의 비트수(18비트 ×2)로 설정한다. 즉, 표시데이터 신호의 채널수를 2채널로 하여, 2채널의 데이터버스에 각각 저전압 차동신호 송신부 및 저전압 차동신호 수신부를 배치하고, 전체로서 데이터 전송속도를 표시속도에 필적시키기 위해 2채널의 데이터버스 구성으로 하고 있었다.
또, 데이터 전송주파수가 65MHz의 저전압 차동신호 송신부 및 저전압 차동신호 수신부를 이용하여, 액정표시패널에 익스텐디드 그래픽 어레이(XGA) 표시시키는 경우는 표시속도에 비해서 저전압 차동신호 송신부 및 저전압 차동신호 수신부의 데이터 전송속도가 충분하기 때문에, 통상의 데이터 비트수(18비트 × 1)에 의한 1채널의 데이터버스 구성을 이용하면 충분하게 된다.
이것에 대해서, 액정표시패널에 수퍼 익스텐디드 그래픽 어레이(SXGA) 및 울트라 익스텐디드 그래픽 어레이(UXGA) 표시시키는 경우는 데이터 전송주파수가 65MHz의 저전압 차동신호 송신부 및 저전압 차동신호 수신부를 이용한 경우에 있어서도, 표시속도에 비해서 저전압 차동신호 송신부 및 저전압 차동신호 수신부의 데이터 전송속도가 늦기 때문에, 전체로서 데이터 전송속도를 표시속도에 필적시키기 위해 2채널의 데이터버스 구성으로 할 필요가 있다.
또한, 액정표시패널에 울트라 익스텐디드 그래픽 어레이(UXGA) 표시시키는 경우에는 현재 개발도중의 데이터 전송주파수가 140MHz의 저전압 차동신호 송신부 및 저전압 차동신호 수신부를 이용하면, 1채널의 데이터버스 구성을 이용하면 충분하게 된다.
여기서, 도 6은 기지의 액정표시장치에서의 2채널의 데이터버스 구성의 일예를 나타내는 블럭도이다.
도 6에서, 61은 액정표시장치, 62는 호스트제어부, 63A는 A채널 데이터버스, 63B는 B채널의 데이터버스, 64는 TFT(Thin Film Transistor) 액정표시패널, 65는 타이밍제어부, 66A는 A채널측 저전압 차동신호 송신부, 66B는 B채널측 저전압 차동신호 송신부, 67A는 A채널측 저전압 차동신호 수신부, 67B는 B채널측 저전압 차동신호 수신부이다.
그리고, 액정표시장치(61)는 TFT 액정표시패널(64)과 타이밍제어부(65)와 A채널측 저전압 차동신호 수신부(67A)와 B채널측 저전압 차동신호 수신부(67B)로 이루어지며, A채널측 저전압 차동신호 수신부(67A) 및 B채널측 저전압 차동신호 수신부(67B)의 각 출력단자가 타이밍제어부(65)의 입력단에 접속되며, 타이밍제어부(65)의 제 1 출력단자가 TFT 액정표시패널(64)의 드레인 구동회로(DCT)에 접속되고, 타이밍제어부(65)의 제 2 출력단자가 TFT 액정표시패널(64)의 게이트 구동회로(GCT)에 접속된다. 호스트제어부(62)는 A채널측 저전압 차동신호 송신부(66A)와, B채널측 저전압 차동신호 송신부(66B)를 내장한다. A채널 데이터버스(63A)는 A채널측 저전압 차동신호 송신부(66A)의 출력단자와 A채널측 저전압 차동신호 수신부(67A)의 입력단의 사이에 접속되며, B채널 데이터버스(63B)는 B채널측 저전압 차동신호 송신부(66B)의 출력단자와 B채널측 저전압 차동신호 수신부(67B)의 입력단의 사이에 접속된다.
상기 구성에서, 호스트제어부(62)는 A채널측 저전압 차동신호 수신부(67A)를 통하여 A채널 데이터버스(63A)에, 18비트이고, 최고주파수 33MHz의 1채널분의 표시데이터 신호(DA)와 클럭신호(CA)를 출력하고, 동일하게 호스트제어부(62)는 B채널측 저전압 차동신호 송신부(66B)를 거쳐 B채널 데이터버스(63B)에, 18비트이고, 최고주파수 33MHz의 다른 1채널분의 표시데이터 신호(DB)와 클럭신호(CB)를 출력한다. 이어서, 1채널분의 표시데이터 신호(DA) 및 클럭신호(CA)는 A채널측 저전압 차동신호 수신부(67A)를 거쳐, 다른 1채널분의 표시데이터 신호(DB) 및 클럭신호(CB)는 B채널측 저전압 차동신호 수신부(67B)를 거쳐 각각 타이밍제어부(65)의 입력단에 공급된다. 이때, 타이밍제어부(65)는 표시데이터 신호(DA) 및 표시데이터 신호(DB), 게다가 클럭신호(CA) 및 클럭신호(CB)에 응답하여, 제 1 출력단자에서 데이터신호와 제 1 클럭신호를 TFT 액정표시패널(64)의 드레인 구동회로(DCT)에 공급하고, 제 2 클럭신호를 TFT 액정표시패널(64)의 게이트 구동회로(GCT)에 공급하며, TFT 액정표시패널(64)의 표시면에 표시화상을 현출(現出)시킨다.
다음으로, 도 7은 기지의 액정표시장치에서의 1채널의 데이터버스 구성의 일예를 나타내는 블럭도이다.
도 7에서, 63은 데이터버스, 66은 저전압 차동신호 송신부, 67은 저전압 차동신호 수신부이며, 그외 도 6에 나타낸 구성요소와 같은 구성요소에 대해서는 동일부호를 붙이고 있다.
그리고, 액정표시장치(61)는 TFT 액정표시패널(64)과 타이밍제어부(65)와 저전압 차동신호 수신부(67)로 이루어지며, 저전압 차동신호 수신부(67)의 출력단자가 타이밍제어부(65)의 입력단에 접속되며, 타이밍제어부(65)의 제 1 출력단자가 TFT 액정표시패널(64)의 드레인 구동회로(DCT)에 접속되고, 타이밍제어부(65)의 제 2 출력단자가 TFT 액정표시패널(64)의 게이트 구동회로(GCT)에 접속된다. 호스트제어부(62)는 저전압 차동신호 송신부(66)를 내장한다. 데이터버스(63)는 저전압 차동신호 송신부(66)의 출력단자와 저전압 차동신호 수신부(67)의 입력단의 사이에 접속된다.
상기 구성에서, 호스트제어부(62)는 채널측 저전압 차동신호 수신부(67)를 거쳐 데이터버스(63)에, 18비트이고 최고주파수 65MHz의 1채널분의 표시데이터 신호 및 클럭신호를 출력한다. 1채널분의 표시데이터 신호 및 클럭신호는 채널측 저전압 차동신호 수신부(67)을 거쳐 타이밍제어부(65)의 입력단에 공급된다. 이때, 타이밍제어부(65)는 표시데이터 신호와 클럭신호에 응답하여, 제 1 출력단자에서 데이터신호와 제 1 클럭신호를 TFT 액정표시패널(64)의 드레인 구동회로(DCT)에 공급하고, 제 2 클럭신호를 TFT 액정표시패널(64)의 게이트 구동회로(GCT)에 공급하며, TFT 액정표시패널(64)의 표시면에 표시화상을 현출시킨다.
다음으로, 도 8은 도 6에 도시된 2채널의 데이터버스 구성에 이용되는 타이밍제어부(65)의 구성의 일예를 나타내는 블럭도이다.
도 8에서, 68은 구동신호 변환부이며, 그외 도 6에 나타낸 구성요소와 같은 구성요소에 대해서는 동일부호를 붙이고 있다.
그리고, 타이밍제어부(65)는 구동신호 변환부(68)을 내장 배치하고 있다.
구동신호 변환부(68)는 제 1 입력단에 공급된, 18비트이고 최고주파수 33MHz의 1채널분의 표시데이터 신호(DA)와 클럭신호(CA) 및 제 2 입력단에 공급된 18비트이고, 최고주파수 33MHz의 다른 1채널분의 표시데이터 신호(DB)와 클럭신호(CB)에 각각 응답하여, 제 1 출력단자에서 데이터신호와 제 1 클럭신호를 TFT 액정표시패널(64)(도 8에 도시하지 않음)의 드레인 구동회로(DCT)에, 제 2 클럭신호를 TFT 액정표시패널(64)(도 8에 도시하지 않음)의 게이트 구동회로(GCT)에 공급한다.
이어서, 도 9는 도 7에 도시된 1채널의 데이터버스 구성에 이용되는 타이밍제어부의 구성의 일예를 나타내는 블럭도이다.
도 9에서, 69는 시리얼/패러럴(S/P) 변환부이며, 그외 도 8에 나타낸 구성요소와 같은 구성요소에 대해서는 동일부호를 붙이고 있다.
그리고, 타이밍제어부(65)는 시리얼/패러럴(S/P) 변환부(69)와 구동신호 변환부(68)를 내장 배치하고 있다.
시리얼/패러럴 변환부(69)는 입력단에 18비트이고, 최고주파수 65MHz의 1채널분의 표시데이터 신호가 공급되면, 이 1채널분의 표시데이터 신호를 시리얼/패러럴 변환하여, 제 1 출력단자에서 각각 18비트이고, 최고주파수 33MHz의 1채널분의 표시데이터 신호(DA)와 클럭신호(CA)를 출력하여 구동신호 변환부(68)의 제 1 입력단에 공급하고, 제 2 출력단자에서 각각 18비트이고, 최고주파수 33MHz의 다른 1채널분의 표시데이터 신호(DB)와 클럭신호(CB)를 출력하여 구동신호 변환부(68)의 제 2 입력단에 공급한다. 그 후의 동작은 도 8에 도시된 구동신호 변환부(68)의 동작과 동일하며, 구동신호 변환부(68)는 제 1 입력단에 공급된 1채널분의 표시데이터 신호(DA)와 클럭신호(CA) 및 제 2 입력단에 공급된 다른 1채널분의 표시데이터 신호(DB)와 클럭신호(CB)에 각각 응답하여, 제 1 출력단자에서 데이터신호와 제 1 클럭신호를 TFT 액정표시패널(64)(도 9에 도시하지 않음)의 드레인 구동회로(DCT)에, 제 2 클럭신호를 TFT 액정표시패널(64)(도 9에 도시하지 않음)의 게이트 구동회로(GCT)에 공급한다.
상기 기지의 액정표시장치는 각각 18비트이고, 최고주파수 33MHz의 1채널분의 표시데이터 신호(DA) 및 클럭신호(CA)와 다른 1채널분의 표시데이터 신호(DB) 및 클럭신호(CB)가 공급되는 2채널의 데이터버스 구성인 경우에 이용되는 타이밍제어부(65)와, 18비트이고, 최고주파수 65MHz의 1채널분의 표시데이터 신호 및 클럭신호가 공급되는 1채널의 데이터버스 구성인 경우에 이용되는 타이밍제어부(65)와는 상술과 같이 그 구성이 다르기 때문에, 2채널의 데이터버스 구성인 경우에 이용되는 타이밍제어부(65)를 1채널의 데이터버스 구성인 경우에 이용되는 타이밍제어부(65)에 이용할 수는 없고, 그 반대로, 1채널의 데이터버스 구성인 경우에 이용되는 타이밍제어부(65)를 2채널의 데이터버스 구성인 경우에 이용되는 타이밍제어부(65)에 이용할 수는 있었다. 즉, 2채널의 데이터버스 구성을 1채널의 데이터버스 구성으로 변경하는 경우, 또는 1채널의 데이터버스 구성을 2채널의 데이터버스 구성으로 변경하는 경우에는 데이터버스 구성뿐만 아니라, 타이밍제어부(65)의 구성도 변경할 필요가 있었다.
이와 같이, 상기 기지의 액정표시장치는 구성요소의 호환성에 부족한 것이며, 새로운 저전압 차동신호 송신부 및 저전압 차동신호 수신부가 개발되어, 그것에 따른 데이터버스 구성의 채널수가 변화한 경우, 동시에 타이밍제어부(65)에 대해서도 개발하지 않으면 안되고, 전체적으로 개발에 필요한 시간이 길게 되며, 개발 코스트가 높은 것으로 되어 있다.
도 1은 본 발명에 관한 액정표시장치의 주요부 구성을 나타내는 블럭도,
도 2는 도 1에 도시된 액정표시장치에서의 타이밍제어부의 제 1의 실시형태에 관한 구성을 나타내는 블럭도,
도 3은 도 1에 도시된 액정표시장치에서의 타이밍제어부의 제 2의 실시형태에 관한 구성을 나타내는 블럭도,
도 4는 도 1에 도시된 액정표시장치에서의 타이밍제어부의 제 3의 실시형태에 관한 구성을 나타내는 블럭도,
도 5는 도 1에 도시된 액정표시장치에서의 타이밍제어부의 제 4의 실시형태에 관한 구성을 나타내는 블럭도,
도 6은 기지(旣知)의 액정표시장치에서의 2채널의 데이터버스 구성의 일예를 나타내는 블럭도,
도 7은 기지의 액정표시장치에서의 1채널의 데이터버스 구성의 일예를 나타내는 블럭도,
도 8은 도 6에 도시된 2채널의 데이터버스 구성에 이용되는 액정표시장치의 구성의 일예를 나타내는 블럭도,
도 9는 도 7에 도시된 1채널의 데이터버스 구성에 이용되는 액정표시장치의 구성의 일예를 나타내는 블럭도이다.
본 발명은 1채널 데이터버스 구성 또는 2채널의 데이터버스 구성에 공용할 수 있는 타이밍제어부를 이용하여, 필요로 하는 구성요소 수(數)의 삭감을 가능하게 한다.
본 발명에 의한 액정표시장치는 액정표시소자, 액정표시소자를 주사 구동하는 구동부와, 구동부에 구동신호를 공급하는 타이밍제어부와, 타이밍제어부에 하나 또는 두개의 데이터버스를 거쳐 1채널 또는 2채널의 표시데이터가 전송 공급되고, 타이밍제어부에 시리얼/패러럴 변환부와 하나 이상의 신호선택부를 설치하며, 1채널 또는 2채널의 표시데이터 신호의 전송 공급에 대응한 절환신호는 타이밍제어부에 외부 입력모드로 설정하고, 공급된 절환신호에 의해 신호선택부를 절환하며, 공급된 1채널 또는 2채널의 표시데이터 신호를 동일형식의 구동신호로 하여 출력하는 수단을 구비하고 있다.
상기 수단에 의하면, 타이밍제어부에 시리얼/패러럴 변환부와 하나 이상의 신호선택부를 배치하고, 하나 이상의 신호선택부의 신호선택상태를 외부 입력모드로 설정되는 절환신호에 의해 절환함으로써, 타이밍제어부 및 데이터버스를 각각 1채널의 데이터버스 구성시의 상태 또는 2채널의 데이터버스 구성시의 상태로 설정하도록 하고 있기 때문에, 타이밍제어부 및 데이터버스를 1채널의 데이터버스 구성과 2채널의 데이터버스 구성으로 공용할 수 있도록 되며, 저전압 차동신호 송신부 및 저전압 차동신호 수신부를 새롭게 개발했을 때에, 그것과 함께 데이터버스 구성이나 타이밍제어부의 구성을 변경할 필요가 없어지게 되고, 구성요소의 호환성을 높여 개발에 필요로 하는 시간 및 코스트를 저감하는 것이 가능하게 된다.
이하, 본 발명의 실시형태를 도면을 참조하여 설명한다.
도 1은 본 발명에 관한 액정표시장치의 주요부 구성을 나타내는 블럭도이다.
도 1에서 1은 액정표시장치, 2는 호스트제어부, 3A는 A채널 데이터버스, 3B는 B채널 데이터버스, 4는 TFT 액정표시패널, 5는 타이밍제어부, 6A는 A채널측 저전압 차동신호 송신부, 6B는 B채널측 저전압 차동신호 송신부, 7A는 A채널측 저전압 차동신호 수신부, 7B는 B채널측 저전압 차동신호 수신부이다.
그리고, 액정표시장치(1)는 TFT 액정표시패널(4)과, 타이밍제어부(5)와, A채널측 저전압 차동신호 수신부(7A)와, B채널측 저전압 차동신호 수신부(7B)를 구비하고 있다. A채널측 저전압 차동신호 수신부(7A)는 출력단자가 타이밍제어부(5)의 제 1 입력단자에 접속되며, B채널측 저전압 차동신호 수신부(7B)는 출력단자가 타이밍제어부(5)의 제 2 입력단자에 접속된다. 타이밍제어부(5)는 제 1 출력단자가 TFT 액정표시패널(4)의 드레인 구동회로(DCT)에 접속되며, 제 2 출력단자가 TFT액정표시패널(4)의 게이트 구동회로(GCT)에 접속된다. 호스트제어부(2)는 A채널측 저전압 차동신호 송신부(6A)와 B채널측 저전압 차동신호 송신부(6B)를 내장한다. A채널 데이터버스(3A)는 A채널측 저전압 차동신호 송신부(6A)의 출력단자와 A채널측 저전압 차동신호 수신부(7A)의 입력단자와의 사이에 접속되며, B채널측 데이터버스(3B)는 B채널측 저전압 차동신호 송신부(6B)의 출력단자와 B채널측 저전압 차동신호 수신부(7B)의 입력단자와의 사이에 접속된다.
상기 구성에서 이 액정표시장치를 2채널의 데이터버스 구성으로 하는 경우, 호스트제어부(2)는 A채널측 저전압 차동신호 송신부(6A)를 거쳐 A채널 데이터버스(3A)에 각각 18비트이고, 최고주파수 70MHz의 1채널분의 표시데이터 신호(DA)와 클럭신호(CA)를 출력하고, 동일하게 호스트제어부(2)는 B채널측 저전압 차동신호 송신부(6B)를 거쳐 B채널 데이터버스(3B)에 각각 18비트이고, 최고주파수 70MHz의 다른 1채널분의 표시데이터 신호(DB)와 클럭신호(CB)를 출력한다. 이어서, 1채널분의 표시데이터 신호(DA) 및 클럭신호(CA)는 A채널측 저전압 차동신호 수신부(7A)를 거쳐 다른 1채널분의 표시데이터 신호(DB) 및 클럭신호(CB)는 B채널측 저전압 차동신호 수신부(7B)를 거쳐 각각 타이밍제어부(5)의 제 1 입력단자 및 제 2 입력단자에 공급된다. 이때, 타이밍제어부(5)는 표시데이터 신호(DA) 및 표시데이터 신호(DB), 게다가 클럭신호(CA) 및 클럭신호(CB)에 응답하여, 제 1 출력단자에서 데이터신호와 제 1 클럭신호(수평동기신호)를 TFT 액정표시패널(4)의 드레인 구동회로(DCT)에 공급하고, 제 2 클럭신호(수직동기신호)를 TFT 액정표시패널(4)의 게이트 구동회로(GCT)에 공급하여 TFT 액정표시패널(4)의 표시면에 표시화상을 현출시킨다.
한편, 이 액정표시장치를 1채널의 데이터버스 구성으로 하는 경우, 호스트제어부(2)는 A채널측 저전압 차동신호 송신부(6A)를 거쳐 A채널 데이터버스(3A)에, 각각 18비트이고, 최고주파수 140MHz의 1채널분의 표시데이터 신호와 클럭신호를 출력한다. 이어서, 1채널분의 표시데이터 신호와 클럭신호는 A채널측 저전압 차동신호 수신부(7A)를 거쳐 타이밍제어부(5)의 제 1 입력단자에 공급된다. 이때, 타이밍제어부(5)는 공급된 1채널분의 표시데이터 신호를 시리얼/패러럴 변환하여, 1채널분의 표시데이터 신호(DA) 및 클럭신호(CA)와, 다른 1채널분의 표시데이터 신호(DB) 및 클럭신호(CB)로 분배하고, 그 후에, 2채널의 데이터버스 구성으로 한 경우와 같은 신호처리를 행하여, 제 1 출력단자에서 데이터신호와 제 1 클럭신호(수평동기신호)를 TFT 액정표시패널(4)의 드레인 구동회로(DCT)에 공급하고, 제 2 클럭신호(수직동기신호)를 TFT 액정표시패널(4)의 게이트 구동회로(GCT)에 공급하여 TFT 액정표시패널(4)의 표시면에 표시화상을 현출시킨다.
다음으로, 도 2는 도 1에 도시된 액정표시장치에 이용되는 타이밍제어부(5)의 제 1의 실시형태에 관한 구성을 나타내는 블럭도이다.
도 2에서 3AD는 A채널 데이터버스의 데이터신호 전송로, 3AC는 A채널 데이터버스의 클럭신호 전송로, 3BD는 B채널 데이터버스의 데이터신호 전송로, 3BC는 B채널 데이터버스의 클럭신호 전송로, 8은 구동신호 변환부, 91은 제 1 신호선택부(제 1 셀렉터), 92는 제 2 신호선택부(제 2 셀렉터), 10은 시리얼/패러럴(S/P) 변환부, 11은 절환신호선이며, 그외 도 1에 나타낸 구성요소와 같은 구성요소에 대해서는 동일부호를 붙이고 있다.
그리고, 타이밍제어부(5)는 A채널측 저전압 차동신호 수신부(7A)와, B채널측 저전압 차동신호 수신부(7B)와, 구동신호 변환부(8)와, 제 1 신호선택부(91)와, 제 2 신호선택부(92)와, 시리얼/패러럴 변환부(10)를 구비한다. A채널측 제 1 저전압 차동신호 수신부(7A)는 입력단이 A채널 데이터버스의 데이터신호 전송로(3DA) 및 A채널 데이터버스의 클럭신호 전송로(3AC)에 각각 접속되며, 출력단자가 제 2 신호선택부(92)의 제 1 입력단 및 제 2 입력단에 각각 접속된다. B채널측 제 1 저전압 차동신호 수신부(7B)는 입력단이 B채널 데이터버스의 데이터신호 전송로(3BD) 및 B채널 데이터버스의 클럭신호 전송로(3BC)에 각각 접속되며, 출력단자가 제 1 신호선택부(91)의 쌍의 제 4 입력단의 한쪽 및 쌍의 제 3 입력단의 한쪽에 각각 접속된다. 제 2 신호선택부(92)는 제 1 출력단자 및 제 2 출력단자가 각각 시리얼/패러럴 변환부(10)의 제 1 입력단자 및 제 2 입력단자에 접속되며, 제 3 출력단자가 제 1 신호선택부(91)의 쌍의 제 2 입력단자의 한쪽에 접속되며, 제 4 출력단자가 제 1 신호선택부(91)의 쌍의 제 1 입력단자의 한쪽에 접속된다. 시리얼/패러럴 변환부(10)는 제 1 출력단자가 제 1 신호선택부(91)의 쌍의 제 2 입력단자의 다른쪽에 접속되며, 제 2 출력단자가 제 1 신호선택부(91)의 쌍의 제 4 입력단자의 다른쪽에 접속되고, 제 3 출력단자가 제 1 신호선택부(91)의 쌍의 제 1 입력단자의 다른쪽 및 쌍의 제 3 입력단자의 다른쪽에 각각 접속된다. 제 1 신호선택부(91)는 제 1 출력단자, 제 2 출력단자, 제 3 출력단자, 제 4 출력단자가 각각 구동신호 변환부(8)의 제 1 입력단자, 제 2 입력단자, 제 3 입력단자, 제 4 입력단자에 접속된다. 또, 호스트제어부(2)에서 도출된 절환신호선(11)은 제 1 신호선택부(91)와 제 2 신호선택부(92)로 접속된다.
상기 구성에 의한 타이밍제어부(5)는 다음과 같이 동작한다.
먼저, 액정표시장치가 2채널의 데이터버스 구성인 경우, 2채널 절환신호에 의해서 제 1 신호선택부(91)와 제 2 신호선택부(92)를 2채널 대응으로, 즉, 각 표시데이터신호와 각 클럭신호가 시리얼/패러럴 변환부(10)를 경로로 하여 선택하지 않도록 절환한다. 이때, A채널 데이터버스의 데이터신호 전송로(3AD)에는 18비트이고, 최고주파수 70MHz의 표시데이터 신호(DA) 및, 클럭신호 전송로(3AC)에는 클럭신호(CA)가 공급되고, B채널 데이터버스의 데이터신호 전송로(3BD)에는 각각 18비트이고, 최고주파수 70MHz의 표시데이터 신호(DB) 및 클럭신호 전송로(3BC)에는 클럭신호(CB)가 공급된다.
표시데이터 신호(DA)는 A채널측 저전압 차동신호 수신부(7A)를 통하여 제 2 신호선택부(92)에 공급되며, 클럭신호(CA)도 A채널측 저전압 차동신호 수신부(7A)를 통하여 제 2 신호선택부(92)에 공급된 후, 각각 제 2 신호선택부(92)를 통하여 제 1 신호선택부(91)에 공급된다. 표시데이터 신호(DB)는 B채널측 저전압 차동신호 수신부(7B)를 통하여 제 1 신호선택부(91)에 공급되며, 클럭신호(CB)도, B채널측 저전압 차동신호 수신부(7B)를 통하여 제 1 신호선택부(91)에 공급된다. 제 1 신호선택부(91)는 각 입력된 표시데이터 신호(DA) 및 클럭신호(CA)와 표시데이터 신호(DB) 및 클럭신호(CB)를 각각 구동신호 변환부(8)에 공급한다. 구동신호 변환부(8)는 각 입력된 표시데이터 신호(DA) 및 표시데이터 신호(DB), 게다가 클럭신호(CA) 및 클럭신호(CB)에 응답하여, 제 1 출력단자에서 데이터신호와 제 1 클럭신호(수평동기신호)를 출력하여 TFT 액정표시패널(4)의 드레인 구동회로(DCT)에 공급하고, 제 2 출력단자에서 제 2 클럭신호(수직동기신호)를 출력하여 TFT 액정표시패널(4)의 게이트 구동회로(GCT)에 공급한다.
다음으로, 액정표시장치가 1채널의 데이터버스 구성인 경우, 절환신호선(11)을 1채널 절환신호로 설정하고, 이 1채널 절환신호에 의해서 제 1 신호선택부(91)와 제 2 신호선택부(92)를 1채널 대응으로, 즉, 각 표시데이터 신호와 각 클럭신호가 시리얼/패러럴 변환부(10)를 통하도록 절환한다. 이때, A채널 데이터버스의 데이터신호 전송로(3AD)에는 18비트이고, 최고주파수 140MHz의 표시데이터 신호 및 클럭신호 전송로(3AC)에는 클럭신호가 공급된다.
표시데이터 신호는 A채널측 저전압 차동신호 수신부(7A)를 통하여 제 2 신호선택부(92)에 공급되며, 클럭신호(CA)는 A채널측 저전압 차동신호 수신부(7A)를 통하여, 직접 제 2 신호선택부(92)에 공급된 후, 각각 제 2 신호선택부(92)를 통하여 시리얼/패러럴 변환부(10)에 공급된다. 시리얼/패러럴 변환부(10)는 각 입력된 표시데이터 신호 및 클럭신호를 시리얼/패러럴 변환하여 표시데이터 신호(DA) 및 클럭신호(CA)와, 표시데이터 신호(DB) 및 클럭신호(CB)로 분배하여 출력하고, 제 1 신호선택부(91)를 경유하여 각각 구동신호 변환부(8)에 공급한다. 구동신호 변환부(8)는 각 입력된 표시데이터 신호(DA) 및 표시데이터 신호(DB)와, 클럭신호(CA) 및 클럭신호(CB)에 응답하고, 제 1 출력단자에서 데이터신호와 제 1 클럭신호(수평동기신호)를 출력하여 TFT 액정표시패널(4)의 드레인 구동회로(DCT)에 공급하고, 제 2 출력단자에서 제 2 클럭신호(수직동기신호)를 출력하여 TFT 액정표시패널(4)의 게이트 구동회로(GCT)에 공급한다.
이어서, 도 3은 도 1에 도시된 액정표시장치에 이용되는 타이밍제어부(5)의 제 2의 실시형태에 관한 구성을 나타내는 블럭도이다.
도 3에서, 도 2에 나타낸 구성요소와 같은 구성요소에 대해서는 동일부호를 붙이고 있다.
제 2의 실시형태에 관한 타이밍제어부(5)는 제 1의 실시형태에 관한 타이밍제어부(5)에서 A채널측 저전압 차동신호 수신부(7A) 및 B채널측 저전압 차동신호 수신부(7B)를 제외한 것으로서, 도시되어 있지 않지만, A채널측 저전압 차동신호 수신부(7A) 및 B채널측 저전압 차동신호 수신부(7B)는 타이밍제어부(5)에 외장되어 있는 것이다. 그리고, 제 2의 실시형태에 관한 타이밍제어부(5)의 구성은 A채널측 저전압 차동신호 수신부(7A)나 B채널측 저전압 차동신호 수신부(7B)를 구비하고 있지 않은 점을 제외하면, 제 1의 실시형태에 관한 타이밍제어부(5)의 구성과 같다.
이때문에, 제 2 실시형태에 관한 타이밍제어부(5)의 구성에 대해서는 이 이상의 설명을 생략한다.
또, 제 2의 실시형태에 관한 타이밍제어부(5)의 동작은 액정표시장치가 2채널의 데이터버스 구성인 경우, 표시데이터 신호(DA)를 A채널측 저전압 차동신호 수신부(7A)에서 받는 대신에, 외부에 설치된 A채널측 저전압 데이터 수신부(7A)의 출력을 제 2 신호선택부(92)에서 받고 있는 점 및, 표시데이터 신호(DB)를 B채널측 저전압 차동신호 수신부(7B)에서 받는 대신에, 외부에 설치된 B채널측 저전압 차동신호 수신부(7B)의 출력을 제 1 신호선택부(91)에서 받고 있는 점을 제외하면, 상술한 제 1의 실시형태에 관한 타이밍제어부(5)의 액정표시장치가 2채널의 데이터버스 구성인 경우의 동작과 동일하며, 또, 액정표시장치가 1채널의 데이터버스 구성인 경우, 표시데이터 신호를 A채널측 저전압 차동신호 수신부(7A)에서 받는 대신에, 외부에 설치된 A채널측 저전압 데이터 수신부(7A)의 출력을 제 2 신호선택부(92)에서 받고 있는 점을 제외하면, 상술한 제 1의 실시형태에 관한 타이밍제어부(5)의 액정표시장치가 1채널의 데이터버스 구성인 경우의 동작과 같다. 이 때문에 제 2의 실시형태에 관한 타이밍제어부(5)의 동작에 대해서도, 이 이상의 설명을 생략한다.
이어서, 도 4는 도 1에 도시된 액정표시장치에 이용되는 타이밍제어부(5)의 제 3 실시형태에 관한 구성을 나타내는 블럭도로서, TFT 액정모듈(1)과 호스트제어부(2)와의 사이에, A채널 데이터버스(3A)와 B채널 데이터버스(3B) 이외에 부가채널 데이터버스(3F)를 설치하고 있는 경우에 대응할 수 있는 것이다.
도 3에서 3F는 부가채널 데이터버스, 3FD는 부가채널 데이터버스의 데이터신호 전송로, 3FC는 부가채널 데이터버스의 클럭신호 전송로, 7F는 부가채널측 저전압 차동신호 수신부, 9는 신호선택부(셀렉터)이며, 그외, 도 1에 나타낸 구성요소와 같은 구성요소에 대해서는 동일부호를 붙이고 있다.
그리고, 타이밍제어부(5)는 A채널측 저전압 차동신호 수신부(7A)와, B채널측 저전압 차동신호 수신부(7B)와, 부가채널측 저전압 차동신호 수신부(7F)와, 구동신호 변환부(8)와, 신호선택부(9)와, 시리얼/패러럴 변환부(10)를 구비한다. A채널측 제 1 저전압 차동신호 수신부(7A)는 입력단자가 A채널 데이터버스의 데이터신호 전송로(3AD)에 접속되며, 출력단자가 신호선택부(9)의 쌍의 제 2 입력단자의 한쪽에 접속된다. B채널측 저전압 차동신호 수신부(7B)는 입력단자가 B채널 데이터버스의 데이터신호 전송로(3BD)에 접속되며, 출력단자가 신호선택부(9)의 쌍의 제 4 입력단자의 한쪽에 접속된다. 부가채널측 저전압 차동신호 수신부(7F)는 입력단자가 부가채널 데이터버스의 데이터신호 전송로(3FD)에 접속되며, 출력단자가 시리얼/패러럴 변환부(10)의 제 1 입력단자에 접속된다. 시리얼/패러럴 변환부(10)는 제 2 입력단자가 부가채널 데이터버스의 클럭신호 전송로(3FC)에 접속되며, 제 1 출력단자가 신호선택부(9)의 쌍의 제 2 입력단자의 다른쪽에 접속되고, 제 2 출력단자가 신호선택부(9)의 쌍의 제 4 입력단자의 다른쪽에 접속되며, 제 3 출력단자가 신호선택부(9)의 쌍의 제 1 입력단자의 다른쪽 및 쌍의 제 3 입력단자의 다른쪽에 각각 접속된다. 신호선택부(9)는 쌍의 제 1 입력단자의 한쪽이 A채널 데이터버스의 클럭신호 전송로(3AC)에 접속되며, 쌍의 제 3 입력단자의 한쪽이 B채널 데이터버스의 클럭신호 전송로(3BC)에 접속되고, 제 1 출력단자, 제 2 출력단자, 제 3 출력단자, 제 4 출력단자가 각각 구동신호 변환부(8)의 제 1 입력단자, 제 2 입력단자, 제 3 입력단자, 제 4 입력단자에 접속된다. 또, 신호선택부(9)는 절환신호선(11)을 구비한다.
상기 구성에 의한 제 3의 실시형태에 관한 타이밍제어부(5)는 다음과 같이 동작한다.
먼저, 액정표시장치가 2채널의 데이터버스 구성인 경우, 절환신호선(11)을 2채널 절환신호로 설정하면, 이 2채널 절환신호에 의해서 신호선택부(9)를 2채널 대응으로 절환한다. 이때, A채널 데이터버스의 데이터신호 전송로(3AD)에는 8비트이고, 최고주파수 70MHz의 표시데이터 신호(DA)가 공급되며, 클럭신호 전송로(3AC)에는 클럭신호(CA)가 공급되고, B채널 데이터버스의 데이터신호 전송로(3BD)에는 18비트이고, 최고주파수 70MHz의 표시데이터 신호(DB)가 공급되며, 클럭신호 전송로(3BC)에는 클럭신호(CB)가 공급된다.
표시데이터 신호(DA)와 클럭신호(CA)는 A채널측 저전압 차동신호 수신부(7A)를 통하여 신호선택부(9)에 공급된다. 표시데이터 신호(DB)와 클럭신호(CB)는 B채널측 저전압 차동신호 수신부(7B)를 통하여 신호선택부(9)에 공급된다. 신호선택부(9)는 각 입력된 표시데이터 신호(DA) 및 클럭신호(CA)와, 표시데이터 신호(DB) 및 클럭신호(CB)를 각각 구동신호 변환부(8)에 공급한다. 구동신호 변환부(8)는 각 입력된 표시데이터 신호(DA) 및 표시데이터 신호(DB), 게다가 클럭신호(CA) 및 클럭신호(CB)에 응답하여, 제 1 출력단자에서 데이터신호와 제 1 클럭신호(수평동기신호)를 출력하여 TFT 액정표시패널(4)의 드레인 구동회로(DCT)에 공급하고, 제 2 출력단자에서 제 2 클럭신호(수직동기신호)를 출력하여 TFT 액정표시패널(4)의 게이트 구동회로(GCT)에 공급한다.
다음으로, 액정표시장치가 1채널의 데이터버스 구성인 경우, 절환신호선(11)은 1채널 절환신호로 설정하고, 이 1채널 절환신호에 의해서 신호선택부(9)를 1채널 대응으로 절환한다. 이때, 부가채널 데이터버스의 데이터신호 전송로(3FD)에는 각각 18비트이고, 최고주파수 140MHz의 표시데이터 신호가 공급되며, 클럭신호 전송로(3FC)에는 최고주파수 140MHz의 클럭신호가 공급된다.
표시데이터 신호와 클럭신호는 부가채널측 저전압 차동신호 수신부(7F)를 통하여 시리얼/패러럴 변환부(10)에 공급된다. 시리얼/패러럴 변환부(10)는 각 입력된 표시데이터 신호 및 클럭신호를 시리얼/패러럴 변환하여, 표시데이터 신호(DA) 및 클럭신호(CA)와, 표시데이터 신호(DB) 및 클럭신호(CB)로 분배하여 출력하고, 각각 구동신호 변환부(8)에 공급한다. 구동신호 변환부(8)는 각 입력된 표시데이터 신호(DA)및 표시데이터 신호(DB)와, 클럭신호(CA) 및 클럭신호(CB)에 응답하여, 제 1 출력단자에서 데이터신호와 제 1 클럭신호(수평동기신호)를 출력하여 TFT 액정표시패널(4)의 드레인 구동회로(DCT)에 공급하고, 제 2 출력단자에서 제 2 클럭신호(수직동기신호)를 출력하여 TFT 액정표시패널(4)의 게이트 구동회로(GCT)에 공급한다.
이어서, 도 5는 도 1에 도시된 액정표시장치에 이용되는 타이밍제어부(5)의 제 4의 실시형태에 관한 구성을 나타내는 블럭도로, 액정표시장치(1)와 호스트제어부(2)와의 사이에, A채널 데이터버스(3A)와 B채널 데이터버스(3B) 외에 부가채널 데이터버스(3F)를 설치하고 있는 경우에 대응할 수 있는 것이다.
도 5에서 도 4에 나타낸 구성요소와 같은 구성요소에 대해서는 동일부호를 붙이고 있다.
제 4의 실시형태에 관한 타이밍제어부(5)는 제 3의 실시형태에 관한 타이밍제어부(5)에서 A채널측 저전압 차동신호 수신부(7A), B채널측 저전압 차동신호 수신부(7B), 게다가 부가채널측 저전압 차동신호 수신부(7F)를 제외한 것으로서, 도시되어 있지 않지만, A채널측 저전압 차동신호 수신부(7A), B채널측 저전압 차동신호 수신부(7B), 게다가 부가채널측 저전압 차동신호 수신부(7F)는 타이밍제어부(5)에 외장되어 있는 것이다. 그리고, 제 4의 실시형태에 관한 타이밍제어부(5)의 구성은 A채널측 저전압 차동신호 수신부(7A), B채널측 저전압 차동신호 수신부(7B), 게다가 부가채널측 저전압 차동신호 수신부(7F)를 구비하고 있지 않은 점을 제외하면, 제 3의 실시형태에 관한 타이밍제어부(5)의 구성과 같다. 이때문에 제 4의 실시형태에 관한 타이밍제어부(5)의 구성에 대해서는 이 이상의 설명을 생략한다.
또, 제 4의 실시형태에 관한 타이밍제어부(5)의 동작은 액정표시장치가 2채널의 데이터버스 구성인 경우에, 표시데이터 신호(DA)를 A채널측 저전압 차동신호 수신부(7A)에서 받는 대신에, 직접 신호선택부(9)에서 받고 있는 점 및, 표시데이터 신호(DB)를 B채널측 저전압 차동신호 수신부(7B)에서 받는 대신에, 직접 신호선택부(9)에서 받고 있는 점을 제외하면, 상술한 제 3의 실시형태에 관한 타이밍제어부(5)의 액정표시장치가 2채널의 데이터버스 구성인 경우의 동작과 같으며, 또, 액정표시장치가 1채널의 데이터버스 구성인 경우에서도, 표시데이터 신호를 부가채널측 저전압 차동신호 수신부(7F)에서 받는 대신에, 직접 시리얼/패러럴 변환부(10)에서 받고 있는 점을 제외하면, 상술한 제 3의 실시형태에 관한 타이밍제어부(5)의 액정표시장치가 1채널의 데이터버스 구성인 경우의 동작과 같다. 이때문에 제 4의 실시형태에 관한 타이밍제어부(5)의 동작에 대해서도 이 이상의 설명을 생략한다.
이와 같이, 제 1 내지 제 4의 실시형태에서는 타이밍제어부(5)에 시리얼/패러럴 변환부(10)와 하나 이상의 신호선택부(9, 91, 92)를 배치하고, 하나 이상의 신호선택부(9, 91, 92)의 신호선택 상태를 타이밍제어부(5)의 외부 설정모드로 설정하는 절환신호에 의해서 절환하며, 타이밍제어부(5) 및 데이터버스를 각각 1채널의 데이터버스 구성시의 상태 또는 2채널의 데이터버스 구성시의 상태로 설정하도록 하고 있기 때문에, 타이밍제어부(5) 및 데이터버스를 1채널의 데이터버스 구성과 2채널의 데이터버스 구성으로 공용하는 것이 가능하게 된다.
또한, 상기 제 1 내지 제 4의 실시형태에서는 호스트제어부(2)에서 타이밍제어부(5)에 공급되는 표시테이터 신호의 비트수가 18비트이며, 표시데이터 신호 및 클럭신호의 최고주파수가 70MHz 또는 140MHz인 예를 들어서 설명했지만, 본 발명에 이용되는 표시데이터 신호 및 클럭신호의 비트수나 최고주파수는 상술한 것에 한정되는 일 없이, 다른 비트수나 최고주파수의 것을 선택하여도 좋은 것은 물론이다.
이상과 같이, 본 발명에 의하면, 타이밍제어부에 시리얼/패러럴 변환부와 하나 이상의 신호선택부를 배치하고, 하나 이상의 신호선택부의 신호선택 상태를 타이밍제어부 외부 설정모드로 설정하는 절환신호에 의해서 절환함으로써, 타이밍제어부 및 데이터버스를 각각 1채널의 데이터버스 구성시의 상태 또는 2채널의 데이터버스 구성시의 상태로 설정하도록 하고 있기 때문에, 타이밍제어부 및 데이터버스를 1채널의 데이터버스 구성과 2채널의 데이터버스 구성으로 공용할 수 있게 되며, 저전압 차동신호 송신부 및 저전압 차동신호 수신부를 새롭게 개발했을 때에, 데이터버스 구성이나 타이밍제어부를 변경할 필요가 없게 되어, 구성요소의 호환성을 높여, 개발 코스트를 저감하는 것이 가능하게 된다는 효과가 있다.

Claims (6)

  1. 액정표시소자와,
    상기 액정표시소자를 구동하는 구동회로와,
    상기 구동회로에 구동신호를 공급하는 타이밍제어부와,
    상기 타이밍제어부에 설치된 표시데이터 신호를 입력하는 제 1의 데이터 입력부와,
    제 2의 데이터 입력부와,
    전송속도 변환부와,
    신호선택부로 구성되며,
    상기 신호선택부는, 제 1의 데이터 입력부에 입력한 표시데이터 신호를 전송속도 변환부에 공급하며,
    상기 전송속도 변환부는 제 1의 데이터 입력부에 입력한 표시데이터 신호를 제 2의 데이터 입력부에 입력하는 표시데이터 신호와 같은 전송속도의 구동신호로 변환하는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 제 1의 데이터 입력부 또는 제 2의 데이터 입력부는 저전압 차동신호 입력부인 것을 특징으로 하는 액정표시장치.
  3. 액정표시소자와,
    상기 액정표시소자를 구동하는 구동회로와,
    상기 구동회로에 구동신호를 공급하는 타이밍제어부로 구성되고,
    상기 타이밍제어부는 두개의 데이터버스를 통하여, 1채널 또는 2채널의 표시데이터 신호가 입력되고,
    1채널에서 입력된 표시데이터 신호는 신호선택부에 의해 시리얼/패러럴 변환부에 입력되며,
    시리얼/패러럴 변환부는 입력한 표시데이터 신호를 2채널의 표시데이터 신호와 같은 형식으로 출력하는 것을 특징으로 하는 액정표시장치.
  4. 제 3 항에 있어서,
    상기 표시데이터 신호는 저전압 차동신호 수신부에 입력되는 것을 특징으로 하는 액정표시장치.
  5. 액정표시소자와,
    상기 액정표시소자를 구동하는 구동회로와,
    상기 구동회로에 구동신호를 공급하는 타이밍제어부와,
    상기 타이밍제어부에 설치된 제 1의 데이터신호 수신부와, 제 2의 데이터신호 수신부와, 채널변환부와, 신호선택부, 구동신호변환부로 구성되고,
    상기 신호선택부는 제 1의 모드에서 제 1의 데이터신호 수신부와 제 2의 데이터신호 수신부에 입력한 두개의 채널의 표시데이터 신호를 구동신호 변환부에 공급하고,
    제 2의 모드에서 상기 신호선택부는 상기 제 1의 데이터신호 수신부에 입력한 하나의 채널의 표시데이터 신호를 채널변환부에 공급하며,
    채널변환부는 하나의 채널의 표시데이터 신호를 두개의 채널의 표시데이터 신호로 변환하여 구동신호 변환부에 공급하는 것을 특징으로 하는 액정표시장치.
  6. 제 5 항에 있어서,
    상기 제 1의 데이터신호 수신부 또는 제 2의 데이터신호 수신부는 저전압 차동신호 수신부인 것을 특징으로 하는 액정표시장치.
KR1020000019131A 1999-04-21 2000-04-12 액정표시장치 KR100348026B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11-113726 1999-04-21
JP11113726A JP2000305530A (ja) 1999-04-21 1999-04-21 液晶表示装置

Publications (2)

Publication Number Publication Date
KR20000071642A true KR20000071642A (ko) 2000-11-25
KR100348026B1 KR100348026B1 (ko) 2002-08-07

Family

ID=14619594

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000019131A KR100348026B1 (ko) 1999-04-21 2000-04-12 액정표시장치

Country Status (3)

Country Link
JP (1) JP2000305530A (ko)
KR (1) KR100348026B1 (ko)
TW (1) TW529008B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100472363B1 (ko) * 2001-12-24 2005-03-08 엘지.필립스 엘시디 주식회사 양면표시 액정표시장치
KR100829757B1 (ko) * 2007-03-05 2008-05-15 삼성에스디아이 주식회사 출력 채널 수가 다른 드라이버들을 제어하는 플라즈마디스플레이 패널 구동 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003066921A (ja) 2001-08-28 2003-03-05 Sharp Corp 駆動装置およびそれを備えている表示モジュール

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100472363B1 (ko) * 2001-12-24 2005-03-08 엘지.필립스 엘시디 주식회사 양면표시 액정표시장치
KR100829757B1 (ko) * 2007-03-05 2008-05-15 삼성에스디아이 주식회사 출력 채널 수가 다른 드라이버들을 제어하는 플라즈마디스플레이 패널 구동 장치

Also Published As

Publication number Publication date
JP2000305530A (ja) 2000-11-02
KR100348026B1 (ko) 2002-08-07
TW529008B (en) 2003-04-21

Similar Documents

Publication Publication Date Title
US8212759B2 (en) Control circuit and control method for LCD panel
US6480180B1 (en) Flat panel display system and image signal interface method thereof
JP2981883B2 (ja) 液晶表示装置の駆動装置
JP5738963B2 (ja) デジタルデータストリームの映像帰線消去期間を用いた双方向データ伝送
KR100563285B1 (ko) 구동 회로, 전기 광학 장치 및 구동 방법
US8199097B2 (en) Liquid crystal display, driver chip and driving method thereof
US20040125068A1 (en) Connector and apparatus of driving liquid crystal display using the same
US6256005B1 (en) Driving voltage supply circuit for liquid crystal display (LCD) panel
TW201417085A (zh) 顯示裝置、驅動晶片組及其運作方法
CN101739931B (zh) 用于显示装置的源驱动器
US10417986B2 (en) Data driving system of liquid crystal display panel
KR100348026B1 (ko) 액정표시장치
CN100386789C (zh) 显示面板
KR100440839B1 (ko) 구동 장치 및 그것을 포함하고 있는 표시 모듈
KR100551486B1 (ko) 비동작 디스플레이에 대한 간섭을 방지하는 디스플레이제어 회로를 구비한 다중 디스플레이 장치 및 이를 위한다중 디스플레이 제어 방법
KR100556513B1 (ko) 서브 디스플레이 잔상 제거를 위한 디스플레이 제어회로를 구비한 다중 디스플레이 장치 및 이를 위한 다중디스플레이 제어 방법
KR19980076463A (ko) 저전압 차동 신호전송을 이용한 액정 표시 장치 모듈 및 그 시스템
KR960033161A (ko) 리모콘 수신 회로
KR100586759B1 (ko) 키입력처리회로
KR20020059976A (ko) 액정소자의 신호분배장치
KR20030058138A (ko) 평판디스플레이장치 및 구동방법
KR960014486B1 (ko) 액정 프로젝터
CN112037725B (zh) 一种显示装置及显示方法
CN102129831A (zh) 定时控制器及利用其进行同步控制的装置
CN109920388B (zh) 显示面板驱动系统

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110617

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee