KR100965180B1 - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR100965180B1
KR100965180B1 KR1020030070190A KR20030070190A KR100965180B1 KR 100965180 B1 KR100965180 B1 KR 100965180B1 KR 1020030070190 A KR1020030070190 A KR 1020030070190A KR 20030070190 A KR20030070190 A KR 20030070190A KR 100965180 B1 KR100965180 B1 KR 100965180B1
Authority
KR
South Korea
Prior art keywords
signal
gate
data
response
display panel
Prior art date
Application number
KR1020030070190A
Other languages
English (en)
Other versions
KR20050034307A (ko
Inventor
이응상
마원석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030070190A priority Critical patent/KR100965180B1/ko
Priority to US10/873,607 priority patent/US7385598B2/en
Priority to PCT/KR2004/001522 priority patent/WO2005001594A2/en
Priority to CN2004800172271A priority patent/CN1809864B/zh
Priority to JP2006516942A priority patent/JP2007521504A/ja
Priority to TW93118525A priority patent/TWI382378B/zh
Publication of KR20050034307A publication Critical patent/KR20050034307A/ko
Priority to US12/119,988 priority patent/US8928550B2/en
Application granted granted Critical
Publication of KR100965180B1 publication Critical patent/KR100965180B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

표시장치에서 메인 패널에는 제1 게이트 제어신호에 응답하여 제1 게이트 신호를 출력하는 제1 게이트 구동부를 갖고, 제1 게이트 신호, 제1 데이터 신호 및 제1 공통전압에 응답하여 메인 영상을 표시한다. 서브 패널에는 제2 게이트 제어신호에 응답하여 제2 게이트 신호를 출력하는 제2 게이트 구동부를 갖고, 제2 게이트 신호, 제2 데이터 신호 및 제2 공통전압에 응답하여 서브 영상을 표시한다. 구동칩은 제1 및 제2 게이트 제어신호, 제1 및 제2 데이터 신호, 제1 및 제2 공통전압을 출력하여 메인 및 서브 패널을 구동한다. 따라서, 구동칩의 크기의 증가없이 표시장치가 고해상도의 영상을 구현할 수 있다.

Description

표시장치{DISPLAY APPARATUS}
도 1은 본 발명의 일 실시예에 따른 액정표시장치를 나타낸 블럭도이다.
도 2는 도 1에 도시된 액정표시장치의 구조를 구체적으로 나타낸 평면도이다.
도 3은 도 2에 도시된 구동칩의 내부 구성도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : CPU 200 : 메인 패널
230 : 구동칩 231 : 제어부
232 : 메모리부 233 : 데이터 구동부
234 : 계조전압 발생부 235 : 전압 발생부
240 : 제1 게이트 구동부 250 : 제1 연성회로기판
300 : 서브 패널 310 : 제2 게이트 구동부
350 : 제2 연성회로기판 400 : 액정표시장치
본 발명은 표시장치에 관한 것으로, 더욱 상세하게는 메인 패널과 서브 패널 을 구동하는 구동칩의 크기를 증가시키지 않으면서 고해상도를 구현하기 위한 표시장치에 관한 것이다.
셀룰러 폰은 화상을 표시하는 액정표시패널이 외부로 노출된 플립형 및 액정표시패널과 셀룰러 폰을 조작하기 위한 키 입력부가 힌지로 연결되어 액정패널과 키 입력부가 서로 대향하게 결합하는 폴더형이 있다.
폴더형은 액정패널의 개수에 따라 일반 폴더형과 듀얼 폴더형으로 분류된다. 듀얼 폴더형은 주 화상을 표시하는 메인 액정패널 및 대기 화상(예를 들어, 시간, 날짜, 수신감도 등)을 표시하는 서브 액정패널을 갖는다.
메인 액정패널은 키 입력부와 대향하게 결합하여 외부로 노출되지 않고, 서브 액정패널은 외부로 노출되어 사용자가 메인 액정패널을 확인하지 않고도 대기 정보를 확인할 수 있도록 한다.
일반적으로, 메인 및 서브 액정패널은 데이터 신호를 인가하기 위한 데이터 구동칩 및 게이트 신호를 인가하기 위한 게이트 구동칩을 각각 구비한다.
이와 같이, 데이터 구동칩 및 게이트 구동칩을 메인 액정패널과 서브 액정패널에 각각 별도로 구비하게 되면, 액정표시장치의 전체적인 사이즈가 증가된다. 또한, 칩을 액정패널에 부착하는데 소요되는 공정 시간이 증가하고 공정 상에서 불량 발생률이 증가하여 액정표시장치의 생산성도 저하된다.
따라서, 본 발명의 목적은 메인 패널과 서브 패널을 구동하는 구동칩의 크기를 증가시키지 않으면서 고해상도를 구현하기 위한 표시장치를 제공하는 것이다.
본 발명의 일 특징 따른 표시장치는 제1 영상을 표시하는 제1 표시패널, 제2 영상을 표시하는 제2 표시패널 및 상기 제1 표시패널과 제2 표시패널을 구동하는 구동칩을 포함한다.
상기 제1 표시패널에는 제1 게이트 제어신호에 응답하여 제1 게이트 신호를 출력하는 제1 게이트 구동부를 갖고, 상기 제1 게이트 신호, 제1 데이터 신호 및 제1 공통전압에 응답하여 상기 제1 영상을 표시한다.
상기 제2 표시패널에는 제2 게이트 제어신호에 응답하여 제2 게이트 신호를 출력하는 제2 게이트 구동부를 갖고, 상기 제2 게이트 신호, 제2 데이터 신호 및 제2 공통전압에 응답하여 상기 제2 영상을 표시한다.
상기 구동칩은 상기 제1 및 제2 게이트 제어신호를 각각 상기 제1 및 제2 게이트 구동부로 제공하고, 상기 제1 데이터 신호 및 제1 공통전압을 상기 제1 표시패널로 제공하며, 상기 제2 데이터 신호 및 제2 공통전압을 상기 제2 표시패널로 제공하여, 상기 제1 및 제2 표시패널을 구동한다.
이러한 표시장치에 따르면, 메인 패널과 서브 패널이 하나의 구동칩에 의해서 구동되고, 메인 패널과 서브 패널 각각은 제1 및 제2 게이트 구동부를 각각 구비한다. 따라서, 액정표시장치의 수율을 향상시킬 수 있고, 구동칩의 크기의 증가없이 액정표시장치가 고해상도의 영상을 구현할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 액정표시장치를 나타낸 블럭도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 액정표시장치(400)는 주요 정보를 표시하는 메인 패널(200), 대기 정보를 표시하는 서브 패널(300) 및 상기 메인 패널(200)과 서브 패널(300)을 구동하는 구동칩(230)을 포함한다.
상기 구동칩(230)은 상기 액정표시장치(400)의 외부 장치(즉, CPU)(100)로부터 R(Red), G(Green), B(Blue)로 이루어진 원시 영상신호(O-DATA)를 수신하고, 수직동기신호(Vsync), 수평동기신호(Hsync) 및 메인 클럭(MCLK)으로 이루어진 원시 제어신호(OCS)를 수신한다.
상기 구동칩(230)은 상기 원시 영상신호(O-DATA) 및 원시 제어신호(OCS)에 응답하여, 상기 메인 패널(200)과 서브 패널(300)을 구동하기 위한 각종 신호들을 출력한다. 상기 구동칩(230)이 출력하는 각종 신호들은 메인 영상신호(M-DATA), 서브 영상신호(S-DATA), 제1 및 제2 수직 제어신호(VCS1, VCS2), 제1 및 제2 공통전압(Vcom1, Vcom2)으로 이루어진다.
상기 메인 패널(200)은 상기 구동칩(230)으로부터 메인 영상신호(M-DATA) 및 서브 영상신호(S-DATA)를 수신하고, 이중 메인 영상신호(M-DATA)에 응답하여 메인 영상을 표시하고, 상기 서브 영상신호(S-DATA)를 상기 서브 패널(300)로 전송한다. 상기 서브 패널(300)은 상기 서브 영상신호(S-DATA)에 응답하여 서브 영상을 표시한다.
상기 메인 패널(200)에는 제1 게이트 구동부(미도시)가 집적되고, 상기 서브 패널(300)에는 제2 게이트 구동부(미도시)가 집적된다. 상기 제1 게이트 구동부는 상기 구동칩(230)으로부터 제1 수직 제어신호(VCS1)를 수신하고, 상기 제1 수직 제어신호(VCS1)에 응답하여 제1 게이트 구동신호를 출력한다. 또한, 상기 제2 게이트 구동부는 상기 구동칩(230)으로부터 제2 수직 제어신호(VCS2)를 수신하고, 상기 제2 수직 제어신호(VCS2)에 응답하여 제2 게이트 구동신호를 출력한다.
상기 구동칩(230)으로부터 출력된 상기 제1 공통전압(Vcom1)은 상기 메인 패널(200)로 제공되고, 상기 제2 공통전압(Vcom2)은 상기 서브 패널(300)로 각각 제공된다.
도 2는 도 1에 도시된 액정표시장치의 구조를 구체적으로 나타낸 평면도이고, 도 3은 도 2에 도시된 구동칩의 내부 구성도이다.
도 2를 참조하면, 메인 패널(200)은 메인 영상을 표시하는 제1 표시영역(DA1), 상기 제1 표시영역(DA1)의 주변에 형성된 제1 내지 제4 주변영역(SA1, SA2, SA3, SA4)으로 이루어진다. 또한, 서브 패널(300)은 서브 영상을 표시하기 위한 제2 표시영역(DA2), 상기 제2 표시영역(DA2)의 주변에 형성된 제5 및 제6 주변영역(SA5, SA6)으로 이루어진다.
상기 제1 표시영역(DA1)에는 n개의 게이트 라인으로 이루어진 제1 게이트 라인군(GL1-1 ~ GL1-n) 및 상기 n개의 게이트 라인과 직교하는 m개의 데이터 라인으로 이루어진 제1 데이터 라인군(DL1-1 ~ DL1-m)이 구비된다. 또한, 상기 제2 표시영역(DA2)에는 i개의 게이트 라인으로 이루어진 제2 게이트 라인군(GL2-1 ~ GL2-i) 및 상기 i개의 게이트 라인과 직교하는 j개의 데이터 라인으로 이루어진 제2 데이터 라인군(DL2-1 ~ DL2-j)이 구비된다.
여기서, i 및 n은 2 이상의 자연수이고, i는 n보다는 작거나 같은 수이다. 또한, j 및 m은 2 이상의 자연수이고, j는 m보다 작거나 같은 수이다.
상기 메인 패널(200)의 사이즈는 상기 서브 패널(300)의 사이즈보다 크고, 그에 따라서 상기 제1 표시영역(DA1)의 사이즈도 상기 제2 표시영역(DA2)의 사이즈보다 크다. 또한, 상기 제1 표시영역(DA1)의 해상도는 상기 제2 표시영역(DA2)의 해상도보다 높다.
상기 메인 패널(200)의 제1 주변영역(SA1)에는 상기 메인 및 서브 패널(200, 300)을 구동하기 위한 구동칩(230)이 실장되고, 제1 연성회로기판(250)이 부착된다. 상기 제1 연성회로기판(250)은 상기 구동칩(230)에 전기적으로 연결되어 상기 CPU(100, 도 1에 도시됨)으로부터 제공되는 원시 영상신호(O-DATA, 도 1에 도시됨) 및 원시 제어신호(OCS, 도 1에 도시됨)를 상기 구동칩(230)으로 인가한다.
상기 메인 패널(200)의 제2 주변영역(SA2)에는 상기 제1 게이트 라인군(GL1-1 ~ GL1-n)에 제1 게이트 구동신호를 출력하는 제1 게이트 구동부(240)가 직접적으로 형성된다. 또한, 상기 서브 패널(300)의 제6 주변영역(SA6)에는 상기 제2 게이트 라인군(GL2-1 ~ GL2-i)에 제2 게이트 구동신호를 출력하는 제2 게이트 구동부(310)가 직접적으로 형성된다.
도 3에 도시된 바와 같이, 상기 구동칩(230)은 제어부(231), 메모리부(232), 데이터 구동부(233), 계조전압 발생부(235) 및 전압 발생부(236)를 포함한다.
상기 제어부(231)는 CPU(100, 도 1에 도시됨)로부터 원시 영상신호(O-DATA) 및 원시 제어신호(OCS)를 수신한다. 여기서, 상기 원시 영상신호(O-DATA)는 R(Red), G(Green), B(Blue) 데이터를 포함하고, 상기 원시 제어신호(OCS)는 수직동기신호(Vsync), 수평동기신호(Hsync) 및 메인클럭(MCLK) 등을 포함한다.
상기 제어부(231)는 상기 CPU(100)로부터 수신된 상기 원시 영상신호(O-DATA)를 상기 메모리부(232)에 저장한다(WRITE-DATA). 이후, 상기 제어부(231)는 상기 원시 제어신호(OCS)에 응답하여 적절한 시기에 상기 메모리부(232)로부터 영상신호를 라인 단위로 읽어들인다(READ-DATA).
또한, 상기 제어부(231)는 읽어들인 상기 메인 영상신호(M-DATA) 또는 서브 영상신호(S-DATA)를 출력할 뿐만 아니라, 수평 제어신호(HCS), 제1 수직 제어신호(VCS1), 제2 수직 제어신호(VCS2) 및 계조 제어신호(GCS)도 출력한다.
상기 계조 전압 발생부(235)는 상기 제어부(232)로부터 제공되는 상기 계조 제어신호(GCS)에 응답하여 계조 전압(Vg)을 출력한다. 상기 데이터 구동부(233)는 상기 제어부(231)로부터 제공되는 메인 또는 서브 영상신호(M-DATA, S-DATA)의 비트(bit) 수에 대응하는 계조 전압(Vg)을 필요로 한다.
예를 들어, 메인 또는 서브 영상신호(M-DATA, S-DATA)가 6 bit인 경우, 상기 계조 전압 발생부(235)는 64(26)개의 계조 전압(Vg)을 발생한다.
상기 데이터 구동부(233)는 상기 제어부(231)로부터 제공되는 상기 수평 제어신호(HCS) 및 계조 전압(Vg)에 응답하여 상기 메인 또는 서브 영상신호(M-DATA, S-DATA)를 출력한다.
상기 전압 발생부(236)는 외부로부터 전원전압(Vp)을 입력받고, 상기 전원전 압(Vp)을 적절한 레벨로 변경시켜 제1 및 제2 공통전압(Vcom1, Vcom2)을 출력한다. 상기 제1 공통전압(Vcom1)은 상기 메인 패널(200)로 제공되고, 상기 제2 공통전압(Vcom2)은 상기 서브 패널(300)로 제공된다.
도면에 도시하지는 않았지만, 상기 전압 발생부(236)는 상기 제어부(231)를 구동하기 위한 제1 구동전압 및 상기 데이터 구동부(233)를 구동하기 위한 제2 구동전압, 상기 제1 및 제2 게이트 구동부(240, 310)를 구동하기 위한 제3 및 제4 구동전압을 더 출력할 수 있다.
다시 도 2를 참조하면, 상기 제2 주변영역(SA2)에 형성된 상기 제1 게이트 구동부(240)는 상기 구동칩(230)으로부터의 상기 제1 게이트 제어신호(VCS1)에 응답하여 상기 제1 게이트 라인군(GL1-1 ~ GL1-n)에 제1 게이트 구동신호를 출력한다.
상기 제6 주변영역(SA6)에는 형성된 상기 제2 게이트 구동부(310)는 상기 구동칩(230)으로부터의 상기 제2 게이트 제어신호(VCS2)에 응답하여 상기 제2 게이트 라인군(GL2-1 ~ GL2-i)에 제2 게이트 구동신호를 출력한다.
한편, 상기 메인 패널(200)과 서브 패널(300)은 제2 연성회로기판(350)에 의해서 서로 전기적으로 연결된다. 상기 제2 연성회로기판(350)의 제1 단부는 상기 메인 패널(200)의 제4 주변영역(SA4)에 부착되고, 제2 단부는 상기 서브 패널(300)의 제5 주변영역(SA5)에 부착된다. 상기 제2 연성회로기판(350)에는 상기 제1 데이터 라인군(DL1-1 ~ DL1-m)의 일부와 상기 제2 데이터 라인군(DL2-1 ~ DL2-j)을 전기적으로 연결하기 위한 연결 라인군(CL1 ~ CLj)이 구비된다.
따라서, 상기 구동칩(230)이 상기 메인 패널(200)의 제1 주변영역(SA1)에 실장되더라도, 상기 구동칩(230)은 상기 제2 연성회로기판(350)에 의해서 상기 서브 패널(300)과 전기적으로 연결된다. 이로써, 상기 구동칩(230)으로부터 출력된 상기 서브 영상신호(S-DATA)는 상기 제1 데이터 라인군(DL1-1 ~ DL1-m)의 일부 및 연결 라인군(CL1 ~ CLj)을 통과한 후, 상기 서브 패널(300)의 제2 데이터 라인군(DL2-1 ~ DL2-j)으로 전송될 수 있다.
또한, 상기 구동칩(230)으로부터 출력된 제2 게이트 제어신호(VCS2) 및 제2 공통전압(Vcom2)은 상기 메인 패널(200) 및 상기 제2 연성회로기판(350)을 경유하여 상기 서브 패널(300)로 제공된다.
이로써, 상기 액정표시장치(400)는 하나의 구동칩(230)으로 상기 메인 패널(200)과 서브 패널(300)을 구동함으로써, 상기 액정표시장치(400)의 전체적인 사이즈를 감소시킬 수 있으면서 수율을 향상시킬 수 있다. 또한, 상기 제1 및 제2 게이트 구동부(240, 310)를 상기 메인 패널(200)과 서브 패널(300)에 각각 직접적으로 형성함으로써, 상기 구동칩(230)의 사이즈를 증가시키지 않으면서 고해상도를 구현할 수 있다.
이와 같은 표시장치에 따르면, 메인 패널과 서브 패널이 하나의 구동칩에 의해서 구동되고, 메인 패널과 서브 패널은 제1 및 제2 게이트 구동부를 각각 구비한다.
따라서, 구동칩의 개수가 감소함으로써 액정표시장치의 전체적인 사이즈를 감소시킬 수 있으면서 제품의 수율을 향상시킬 수 있다.
또한, 제1 및 제2 게이트 구동부가 상기 메인 패널과 서브 패널에 각각 직접적으로 구비됨으로써, 액정표시장치가 고해상도로 발전되어 감에 비례하여 구동칩의 크기가 증가하는 것을 방지할 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (6)

  1. 제1 게이트 제어신호에 응답하여 제1 게이트 신호를 출력하는 제1 게이트 구동부를 갖고, 상기 제1 게이트 신호, 제1 데이터 신호 및 제1 공통전압에 응답하여 제1 영상을 표시하는 제1 표시패널;
    제2 게이트 제어신호에 응답하여 제2 게이트 신호를 출력하는 제2 게이트 구동부를 갖고, 상기 제2 게이트 신호, 제2 데이터 신호 및 제2 공통전압에 응답하여 제2 영상을 표시하는 제2 표시패널; 및
    상기 제1 및 제2 게이트 제어신호를 각각 상기 제1 및 제2 게이트 구동부로 제공하고, 상기 제1 데이터 신호 및 제1 공통전압을 상기 제1 표시패널로 제공하며, 상기 제2 데이터 신호 및 제2 공통전압을 상기 제2 표시패널로 제공하여, 상기 제1 및 제2 표시패널을 구동하는 구동칩; 및
    상기 제1 표시패널과 상기 제2 표시패널을 전기적으로 연결하는 연성회로기판을 포함하며,
    상기 제2 표시패널은 상기 제1 표시패널 및 상기 연성회로기판을 통해 상기 구동칩으로부터 상기 제2 데이터 신호, 상기 제2 게이트 제어신호 및 상기 제2 공통전압을 제공받는 것을 포함하는 것을 특징으로 하는 표시장치.
  2. 제1항에 있어서, 상기 구동칩은,
    제1 영상신호를 저장하는 메모리부;
    제2 영상신호 및 제어신호에 응답하여 상기 제1 및 제2 게이트 제어신호, 데이터 제어신호 및 상기 메모리부로부터 읽어온 상기 제1 영상신호를 출력하고, 상기 제2 영상신호를 상기 메모리부에 저장하는 제어부;
    상기 데이터 제어신호에 응답하여 상기 제1 및 제2 데이터 신호를 출력하는 데이터 구동부; 및
    전원전압에 응답하여 상기 제1 및 제2 공통전압을 출력하는 공통전압 발생부를 포함하는 것을 특징으로 하는 표시장치.
  3. 제2항에 있어서, 상기 제어부는 계조 제어신호를 더 출력하고,
    상기 구동칩은 상기 계조 제어신호에 응답하여, 상기 제1 및 제2 데이터 신호에 대응하는 계조 전압을 출력하여 상기 데이터 구동부로 제공하기 위한 계조 전압 발생부를 더 포함하는 것을 특징으로 하는 표시장치.
  4. 제1항에 있어서, 제1 표시패널은 상기 제1 게이트 신호를 수신하는 제1 게이트 라인 및 상기 제1 데이터 신호를 수신하는 제1 데이터 라인을 포함하고,
    상기 제2 표시패널은 상기 제2 게이트 신호를 수신하는 제2 게이트 라인 및 상기 제2 데이터 신호를 수신하는 제2 데이터 라인을 포함하는 것을 특징으로 하는 표시장치.
  5. 삭제
  6. 삭제
KR1020030070190A 2003-06-27 2003-10-09 표시장치 KR100965180B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020030070190A KR100965180B1 (ko) 2003-10-09 2003-10-09 표시장치
US10/873,607 US7385598B2 (en) 2003-06-27 2004-06-21 Driver for operating multiple display devices
PCT/KR2004/001522 WO2005001594A2 (en) 2003-06-27 2004-06-24 Driver for operating multiple display devices
CN2004800172271A CN1809864B (zh) 2003-06-27 2004-06-24 用于操作多显示装置的驱动器和电子装置
JP2006516942A JP2007521504A (ja) 2003-06-27 2004-06-24 表示装置
TW93118525A TWI382378B (zh) 2003-06-27 2004-06-25 用於操作多個顯示器裝置之驅動器
US12/119,988 US8928550B2 (en) 2003-06-27 2008-05-13 Driver for operating multiple display devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030070190A KR100965180B1 (ko) 2003-10-09 2003-10-09 표시장치

Publications (2)

Publication Number Publication Date
KR20050034307A KR20050034307A (ko) 2005-04-14
KR100965180B1 true KR100965180B1 (ko) 2010-06-24

Family

ID=37238208

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030070190A KR100965180B1 (ko) 2003-06-27 2003-10-09 표시장치

Country Status (1)

Country Link
KR (1) KR100965180B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100708686B1 (ko) * 2005-05-27 2007-04-17 삼성에스디아이 주식회사 평판표시장치
KR100742375B1 (ko) * 2005-09-16 2007-07-24 삼성에스디아이 주식회사 양면구동 유기전계발광장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11272221A (ja) * 1998-03-20 1999-10-08 Matsushita Electric Ind Co Ltd マイクロコンピュータ
KR20030053994A (ko) * 2001-12-24 2003-07-02 엘지.필립스 엘시디 주식회사 양면표시 액정표시장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11272221A (ja) * 1998-03-20 1999-10-08 Matsushita Electric Ind Co Ltd マイクロコンピュータ
KR20030053994A (ko) * 2001-12-24 2003-07-02 엘지.필립스 엘시디 주식회사 양면표시 액정표시장치

Also Published As

Publication number Publication date
KR20050034307A (ko) 2005-04-14

Similar Documents

Publication Publication Date Title
US10698515B2 (en) Touch display device having a gate off modulation voltage and method of driving the same
US7518600B2 (en) Connector and apparatus of driving liquid crystal display using the same
US8519926B2 (en) Liquid crystal display device and driving method thereof
KR101667046B1 (ko) 터치 센서 내장 표시장치
CN111192547B (zh) 可折叠显示器及其驱动方法
CN101276113B (zh) 电光装置及电子设备
KR20080025346A (ko) 반도체 집적 회로 및 휴대 단말 시스템
KR20060054811A (ko) 표시장치용 구동칩과, 이를 갖는 표시장치
KR20160029544A (ko) 디스플레이 드라이버 및 디스플레이 방법
KR101296862B1 (ko) 양방향 표시장치
US7133011B2 (en) Data driving circuit of liquid crystal display device
KR100965180B1 (ko) 표시장치
KR100947524B1 (ko) 표시장치
JP4516307B2 (ja) 液晶表示装置
KR100741904B1 (ko) 액정표시장치 및 그 구동방법
KR101715855B1 (ko) 액정표시장치의 타이밍 콘트롤러
KR100976983B1 (ko) 표시장치
KR101773190B1 (ko) 액정표시장치
KR100619161B1 (ko) 액정표시장치의 구동회로
KR100606957B1 (ko) 문자표시용 티에프티 엘시디 구동장치 및 문자표시티에프티 엘시디 구동방법
KR20080067515A (ko) 액정표시장치용 구동 회로 및 이를 구비한 액정표시장치
KR101047107B1 (ko) 액정 표시 장치의 데이터 전송 장치 및 방법
CN100369101C (zh) 液晶显示器的驱动电路
KR20070083126A (ko) 소스 구동 장치 및 이를 포함하는 표시 장치
KR20060013727A (ko) 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190529

Year of fee payment: 10