JP2007521504A - 表示装置 - Google Patents

Abstract

【課題】高解像度表示パネルを制御するための駆動チップが開示される。
【解決手段】駆動チップは、低解像度表示パネルに使用される従来の駆動チップより大きくない。駆動チップは、データ信号を表示パネルのデータラインにデータ信号を印加し、表示パネルの周辺領域に形成されたゲート駆動部にゲート制御信号を印加する。ゲート駆動部は、アモルファスシリコン薄膜トランジスタで構成されることができ、駆動チップのゲート制御信号に応答してゲート信号を発生させ、ゲートラインにゲート信号を印加する。駆動チップは、ほとんど同じサイズの従来駆動チップより多いゲートラインとデータラインを制御するので、多様なパネルを有する表示装置に容易に適用されることができる。多様なパネルが利用される時、パネルは同時に又は順次に走査されることができる。
【選択図】図３

Description

本発明は平板表示装置に係り、より詳細には、高解像度を具現することができる平板表示装置に関する。

この数年間、携帯電話が大衆性を獲得することによって、多様な携帯電話モデルが登場した。一番人気のあるモデルは、「折り畳み式携帯電話（ｆｌｉｐ ｐｈｏｎｅ）」と言われる折り畳まれる電話機である。典型的な折り畳み式携帯電話は、表示モジュール、コントロールモジュール、及び前記２個のモジュールを連結するヒンジ装置で構成され、電話を使用しない場合には、小さい形態に折り畳まれることができる。表示モジュールは、ユーザに情報を伝達するための使用され、コントロールモジュールは、ユーザの入力を受けるために使用される。

折り畳み式携帯電話は度々デュアルパネル形態で構成され、表示モジュールは複数の液晶表示パネルで構成される。即ち、２個の表示パネルで構成される表示モジュールにおいて、第１表示パネルは電話機が開く時にのみ見ることができ、第２表示パネルは電話機が折り畳まれている時にも露出されている。第２表示パネルは、第１表示パネルより小さく、制限された情報のみを表示する。第２表示パネルは、ユーザが電話機を開かなくても見るのを所望する情報（例えば、時間、メッセージアラート等）を表示する。

一般的に、第１表示パネル及び第２表示パネルは自身の駆動チップを有しているので、結果的に電話機当たり少なくとも２個の別のチップを具備する。このように、２個又はその以上の別のチップを使用するのは、回路設計の側面と製造費用の側面で経済的に不利である。このような経済的な非効率性を減少させるために、２個のパネルを全部駆動することができるチップを設計するために多くの研究が行われている。

図２０は、複数の表示パネルを制御するために設計された現在存在する駆動チップ５０の部分図である。図２０には、駆動チップ５０の第１エッジ５２に沿って配列された１２個のコンタクトパッド６０（ここでは、端子とも言われる）と、駆動チップ５０の第２エッジ５４に沿って配列された８個のコンタクトパッド６０が示されている。コンタクトパッド６０は３個のグループ、即ち、データコンタクトパッド６２、第１ゲートコンタクトパッド６４、及び第２ゲートコンタクトパッド６６に分類される。周知のとおり、コンタクトパッドの個数は表示パネルの解像度を決定するので、より多くのコンタクトパッドが存在するほど、解像度が高くなる。コンタクトパッドの個数を増加させて解像度を増加させることが好ましいが、コンタクトパッドの個数を増加させると、より大きい駆動チップが必要になるので、装置のサイズが大きくなる。コンタクトパッドは、所望する水準の信頼度と品質水準を確保するために必要最小限の距離だけ離隔されなければならないので、駆動チップ５０のサイズを増加させることなく、コンタクトパッドの個数のみを増加させることは望ましくない。このような限界のために、現在広く使用される駆動チップ５０は、低解像度表示装置にのみ使用されている。

従って、チップのサイズを増加させることなく、少なくとも一つの高解像度表示パネルを含む複数の表示パネルを制御することができる駆動チップが要求されている。

そこで、本発明は上記従来の表示パネルの駆動チップにおける問題点に鑑みてなされたものであって、本発明の目的は、高解像度を有する平板表示装置を提供することにある。

本発明の更に他の目的は、前記平板表示装置に使用される電子装置を提供することにある。

本発明の更に他の目的は、前記平板表示装置に装着される駆動チップを提供することにある。

本発明の更に他の目的は、前記平板表示装置のための表示パネル駆動チップを提供することにある。

上記目的を達成するためになされた本発明による電子装置は、複数の第１ゲートライン及び複数の第１データラインを有する第１表示領域と、前記第１表示領域に隣接した第１周辺領域と、複数の第２ゲートライン及び前記第１データラインと電気的に連結された複数の第２データラインを有する第２表示領域と、前記第２表示領域に隣接した第２周辺領域と、複数のゲート制御信号ＶＣＳを出力して複数のデータ信号を前記各々のデータラインに提供する駆動チップと、前記第１周辺領域に具備され、前記ゲート制御信号ＶＣＳに応答して前記第１ゲートラインに第１ゲート信号を提供する第１ゲート駆動部と、前記第２周辺領域に具備され、前記ゲート制御信号ＶＣＳに応答して前記第２ゲートラインに第２ゲート信号を提供する第２ゲート駆動部とを有することを特徴とする。

また、上記目的を達成するためになされた本発明による電子装置は、複数の第１ゲートライン及び複数の第１データラインを有する第１表示領域と、前記第１表示領域に隣接した第１周辺領域と、複数の第２ゲートライン及び前記第１データラインと電気的に連結された複数の第２データラインを有する第２表示領域と、前記第２表示領域に隣接した第２周辺領域と、複数のゲート制御信号を出力して複数のデータ信号を前記各々のデータラインに提供して、ゲート信号を前記第２ゲートラインに伝送する内部ゲート駆動部を含む駆動チップと、前記第１周辺領域に具備され、前記ゲート制御信号に応答して前記第１ゲートラインに第１ゲート信号を提供する外部ゲート駆動部とを有することを特徴とする。

上記目的を達成するためになされた本発明による駆動チップセットは、表示パネルを有する電子装置に使用されるための駆動チップセットにおいて、入力データ信号及び入力制御信号を受信する入力端子、該入力端子に連結され前記入力データ信号をデータ信号に変換して、前記入力制御信号をデータ制御信号ＨＣＳ、第１ゲート制御信号ＶＣＳ１、及び第２ゲート制御信号ＶＣＳ２に変換する制御部、及び該制御部と連結され前記データ信号を伝送するデータ信号出力端子を有する集積回路チップと、前記集積回路チップから分離され、集積回路チップの前記第１ゲート制御信号ＶＣＳ１に応答して第１ゲート信号を第１表示パネルに印加する第１ゲート駆動部と、前記集積回路チップ及び前記第１ゲート駆動部から分離され、集積回路チップの前記第２ゲート制御信号に応答して第２ゲート信号を第２表示パネルに印加する第２ゲート駆動部とを有することを特徴とする。

上記目的を達成するためになされた本発明による駆動チップは、第１表示パネル及び第２表示パネルを含む表示装置用駆動チップにおいて、入力信号を受信するための入力端子を有する第１端部と、前記第１表示パネルに具備された第１ゲート駆動部に出力するためのデータ信号出力端子及びゲート制御信号出力端子を有する第２端部と、前記第２表示パネルに具備された第２ゲート駆動部に出力するためのデータ信号出力端子及びゲート制御信号出力端子を有する第３端部と、第２駆動部に出力するためのゲート制御信号出力端子を有する第４端部とを有する長方形表面を具備することを特徴とする。

上記目的を達成するためになされた本発明による表示パネル駆動チップは、第１端部、第２端部、第３端部、及び第４端部を有する長方形表面を具備する表示パネル駆動チップにおいて、入力信号を受信するための入力端子を有する第１端部と、データ信号出力端子を有する第２端部と、データ信号出力端子及び第１ゲート制御信号出力端子を有する第３端部と、データ信号出力端子及び第２ゲート制御信号出力端子を有する第４端部とを有し、前記第１ゲート制御信号出力端子及び前記第２ゲート制御信号出力端子は、信号を異なるゲート駆動部に伝送することを特徴とする。

また、上記目的を達成するためになされた本発明による表示パネル駆動チップは、４個の端部を有する長方形表面を具備する表示パネル駆動チップにおいて、入力信号を受信するための入力端子を有する一つの端部と、データ信号出力端子のみを有する２個の端部と、データ信号出力端子及びゲート制御信号出力端子を有する一つの端部とを有し、ゲート制御信号出力端子は、２個の分離された表示パネルに対して制御信号を出力することを特徴とする。

また、さらに、上記目的を達成するためになされた本発明による電子装置は、複数の第１ゲートライン及び複数の第１データラインを有する第１表示領域と、前記第１表示領域と同一平面上に具備された第１周辺領域と、前記第１周辺領域に形成され、前記第１ゲートラインにゲート信号を提供する第１ゲート駆動部と、複数の第２ゲートライン及び前記第１データラインと電気的に連結され前記第１データラインからデータ信号を受信する複数の第２データラインを有する第２表示領域と、前記第２表示領域と同一平面上に具備された第２周辺領域と、前記第２周辺領域に形成され、前記第２ゲートラインにゲート信号を提供する第２ゲート駆動部と、前記第１及び第２ゲート駆動部から離隔され、ゲート制御信号を前記第１ゲート駆動部に伝送し、データ信号を前記第１データラインに伝送する集積回路駆動チップとを有することを特徴とする。

本発明は、駆動チップのサイズを大幅増加させなくても、高解像度表示装置を製造することができる方法を提供する。本発明の一特徴による電子装置は、複数のゲートライン及び複数のデータラインを有する表示領域、前記表示領域を取り囲む周辺領域、前記表示領域に形成されゲート信号を前記ゲートラインに提供するゲート駆動部、及び前記ゲート駆動部から離隔された駆動チップを含む。前記駆動チップは、前記ゲート駆動部に対して複数のゲート制御信号を発生させる。又、前記駆動チップは、前記データラインに対してデータ信号を発生させる。

本発明の他の特徴による表示パネルを有する電子装置に使用される駆動チップセットは、集積回路チップ及び前記集積回路チップ外部の駆動部を含む。前記集積回路チップは、入力データ信号及び入力制御信号を受信する入力端子、前記入力端子に連結され前記入力データ信号をデータ信号に変換して、前記入力制御信号をゲート制御信号に変換する制御部、前記制御部に連結され前記データ信号を伝送する複数のデータ信号出力端子を含む。前記ゲート駆動部は、前記駆動チップの前記ゲート制御信号に応答してゲート信号をゲートラインに印加する。

本発明は長方形平面を有する表示パネル駆動チップを更に含む。前記表示パネル駆動チップは、ＣＰＵから入力信号を受信して、データライン、第１表示パネル用第１ゲートラインセット、及び第２表示パネル用第２ゲートラインセットに信号を出力する。

更に他の特徴として、本発明は高解像度表示パネルのデータライン及びゲートラインを収容するように、駆動チップの長方形平面上に入力端子及び出力端子の所定配置を含む。

本発明に係る駆動チップによれば、サイズを増加させることなく、高解像度の表示パネルを制御する。駆動チップは、ゲート駆動機能を表示パネルの周辺領域にフリップフロップ形態に形成されたゲート駆動部に移転させて、相当数のゲートラインとデータラインを作動させる。本発明による駆動チップは、クロック信号ＣＫ、ＣＫＢとスタート信号ＳＴをゲート駆動部に送るが、ゲートラインにゲート信号を印加しない。このような駆動チップのゲート駆動機能の制限によってゲート駆動に必要な端子の数が減少され、チップのサイズに関係なく、より多くのデータラインを使用することができるという効果がある。

次に、本発明に係る表示装置を実施するための最良の形態の具体例を図面を参照しながら説明する。詳細にはデュアル表示パネル携帯電話の実施例が記述される。しかし、ここで提供される実施例は、一つの選択された実施例に過ぎなく、発明の範囲がここに記述された応用や実施例に限定されない。例えば、本発明は少なくとも一つの表示パネルを含む装置や用途に適用されることができる。

典型的な駆動チップは、ＣＰＵから信号を受けるための入力端子とゲートライン及びデータラインを駆動するための出力パッドを含む。表示解像度が高くなるほど、ゲートライン及びデータラインの数も増加し、駆動チップ上に形成されるより多い端子を必要とする。与えられたサイズのチップに収容される端子の数には限界があるため、チップサイズの限界は本質的に表示パネルの解像度の限界を発生させる。

表示装置の周辺領域にあるゲート駆動部は、表示パネルに集積化された非晶質シリコン薄膜トランジスタで製作される。非晶質シリコン薄膜トランジスタを利用するＬＣＤ装置に関するより詳細なものは、２００３年１２月４日出版されたＵ．Ｓ公開番号２００３／０２２２３１１に開示されており、ここの全ての内容は参考資料として使用された。

図１は、本発明の一実施形態によるデュアル液晶表示装置を有する携帯電話を示す斜視図である。

図１を参照すると、本発明の一実施形態による電子装置６００は、制御モジュール４００に連結された表示モジュール１００を含む。表示モジュール１００は、電源供給部５００から電源の供給を受ける。情報を表示する表示モジュール１００は、第１表示パネル２００及び主要情報を表示する第２表示パネル３００で構成される。前述したように、第１表示パネル２００は、図１に示すように、電子装置６００が開いている時にのみ見ることができる。反面、第２表示パネル３００は、電話機が閉まっているか、折り畳まれている時にも見ることができる。電源供給部５００は、制御モジュール４００に着脱式に付着されており、電源供給装置の形状には制限がない。

制御モジュール４００は、ユーザが情報を入力するためのキー入力部４１０を有する。制御モジュール４００は、ユーザの入力に応答して信号を発生させ、信号を第１表示パネル２００に提供する。第１表示パネル２００は、ユーザの入力を反映した画像を表示する。

通常、第１表示パネル２００は主情報を表示し、第２表示パネル３００は時間や日付のような待機情報のみを表示する。「待機情報」とは、ユーザの入力と関係なく表示される情報を言う。このような２個のパネルの用途差異のために、第１表示パネル２００が第２表示パネル３００より大きく、より高い解像度を有する。例えば、第１表示パネル２００の解像度は、１２８×１６０で、第２表示パネル３００の解像度は９６×６４である。

図２は、本発明の一実施形態による電子装置６００の制御構成に関するブロック図である。より詳細には、電子装置６００は、第１表示パネル２００、第２表示パネル３００、及び２個の表示パネルを駆動するための駆動部（駆動チップ）２３０で構成される。駆動部（駆動チップ）２３０は、ＣＰＵ１００から固有データ信号Ｏ−ＤＡＴＡと固有制御信号ＯＣＳを受ける。固有データ信号Ｏ−ＤＡＴＡは、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）に対するデータ信号を含む。固有制御信号ＯＣＳは、垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、及びメインクロック信号ＭＣＬＫを含む。

駆動部（駆動チップ）２３０は、固有データ信号Ｏ−ＤＡＴＡ及び固有制御信号ＯＣＳに応答して、第１及び第２表示パネル２００、３００を駆動するための多様な信号を出力する。より詳細には、駆動部（駆動チップ）２３０は、固有データ信号Ｏ−ＤＡＴＡ及び固有制御信号ＯＣＳを第１データ信号Ｍ−ＤＡＴＡ、第２データ信号Ｓ−ＤＡＴＡ、第１及び第２垂直制御信号ＶＣＳ_１、ＶＣＳ_２、そして第１及び第２共通電圧Ｖ_ｃｏｍ１、Ｖ_ｃｏｍ２に変換する。これらの信号は、選択的に第１表示パネル２００及び第２表示パネル３００に伝送される。

第１表示パネル２００は、駆動部（駆動チップ）２３０から第１データ信号Ｍ−ＤＡＴＡ及び第２データ信号Ｓ−ＤＡＴＡを受ける。又、第１表示パネル２００は、駆動部（駆動チップ）２３０から第１及び第２垂直制御信号を受ける。第１表示パネル２００は、第１データ信号Ｍ−ＤＡＴＡによって情報を表示するが、第２データ信号Ｓ−ＤＡＴＡは画像に表示されず、第２表示パネル３００に伝送される。第２表示パネル３００は、第２データ信号Ｓ−ＤＡＴＡに対応する画像を表示する。

同様に、第１表示パネル２００は、第１垂直制御信号ＶＣＳ_１と第１共通電圧Ｖ_ｃｏｍ１をフィルタリングして除去して、第２垂直制御信号ＶＣＳ_２と第２共通電圧Ｖ_ｃｏｍ２のみを第２表示パネル３００に通過させる。

第１ゲート駆動部（図３、図５、図１１、及び図１６における符号２４０）が第１表示パネル２００に形成され、第２ゲート駆動部（図３、図８、図１１、及び図１６における符号３１０）が第２表示パネル３００に形成される。第１ゲート駆動部２４０は、駆動部（駆動チップ）２３０から第１ゲート制御信号ＶＣＳ_１を受けて、第１ゲート制御信号ＶＣＳ_１に応答して第１ゲート信号を出力する。同様に、第２ゲート駆動部３１０は、駆動部（駆動チップ）２３０から第２ゲート制御信号ＶＣＳ_２を受け、第２ゲート制御信号ＶＣＳ_２に応答して第２ゲート信号を出力する。このような第１及び第２ゲート信号は、第１及び第２表示パネル２００、３００に形成されたゲートラインにそれぞれ印加される。又、駆動部（駆動チップ）２３０から出力された第１及び第２共通電圧Ｖ_ｃｏｍ１、Ｖ_ｃｏｍ２は、第１及び第２表示パネル２００、３００にそれぞれ印加される。

ここで使用される「ゲート制御信号」は、時々垂直制御信号を示すものとして使用される。ゲート制御信号は、スタート信号ＳＴ、第１クロック信号ＣＫ、及び第２クロック信号ＣＫＢを含む。第１クロック信号及び第２クロック信号は、入力信号ＯＣＳに属するメインクロック信号に基づいて発生する。ゲート駆動部は、ゲート制御信号に応答してクロック信号によってゲート信号を発生させる。ここで使用される「データ制御信号」は、時々「水平制御信号」を示すものとして使用され、データラインを制御する。

図２に図示した構成によって本発明は、駆動部（駆動チップ）２３０が典型的な駆動チップより多くのゲートラインとデータラインを駆動することができる。又、図２の構成は表示パネルの周辺部に形成された一つ以上のゲート駆動部を含む。駆動部（駆動チップ）２３０は、ゲート制御信号を通じてゲート駆動部を制御する。駆動部（駆動チップ）２３０は、チップのサイズを増加させることなく、高解像度を表示することができるので、サイズが重要な特徴となる製品に有用である。例えば、典型的な駆動チップのサイズを有する駆動部（駆動チップ）２３０は、１７６×２２０の解像度を有する第１表示パネル２００と９６×６４（又は、６４×９６）の解像度を有する第２表示パネルで構成された携帯電話に使用されることができる。

駆動部（駆動チップ）２３０に対する多様な実施例が可能であり、このうちの一部は、ここに図示する。明確な関係のため、互いに異なる実施例に使用される構成要素の符号の後にはアルファベット指示字が添付され記述される。駆動部（駆動チップ）２３０の４つの実施例は、駆動部（駆動チップ）２３０ａ、２３０ｂ、２３０ｃ、２３０ｄとして言及される。

図３は、電子装置６００ａの概略図である。図示したように、主表示パネル２００ａは、第１周辺領域によって取り囲まれた第１表示領域ＤＡ１を含む。第１周辺領域は、第１サブ領域ＳＡ１、第２サブ領域ＳＡ２、第３サブ領域ＳＡ３、及び第４サブ領域ＳＡ４で構成される。第１表示領域ＤＡ１は、第１印刷回路基板２５０を含むＣＰＵ１００（図２に図示）及び第２印刷回路基板３５０ａを含む第２表示領域と結合する。第２周辺領域は第２表示領域ＤＡ２を取り囲み、第２周辺領域は第５サブ領域ＳＡ５及び第６サブ領域ＳＡ６で構成される。

第１表示領域ＤＡ１は、図示したように、ＧＬ_１−１からＧＬ_１−ｎのｎ個の第１ゲートライン、及びＤＬ_１−１からＤＬ_１−ｍのｍ個の第１データラインを含む。第１ゲートラインは第１方向に延長され、第１データラインは第１方向と垂直である第２方向に延長される。

第２表示領域ＤＡ２は、図示したように、ＧＬ_２−１からＧＬ_２−ｉのｉ個の第２ゲートライン、及びＤＬ_２−１からＤＬ_２−ｊのｊ個の第２データラインを含む。第２ゲートラインは第３方向に延長され、第２データラインは第３方向と垂直である第４方向に延長される。

主表示パネル２００ａは第２表示パネル３００ａより大きく、第１表示領域ＤＡ１は第２表示領域ＤＡ２より大きい。第１表示領域ＤＡ１は、第２表示領域ＤＡ２より高い解像度を有する。従って、ゲートライン及びデータラインの数は一般的に次のようである。
＊）ｉ≦ｎ
＊）ｊ≦ｍ
（ｎ、ｍ、ｉ、ｊは２以上の自然数である。）

主表示パネル２００及び第２表示パネル３００を駆動するための駆動部（駆動チップ）２３０ａは、第１サブ領域ＳＡ１に実装される。第１印刷回路基板（第１フレキシブル回路基板）２５０は、駆動部（駆動チップ）２３０ａに電気的に連結されており、ＣＰＵ１００からの原始画像信号Ｏ−ＤＡＴＡ及び原始制御信号ＯＣＳを駆動部２３０ａに伝送する。

第１ゲート駆動部２４０ａは、第１周辺領域に形成される。特に、図示した実施形態において、第２サブ領域ＳＡ２に形成された第１ゲート駆動部２４０ａは、駆動部（駆動チップ）２３０ａからの信号を受信し、第１ゲート信号を第１ゲートライン（ＧＬ_１−１〜ＧＬ_１−ｎ）に分配するように設定される。第２ゲート駆動部３１０ａは、第２周辺領域に形成される。第６サブ領域に形成された第２ゲート駆動部３１０ａは駆動部（駆動チップ）２３０ａから信号を受信して、第２ゲート信号を第２ゲートライン（ＧＬ_２−１〜ＧＬ_２−ｉ）に分配するように設定される。

図４は、図３に図示した駆動部（駆動チップ）２３０ａのブロック図である。図示したように、駆動部（駆動チップ）２３０ａは、制御部２３１ａ、メモリ部２３２ａ、データ駆動部２３３ａ、階調電圧発生部２３５ａ、及び電圧発生部２３６ａを含む。制御部２３１ａは、ＣＰＵ１００からの原始画像信号Ｏ−ＤＡＴＡ及び原始制御信号ＯＣＳを受信して、受信した信号をメモリ部２３２ａに伝達する。メモリ部２３０ａは、原始画像信号Ｏ−ＤＡＴＡ（ＷＲＩＴＥ ＤＡＴＡ）を保存する。その後、制御部２３１ａは、制御信号ＯＣＳ（ＲＥＡＤ ＤＡＴＡ）に応答して、メモリ部２３２ａから第１及び第２データ信号（Ｍ−ＤＡＴＡ、Ｓ−ＤＡＴＡ）を読み込む。

制御部２３１ａは、メモリ部２３２ａから読み込まれた第１及び第２データ信号（Ｍ−ＤＡＴＡ、Ｓ−ＤＡＴＡ）を出力する。制御部２３１ａは、データ駆動部２３３ａにデータ制御信号ＨＣＳを出力し、ゲート駆動部２４０ａ、３１０ａに第１及び第２ゲート駆動信号ＶＣＳ_１、ＶＣＳ_２を出力する。図４に図示していないが、制御部２３１ａは、クロック信号ＣＫ、ＣＫＢを発生するタイミングコントローラを含む。制御部２３１ａは、階調電圧発生部２３５ａに階調制御信号ＧＣＳを出力する。

階調電圧発生部２３５ａは、制御部２３１ａから供給された階調制御信号ＧＣＳに応答して階調電圧Ｖｇを出力する。データ駆動部２３３ａは、制御部２３１ａから供給された第１及び第２データ信号（Ｍ−ＤＡＴＡ、Ｓ−ＤＡＴＡ）のビット数に対応する階調電圧Ｖｇを必要とする。例えば、第１データ信号Ｍ−ＤＡＴＡ又は第２データ信号Ｓ−ＤＡＴＡが６ビットに対応する時、階調電圧発生部２３５ａは、６４（＝２^６）階調電圧Ｖｇを発生させる。データ駆動部２３３ａは階調電圧Ｖｇを利用して、データ制御信号ＨＣＳに応答して第１データ信号Ｍ−ＤＡＴＡ又は第２データ信号Ｓ−ＤＡＴＡを出力する。

電圧発生部２３６ａは、外部装置からソース電圧Ｖｐを受ける。電圧発生部２３６ａは、ソース電圧Ｖｐを調節して、第１及び第２共通電圧Ｖ_ｃｏｍ１、Ｖ_ｃｏｍ２を出力する。共通電圧Ｖ_ｃｏｍ１、Ｖ_ｃｏｍ２は、第１及び第２パネル２００、３００に伝送される。電圧発生部２３６ａは、制御部２３１ａを駆動するための第１駆動電圧、データ駆動部２３３ａを駆動するための第２駆動電圧、第１ゲート駆動部２４０ａを駆動するための第３駆動電圧及び第２ゲート駆動部３１０ａを駆動するための第４駆動電圧を出力することができる。

図３を更に参照すると、第１周辺領域の第２サブ領域ＳＡ２に形成された第１ゲート駆動部２４０ａは、駆動部（駆動チップ）２３０ａからの第１垂直制御信号ＶＣＳ_１に応答して、第１ゲート信号を第１ゲートライン（ＧＬ_１−１〜ＧＬ_１−ｎ）に印加する。同様に、第２周辺領域の第６サブ領域ＳＡ６に形成された第２ゲート駆動部３１０ａは、駆動部（駆動チップ）２３０ａからの第２垂直制御信号ＶＣＳ_２に応答して、第２ゲート信号を第２ゲートライン（ＧＬ_２−１〜ＧＬ_２−ｉ）に印加する。

第２印刷回路基板（第２フレキシブル印刷回路基板）３５０ａは、第１表示パネル２００と第２表示パネル３００を電気的に連結する。第２印刷回路基板（第２フレキシブル印刷回路基板）３５０ａの第１端部は、第１表示パネル２００の第４サブ領域ＳＡ４に付着されており、第２印刷回路基板（第２フレキシブル印刷回路基板）３５０ａの第２端部は、第２表示パネル３００の第５サブ領域ＳＡ５に付着されている。第２印刷回路基板（第２フレキシブル印刷回路基板）３５０ａは、ＤＬ_１−１〜ＤＬ_１−ｊ（第１データラインＤＬ_１−１〜ＤＬ_１−ｍのサブグループ）を第２データライン（ＤＬ_２−１〜ＤＬ_２−ｊ）に電気的に連結するための連結ライン（ＣＬ_１−１〜ＣＬ_１−ｊ）を含む。

駆動部（駆動チップ）２３０ａが第１表示パネル２００に直接的、物理的に付着されている時にも、第２印刷回路基板（第２フレキシブル印刷回路基板）３５０ａは、駆動部（駆動チップ）２３０ａが継続する第１及び第２表示パネル２００、３００に電気的に連結されるようにする。第２データ信号Ｓ−ＤＡＴＡは、第１データライン（ＤＬ_１−１〜ＤＬ_１−ｊ）及び連結ライン（ＣＬ_１−１〜ＣＬ_１−ｊ）を経由して、第２表示パネル３００の第２データライン（ＤＬ_２−１〜ＤＬ_２−ｊ）に伝送される。同様に、駆動部（駆動チップ）２３０ａから出力された第２垂直制御信号ＶＣＳ_２及び第２共通電圧Ｖ_ｃｏｍ２は、第１表示パネル２００及び第２印刷回路基板（第２フレキシブル印刷回路基板）３５０を経由して第２表示パネル３００に伝送される。

駆動部（駆動チップ）２３０ａは、入力端子、信号出力端子３セットを含む。駆動部（駆動チップ）２３０ａは、入力端子を通じて原始画像信号Ｏ−ＤＡＴＡ及び原始制御信号ＯＣＳを受信する。第１出力端子セットはデータライン信号を伝送するためのもので、第２出力端子セットは第１ゲート信号を伝送するためのもので、第３出力端子セットは第２ゲート信号を伝送するためのものである。駆動部（駆動チップ）２３０ａは、又、電圧Ｖ_ｃｏｍ１、Ｖ_ｃｏｍ２出力端子を含む。各出力端子セットは、チップ表面に位置する少なくとも一つのコンタクトパッドを含む。

図示したように、一つの駆動部（駆動チップ）２３０ａは、電子装置６００ａ内の第１表示パネル２００及び第２表示パネル３００を全部駆動する。駆動部（駆動チップ）２３０ａの外部にゲート駆動回路を移動することによって、駆動部（駆動チップ）２３０ａは、データ駆動機能をしなくても良い。表示パネルの周辺領域は、いかなる電気的連結にも使用されないので、駆動部（駆動チップ）２３０ａの駆動回路が除去された空間は、その内に第１及び第２ゲート駆動部２４０ａ、３１０ａを形成するのに使用される。ゲート駆動チップから周辺領域にゲート駆動回路を移動する全般的な効果は、空間効率側面で高解像度を有する表示パネルを駆動することができることにある。

図５乃至図１０は、駆動部２３０（ここでは、駆動部２３０ｂと言う）の第１の実施例を含む電子装置６００に関連される。上述で説明された構成要素と同一、類似な構成要素には同じ符号を付与する。しかし、アルファベット「ｂ」は実施例を明瞭にするために、この実施例の前記構成要素を示す。階調電圧発生部２３５及び電圧発生部２３６は、説明を明瞭にするために図８において省略された。

駆動部（駆動チップ）２３０ｂは、３個の出力端子を含む。しかし、駆動部（駆動チップ）２３０ａの外部に位置する２個のゲート駆動部２４０ａ、３１０ａを含む駆動部（駆動チップ）２３０ａと異なり、ゲート駆動部の一部のみが駆動部（駆動チップ）２３０ｂの外部にある。電子装置６００ｂは、第１周辺領域に形成された第１ゲート駆動部２４０ｂ、及び駆動部（駆動チップ）２３０ｂに集積された第２ゲート駆動部２４３ｂを含む。

図５は、駆動部（駆動チップ）２３０ｂによって駆動される第１及び第２表示パネル２００ｂ、３００ｂの概略図である。前述した実施形態のように、第１表示パネル２００ｂは、第１ゲートライン（ＧＬ_１−１〜ＧＬ_１−ｎ）及び第１データライン（ＤＬ_１−１〜ＤＬ_１−ｍ）を含む。駆動部（駆動チップ）２３０ｂは、ＣＰＵ１００からの信号を第１印刷回路基板２５０を経由し受信して、第１データライン（ＤＬ_１−１〜ＤＬ_１−ｍ）のための他のデータライン信号を出力する。ゲートライン（ＧＬ_１−１〜ＧＬ_１−ｎ）のために、駆動部（駆動チップ）２３０ｂはゲートライン信号を第１ゲート駆動部２４０ｂに伝送し、その後、信号をゲートライン（ＧＬ_１−１〜ＧＬ_１−ｎ）に分配する。

又、第２表示パネル３００ｂは、駆動部（駆動チップ）２３０ｂによって駆動される。
第１データラインのサブグループ（即ち、ＤＬ_１−１〜ＤＬ_１−ｊ）は、第２印刷回路基板（第２フレキシブル印刷回路基板）３５０ｂ内の連結ライン（ＣＬ_１−１〜ＣＬ_１−ｊ）を通じて第２データライン（ＤＬ_２−１〜ＤＬ_２−ｊ）に電気的に結合される。信号は、第２印刷回路基板（第２フレキシブル印刷回路基板）３５０ｂを横切る第３サブ領域ＳＡ３及び第６サブ領域ＳＡ６による経路を通じて駆動部（駆動チップ）２３０ｂから第２ゲートライン（ＧＬ_２−１〜ＧＬ_２−１）に伝送される。第６サブ領域ＳＡ６で、信号は第２ゲートライン（ＧＬ_２−１〜ＧＬ_２−ｉ）にそれぞれ結合された第２連結ライン（ＣＬ_２−１〜ＣＬ_２−ｊ）間に分配される。

図６は、第１の実施例による第１ゲート駆動部２４０ｂの概略図である。第１ゲート駆動部２４０ｂは、第１ゲートライン（ＧＬ_１−１〜ＧＬ_１−ｎ）に電気的に連結され、第１ゲートライン（ＧＬ_１−１〜ＧＬ_１−ｎ）に第１ゲート信号を連続的に供給する。第１ゲート駆動部２４０ｂは、互いに電気的に連結されたｎ＋１個のステージ（段）（ＳＲＣ_１〜ＳＲＣ_ｎ＋１）を有するシフトレジスタを含む。各ステージ（段）は、入力端子ＩＮ、出力端子ＯＵＴ、及び制御端子ＣＴを含む。任意のステージ（段）の出力端子ＯＵＴは、前ステージ（前段）の制御端子ＣＴ及び次ステージ（次段）の入力端子ＩＮに電気的に連結されている。

第１スタート信号ＳＴ１は第１ステージ（段）ＳＲＣ_１に印加される。第１ゲート駆動部２４０ｂは、スタート信号外に、第１クロック信号ＣＫ１、第２クロック信号ＣＫＢ１、接地電圧Ｖｓｓ、及び電源電圧Ｖ_ＤＤを受信する。第２クロック信号ＣＫＢ１の相（ｐｈａｓｅ）は第１クロック信号ＣＫ１の相の逆である。

奇数番号ステージ（段）（ＳＲＣ_１、ＳＲＣ_３、…、ＳＲＣ_ｎ＋１）は第１クロック信号ＣＫ１を受信する。偶数番号ステージ（段）（ＳＲＣ_２、ＳＲＣ_４、…、ＳＲＣ_ｎ）は第２クロック信号ＣＫＢ１を受信する。第１スタート信号ＳＴ１が第１ステージ（段）ＳＣＲ１に印加される時、第１ステージ（段）ＳＲＣ_１は、第１ゲート信号として第１クロック信号を出力する。第２ステージ（段）ＳＲＣ_２は、第１ゲート信号を受信すると同時に第２ゲート信号として第２クロック信号ＣＫＢ１を出力する。

図７は、第１駆動部２４０ｂの可能な遂行を説明する回路図である。

図８は、駆動部（駆動チップ）２３０ｂのブロック図である。駆動部（駆動チップ）２３０ｂは、制御部２３１ｂ、メモリ部２３２ｂ、及び第２ゲート駆動部２１４ｂを含む。
その外、駆動部（駆動チップ）２３０ｂは、駆動チップに集積された第２ゲート駆動部２３４ｂを含む。駆動部（駆動チップ）２３０ｂは、入力端子ＩＮを経由して、原始画像信号Ｏ−ＤＡＴＡ及び原始制御信号ＯＣＳを受信する。原始画像信号Ｏ−ＤＡＴＡは、レッド、グリーン、ブルーピクセルのためのデータを含む。原始制御信号ＯＣＳは、垂直同期信号、水平同期信号、及びメインクロックを含む。

上述したように、駆動部（駆動チップ）２３０ｂは、データ信号出力端子（ＯＴ_１−１〜ＯＴ_１−ｍ）、第１ゲート制御信号出力端子ＯＴ_２、及び第２ゲート制御信号出力端子（ＯＴ_３−１〜ＯＴ_３−ｉ）で構成された３個の出力端子セットを含む。

駆動部（駆動チップ）２３０ｂは、第１端部ＥＰ１、第２端部ＥＰ２、第３端部ＥＰ３、及び第４端部ＥＰ４の４個の端部を有する長方形チップである。各端部にあるコンタクトパッドは、端部を定義するエッジに沿って配列される。第１及び第２端部ＥＰ１、ＥＰ２付近のエッジは互いに平行で、第３及び第４端部ＥＰ３、ＥＰ４付近のエッジは互いに平行である。図示したように、入力端子ＩＮは第１端部ＥＰ１付近に位置する。データ信号出力端子（ＯＴ_１−１〜ＯＴ_１−ｍ）は第２端部ＥＰ２付近に位置する。第１ゲート制御信号出力端子ＯＴ_２は第３端部ＥＰ３付近に位置し、第２ゲート制御信号出力端子ＯＴ_３は第４端部ＥＰ４付近に位置する。

制御部２３１ｂは、原始画像信号Ｏ−ＤＡＴＡをメモリ部２３２ｂに供給し、メモリ部２３２ｂは、原始画像信号Ｏ−ＤＡＴＡを保存する。上述したように、原始画像信号Ｏ−ＤＡＴＡは、第１データ信号Ｍ−ＤＡＴＡ及び第２データ信号Ｓ−ＤＡＴＡを含む。入力の制御部２３１ｂは、原始制御信号ＯＣＳに応答してメモリ部２３２ｂに保存された第１及び第２データ信号（Ｍ−ＤＡＴＡ、Ｓ−ＤＡＴＡ）を読み込み、前記信号をデータ駆動部２３３ｂに伝送する。データ駆動部２３３ｂが第１及び第２データ信号（Ｍ−ＤＡＴＡ、Ｓ−ＤＡＴＡ）を伝送する時期を知るために、制御部２３１ｂはデータ駆動部２３３ｂを制御する水平制御信号ＨＣＳを出力する。その外、制御部２３１ｂは、第１ゲート駆動部２４０ｂを制御する第１ゲート制御信号ＶＣＳ_１及び第２ゲート駆動部２３４ｂを制御する第２ゲート制御信号ＶＣＳ_２を出力する。

データ駆動部２３３ｂは、制御部２３１ｂから受信されたデータ制御信号ＨＣＳに応答して、第１データ信号Ｍ−ＤＡＴＡ及び第２データ信号Ｓ−ＤＡＴＡをデータ信号出力端子（ＯＴ_１−１〜ＯＴ_１−ｍ）のセットに供給する。

図９及び図１０は、図５の「Ａ」及び「Ｂ」部分の拡大図である。図９に示すように、データ信号出力端子（ＯＴ_１−１〜ＯＴ_１−ｍ）の第１グループは第２端部ＥＰ２に配置され、データ信号出力端子の第２グループは第３端部ＥＰ３に配置される。図５及び図８に示すように、データ信号出力端子（ＯＴ_１−１〜ＯＴ_１−ｍ）は、第１サブ領域ＳＡ１で第１データライン（ＤＬ_１−１〜ＤＬ_１−ｊ）に電気的に連結される。第１データライン（ＤＬ_１−１〜ＤＬ_１−ｊ）のサブグループは、第１連結ライン（ＣＬ_１−１〜ＣＬ_１−ｊ）を経由して、第２データライン（ＤＬ_２−１〜ＤＬ_２−ｊ）に電気的に連結される。より詳細に説明すると、第１連結ライン（ＣＬ_１−１〜ＣＬ_１−ｊ）は、第４サブ領域ＳＡ４で第１データライン（ＤＬ_１−１〜ＤＬ_１−ｊ）に電気的に連結され、第５サブ領域ＳＡ５で第２データライン（ＤＬ_２−１〜ＤＬ_２−ｊ）に電気的に連結される。

従って、データ駆動部２３３ｂから出力された第１データ信号Ｍ−ＤＡＴＡは、第１データライン（ＤＬ_１−１〜ＤＬ_１−ｍ）に印加される。第２データ信号Ｓ−ＤＡＴＡは、第１連結ライン（ＣＬ_１−１〜ＣＬ_１−ｊ）を経由して、第２データライン（ＤＬ_２−１〜ＤＬ_２−ｊ）に印加される。

図９に図示したように、駆動部（駆動チップ）２３０ｂは、第１ゲート制御信号ＶＣＳ１を出力するための第１ゲート制御信号出力端子ＯＴ_２を更に含む。特定実施例では、ただ一つの第１ゲート制御信号出力端子がある。第１ゲート制御信号出力端子ＯＴ２は、駆動部（駆動チップ）２３０ｂの第３端部ＥＰ３に配置される。

図５及び図８を参照すると、第２ゲート制御信号出力端子（ＯＴ_３−１〜ＯＴ_３−ｉ）は第２連結ライン（ＣＬ_２−１〜ＣＬ_２−ｉ）に電気的に結合され、第２連結ライン（ＣＬ_２−１〜ＣＬ_２−ｉ）は第３周辺領域ＳＡ３及び第２印刷回路基板（第２フレキシブル回路基板）３５０ｂから延長され第２ゲートライン（ＧＬ_２−１〜ＧＬ_２−ｉ）と結合する。従って、第２ゲート制御信号出力端子（ＯＴ_３−１〜ＯＴ_３−ｉ）を通じて出力された第２ゲート制御信号は、第２表示領域ＤＡ２に具備された第２ゲートライン（ＧＬ_２−１〜ＧＬ_２−ｉ）に提供される。

この実施例において、第２ゲート駆動部２３４ｂは駆動部（駆動チップ）２３０ｂ内に装着され、第２ゲートライン（ＧＬ_２−１〜ＧＬ_２−ｉ）の数と第２ゲート制御信号出力端子（ＯＴ_３−１〜ＯＴ_３−ｉ）の数を同様にする。しかし、第１ゲート駆動部２４０ｂが第１周辺領域内に位置するので、第１ディスプレイ領域（ｎ）内にあるゲートラインの数より出力端子ＯＴ_２の数が少ない。従って、データ信号出力端子の数を増加させることができ、駆動部（駆動チップ）２３０ｂの数を増加させることなく、解像度を向上させることができる。特定な実施例によると、第１ゲート駆動部２４０ｂは、駆動部（駆動チップ）２３０ｂの外部にある。しかし、本発明はこれに限定されない。図９及び図１０によると、第２ゲート制御信号出力端子ＯＴ_３は、第２端部ＥＰ２と第４端部ＥＰ４との間に区画される。

第２ゲート駆動部２３４ｂが第２ゲート信号を第２ゲート制御信号出力端子（ＯＴ_３−１〜ＯＴ_３−ｉ）に印加すると、画像は第２垂直制御信号ＶＣＳ_２に反応して第２表示領域ＤＡ２に表示される。上述したように、第２表示領域ＤＡ２は、連結ライン（ＣＬ_１−１〜ＣＬ_１−ｊ）からデータライン信号の供給を受ける。

図５及び図８には図示していないが、駆動部（駆動チップ）２３０ｂは、ＤＣ／ＤＣ変換部と共通電圧ソースを有する電圧供給部を更に含むことができる。ＤＣ／ＤＣ変換部は電圧の供給を受け、電圧を制御部２３１ｂ、データ駆動部２３３ｂ、共通電圧ソース及び第１、第２ゲート駆動部２４０ｂ、２３４ｂに供給するために所定のレベルに電圧を減少させる。共通電圧は、第１表示領域ＤＡ１と第２表示領域ＤＡ２に提供される第１、第２共通電圧を出力する。

図１１、図１２、図１３、図１４、及び図１５は、駆動部２３０、特に、駆動部（駆動チップ）２３０ｃに関する第２の実施例を含む電子装置６００ｃに関連された図である。
駆動部（駆動チップ）２３０ｃは、上述した駆動部２３０と似ており、３個セットの出力端子を有する。しかし、駆動部２３０ｂとは異なり、いかなる第２ゲート駆動部（図８の符号２３４ｂ）も駆動チップ内に集積されない。第１の実施例の駆動部（駆動チップ）２３０ｂ内に集積される第２ゲート駆動部の代わりに、駆動部（駆動チップ）２３０ｃは第２表示パネル３００ｃにゲート信号を分配するために、第２周辺領域に配置される第２ゲート駆動部３１０ｃを用いる。

図１１は、駆動部（駆動チップ）２３０ｃによって駆動される第１、第２表示パネル２００ｃ、３００ｃの概略図である。上述した他の実施例のように、第１表示パネル２００ｃは、第１ゲートライン（ＧＬ_１−１〜ＧＬ_１−ｎ）と第１データライン（ＤＬ_１−１〜ＤＬ_１−ｍ）を有する。駆動部（駆動チップ）２３０ｃは、ＣＰＵ１００（図２）から第１印刷回路基板２５０を通じて信号を受け、第１データライン（ＤＬ_１−１〜ＤＬ_１−ｍ）に向かって互いに異なるデータライン信号を出力する。第１ゲートライン（ＧＬ１−１〜ＧＬ１−ｎ）において、駆動部（駆動チップ）２３０ｃはゲートライン信号を第１ゲート駆動部２４０ｃに伝送する。第１ゲート駆動部２４０ｃは、前記信号を第１ゲートライン（ＧＬ１−１〜ＧＬ１−ｎ）に分配する。

第２表示パネル３００ｃは、又、駆動部（駆動チップ）２３０ｃによって駆動される。第１の実施例のように、第１データライン（ＤＬ_１−１〜ＤＬ_１−ｍ）のサブグループ（ＤＬ_１−１〜ＤＬ_１−ｊ）は、第２印刷回路基板（第２フレキシブル回路基板）３５０ｃ上の連結ライン（ＣＬ_１−１〜ＣＬ_１−ｊ）を通じて第２データライン（ＤＬ_２−１〜ＤＬ_２−ｊ）と電気的に結合する。駆動部（駆動チップ）２３０ｃから第２ゲートライン（ＧＬ_２−１〜ＧＬ_２−ｉ）に伝送される信号は、第１の実施例と異なる方法で伝送される。第１の実施例の予め分配されたゲートラインのように、駆動部（駆動チップ）２３０ｃを消す代わりに、第２ゲートラインのための信号は、第３サブ領域ＳＡ３に沿って連結ラインＣＬ_２を通じて伝送され、第２印刷回路基板（第２フレキシブル回路基板）３５０ｃを横切って第２ゲート駆動部３１０ｃに入る。第２ゲート駆動部３１０ｃは、六番目サブ領域ＳＡ６に位置する。前記信号は、第２ゲート駆動部３１０ｃにある第２連結ライン（ＣＬ_２−１〜ＣＬ_２−ｉ）に分配される。第２連結ライン（ＣＬ_２−１〜ＣＬ_２−ｉ）は、それぞれの第２ゲートライン（ＧＬ_２−１〜ＧＬ_２−ｉ）と結合する。

図１２に示すように、第２ゲート駆動部３１０ｃは、第２ゲート信号を第２ゲートライン（ＧＬ_２−１〜ＧＬ_２−ｉ）に順次に結合させるために、第２データライン（ＧＬ_２−１〜ＧＬ_２−ｉ）と電気的に連結される。第２ゲート駆動部３１０ｃは、ｉ＋１個の段（ＳＲＣ_１〜ＳＲＣ_ｉ＋１）を有するシフトレジスタを含む。前記段は、電気的に連結されている。特に、いかなる段の出力端子ＯＵＴも、前段の制御端子ＣＴと次段の入力端子ＩＮと電気的に連結されている。

第２ゲート駆動部３１０ｃは、第２スタート信号ＳＴ２、第３クロック信号ＣＫ２、第３クロック信号ＣＫ２と逆相を有する第４クロック信号ＣＫＢ２、グラウンド電圧Ｖ_ＳＳ、及び電源電圧Ｖ_ＤＤを受けるために端子と電気的に連結される。

第３クロック信号ＣＫ２は奇数段（ＳＲＣ_１、ＳＲＣ_３、…、ＳＲＣ_ｎ＋１）に供給され、第４クロック信号ＣＫＢ２は偶数段（ＳＲＣ_２、ＳＲＣ_４、…、ＳＲＣ_ｎ）に供給される。
第２スタート信号ＳＴ２は第１段ＳＲＣ_１に供給され、第１段ＳＲＣ_１は第３クロック信号ＣＫ２を第１ゲート信号として出力する。そうすると、第２段ＳＲＣ_２は第１段ＳＲＣ_１から第１ゲート信号を受け、第２段ＳＲＣ_２は四番目クロック信号ＣＫＢ２を第１ゲート信号として出力する。そうすると、各段（ＳＲＣ_１〜ＳＲＣ_ｉ）のｉ番目段階は順次に第１ゲート信号を出力する。

図１３は、図１１の駆動部（駆動チップ）２３０ｃのブロック図である。原始データ信号Ｏ−ＤＡＴＡ、及び原始制御信号ＯＣＳは駆動部（駆動チップ）２３０ｃの入力端子ＩＮに提供される。駆動部（駆動チップ）２３０ｃは、チップ表面の４個のエッジによって定義される第１、第２、第３、第４端部ＥＰ１、ＥＰ２、ＥＰ３、ＥＰ４を有する四角形形状のチップである。第１、第２端部ＥＰ１、ＥＰ２は互いに平行なエッジ近傍にある。第３、第４端部ＥＰ３、ＥＰ４は互いに平行なエッジ近傍にある。入力端子ＩＮは、図１３に示すように、この実施例の第１端部ＥＰ１近傍に形成される。

制御部２３１ｃは、メモリ部２３２ｃに原始データ信号Ｏ−ＤＡＴＡを提供して、メモリ部２３２ｃは原始データ信号Ｏ−ＤＡＴＡを保存する。そうすると、制御部２３１ｃは、原始制御信号ＯＣＳに反応してメモリ部２３２ｃに保存されたデータ信号を一列ずつ読み込む。制御部２３１ｃは、メモリ部２３２ｃから読み込んだ第１、第２データ信号、データ駆動部２３３ｃを駆動するための水平制御信号ＨＣＳ、第１ゲート駆動部２４０ｃを制御するための第１垂直信号ＶＣＳ_１、第２ゲート駆動部３１０ｃを制御するための第２垂直制御信号ＶＣＳ_２を出力する。

データ駆動部２３３ｃは、制御部２３１ｃから提供される水平制御信号ＨＣＳに反応して、データ信号出力端子（ＯＴ_１−１〜ＯＴ_１−ｍ）を通じて第１、第２データ信号（Ｍ−ＤＡＴＡ、Ｓ−ＤＡＴＡ）を第１データライン（ＤＬ_１−１〜ＤＬ_１−ｍ）に送る。データ駆動部２３３ｃは、ゲート信号を第１ゲート制御信号出力端子ＯＴ_２と第２ゲート制御信号出力端子ＯＴ_３を通じて送る。第１垂直制御信号ＶＣＳ_１は、第１ゲート制御信号出力端子ＯＴ_２を通じて出力され、第２垂直制御信号ＶＣＳ_２は第２ゲート制御信号出力端子ＯＴ_３を通じて出力される。

図１４は図１１の「Ｃ」部分の拡大図であり、図１５は図１１の「Ｄ」部分の拡大図である。図１４、図１５に示すように、データ信号出力端子（ＯＴ_１−１〜ＯＴ_１−ｍ）は、第１サブ領域ＳＡ１にある第１表示領域ＤＡ１の第１データライン（ＤＬ_１−１〜ＤＬ_１−ｍ）と電気的に連結される。第１データライン（ＤＬ_１−１〜ＤＬ_１−ｍ）のサブグループ（ＤＬ_１−１〜ＤＬ_１−ｊ）は、第１連結ライン（ＣＬ_１−１〜ＣＬ_１−ｊ）を通じて第２データライン（ＤＬ_２−１〜ＤＬ_２−ｊ）と電気的に連結される。これによって、データ駆動部２３３ｃから出力される第１データ信号Ｍ−ＤＡＴＡは、第１データライン（ＤＬ_１−１〜ＤＬ_１−ｍ）に提供される。第２データ信号Ｓ−ＤＡＴＡは、第２表示領域ＤＡ２の第２データライン（ＤＬ_２−１〜ＤＬ_２−ｊ）に第１連結ライン（ＣＬ_１−１〜ＣＬ_１−ｊ）と第１データラインのサブセット（ＤＬ_１−１〜ＤＬ_１−ｊ）を経由して提供される。

図１４、図１５に示すように、第１ゲート制御信号出力端子ＯＴ２は、駆動チップ２１０の第３端部ＥＰ３に形成される。第２ゲート制御信号出力端子ＯＴ３は、第４端部ＥＰ４に形成される。

図１１及び図１３を更に参照すると、第１ゲート制御信号出力端子ＯＴ_２は、第２サブ領域ＳＡ２にある第１ゲート駆動部２４０ｃと電気的に連結され、第１垂直信号ＶＣＳ_１は第１ゲート駆動部２４０ｃに提供される。第１ゲート駆動部２４０ｃは、第１垂直制御信号ＶＣＳ_１に反応して、第１ゲート信号を第１ゲートライン（ＧＬ_１−１〜ＧＬ_１−ｎ）に供給する。

第２ゲート制御信号出力端子ＯＴ_３は、第３周辺領域ＳＡ３及び第２印刷回路基板（第２フレキシブル回路基板）３５０ｃに具備された第２連結ラインＣＬ_２を通じて第２ゲート駆動部３１０と電気的に連結される。従って、前記第２垂直制御信号ＶＣＳ２は、前記第２ゲート駆動部３１０ｃに印加される。第２ゲート駆動部３１０ｃは、第２垂直制御信号ＶＣＳ_２に応答して、第２ゲートライン（ＧＬ_２−１〜ＧＬ_２−ｉ）に第２ゲート信号を出力する。

駆動部（駆動チップ）２３０ｃには、第１及び第２ゲート駆動部２４０ｃ、３１０ｃが内蔵されない。従って、第１及び第２ゲート制御信号出力端子ＯＴ_２、ＯＴ_３は、それぞれ第１及び第２垂直制御信号ＶＣＳ_１、ＶＣＳ_２を出力する。本実施例において、データ信号出力端子（ＯＴ_１−１〜ＯＴ_１−ｍ）の一部とゲート制御信号出力端子の一部は、第３及び第４端部ＥＰ３、ＥＰ４を共有する。これによって、駆動部（駆動チップ）２３０ｃのサイズを増加させることなく、データ信号出力端子（ＯＴ_１−１〜ＯＴ_１−ｍ）の数を全体的に増加させることができ、これによって、第１及び第２表示パネル２００ｃ、３００ｃの解像度も増加させることができる。

図１６、図１７、図１８、及び図１９は、駆動部（駆動チップ）２３０の第３の実施例と関連された電子装置６００ｄに関し、駆動部（駆動チップ）２３０ｄに関する図である。第２の実施例のように、電子装置６００ｄは、駆動部２３０ｄの外部にある第１、第２ゲート駆動部２４０ｄ、３１０ｄを有する。しかし、第２の実施例と異なり、第１、第２ゲート信号出力端子は分離されない。下記に説明するように、第１垂直制御信号と第２垂直制御信号ＶＣＳ_１、ＶＣＳ_２は共有されたゲート信号出力端子を通じて駆動部（駆動チップ）２３０ｄから出力される。

図１６は、駆動部（駆動チップ）２３０ｄによって作動される第１、第２表示パネル２００ｄ、３００ｄの概略図である。上述したように、第１表示パネル２００ｄは、第１ゲートライン（ＧＬ_１−１〜ＧＬ_１−ｎ）と第１データライン（ＤＬ_１−１〜ＤＬ_１−ｍ）を含む。駆動部（駆動チップ）２３０ｄは、第１印刷回路基板２５０を通じてＣＰＵ１００（図２）から信号を受け、第１データライン（ＤＬ_１−１〜ＤＬ_１−ｍ）に他のデータライン信号を送る。第１ゲートライン（ＧＬ_１−１〜ＧＬ_１−ｎ）に関して、駆動部（駆動チップ）２３０ｄはゲートライン信号を第１ゲート駆動部２４０ｄに送り、その信号は第１ゲートライン（ＧＬ_１−１〜ＧＬ_１−ｎ）に分配される。

第２表示パネル３００ｄも駆動部（駆動チップ）２３０ｄによって駆動される。第１の実施例、第２の実施例のように、第１データラインのサブグループ（ＤＬ_１−１〜ＤＬ_１−ｊ）は、第２印刷回路基板（第２フレキシブル回路基板）３５０ｄ上の連結ライン（ＣＬ_１−１〜ＣＬ_１−ｊ）を通じて第２データライン（ＤＬ_２−１〜ＤＬ_２−ｊ）と結合する。しかし、信号は、第１の実施例又は第２の実施例とは異なる方法で駆動部（駆動チップ）２３０ｄから第２ゲートライン（ＧＬ_２−１〜ＧＬ_２−ｉ）に印加される。この実施例において、第１、第２ゲートラインに印加されるゲート制御信号は、第１ゲート駆動部２４０ｄを通過する。第１ゲート駆動部２４０ｄのサブグループは、第２ゲート駆動部３１０ｄに到達する。第１ゲート制御信号に反応して、第１ゲート駆動部２４０ｄは第１ゲート信号を第１ゲートライン（ＧＬ_１−１〜ＧＬ_１−ｎ）に印加する。第２ゲート制御信号は第１ゲート駆動部２４０ｄを通過して、連結ラインＣＬ_２を通じて第２表示パネル３００ｄを通過する。そして、第２ゲート駆動部３１０ｄによって第２ゲートライン（ＧＬ_２−１〜ＧＬ_２−ｉ）に印加される。連結ラインＣＬ_２は第４サブ領域ＳＡ４を経由して、第２印刷回路基板（第２フレキシブル回路基板）３５０ｄを経由して第２ゲート駆動部３１０ｄへの入力を形成する。第２ゲート駆動部３１０ｄは第５サブ領域ＳＡ５に位置する。

図１７は、図１６に図示した駆動部（駆動チップ）２３０ｄのブロック図である。駆動部（駆動チップ）２３０ｄは、上述した第２の実施例の駆動チップ２３０ｃのような多様な構成要素を含む。一例として、駆動部（駆動チップ）２３０ｄは、制御部２３１ｄ、メモリ部２３２ｄ、データ駆動部２３３ｄを含む。制御部２３１ｄは、原始データ信号Ｏ−ＤＡＴＡ及び原始制御信号ＯＣＳに応答して、第１、第２データ信号（Ｍ−ＤＡＴＡ、Ｓ−ＤＡＴＡ）、水平制御信号ＨＣＳ、第１垂直制御信号ＶＣＳ１、及び第２垂直制御信号ＶＣＳ２を出力する。

データ駆動部２３３ｄは、制御部２３１ｄから提供される水平制御信号ＨＣＳに応答して、第１、第２画像信号（Ｍ−ＤＡＴＡ、Ｓ−ＤＡＴＡ）を駆動部（駆動チップ）２３０ｄのデータ信号出力端子（ＯＴ_１−１〜ＯＴ_１−ｍ）に出力する。

分離されたゲート制御信号出力端子ＯＴ_２、ＯＴ_３を有する制御部２３１ｃを含む第２の実施例と異なり、制御部２３１ｄは共有されたゲート信号出力端子ＯＴ_２を使用する。共有されたゲート信号出力端子ＯＴ_２は、駆動部（駆動チップ）２３０ｄの第３端部ＥＰ３近傍に形成される。

共有されたゲート信号出力端子ＯＴ_２は、第２サブ領域ＳＡ２にある第１ゲート駆動部２４０ｄと電気的に連結され、第１垂直制御信号ＶＣＳ_１は第１ゲート駆動部２４０ｄに印加される。第１ゲート駆動部２４０ｄは、第１垂直制御信号ＶＣＳ_１に反応して、第１ゲート信号を第１ゲートライン（ＧＬ_１−１〜ＧＬ_１−ｎ）に供給する。

一方、第１ゲート駆動部２４０ｄは、第２連結ラインＣＬ_２を通じて第２ゲート駆動部３１０ｄと電気的に連結される。従って、第２垂直制御信号ＶＣＳ_２は、第１ゲート駆動部２４０ｄを経て第２連結ラインＣＬ２を通じて第２ゲート駆動部３１０ｄに印加される。第２ゲート駆動部３１０ｄは、第２垂直制御信号ＶＣＳ_２に応答して、第２ゲートライン（ＧＬ_２−１〜ＧＬ_２−ｉ）に第２ゲート信号を出力する。

図１８は図１６の「Ｅ」部分の拡大図であり、図１９は図１６の「Ｆ」部分の拡大図である。データ信号出力端子（ＯＴ_１−１〜ＯＴ_１−ｍ）は、駆動部（駆動チップ）２３０ｄの３個の他の端部を含む。より詳細には、データ信号出力端子（ＯＴ_１−１〜ＯＴ_１−ｍ）は、第２、第３、第４端部ＥＰ２、ＥＰ３、ＥＰ４に位置して、第３端部ＥＰ３はゲート制御出力端子ＯＴ_２を共有する。ゲート制御信号を出力端子ＯＴ_２の一セットに集積することによって、データ信号出力端子（ＯＴ_１−１〜ＯＴ_１−ｍ）の数は増加して、解像度を向上させることができる。出力端子の全体数は同じなので、向上された解像度は駆動部（駆動チップ）２３０ｄの全体サイズを増加させることなく向上されることができる。

上述した各々の実施例に係る表示装置によれば、第１及び第２表示パネル２００、３００は一つの駆動部（駆動チップ）２３０によって駆動され、第１及び第２表示パネルにデータ信号を出力するデータ駆動部は駆動部（駆動チップ）２３０内に具備される。データ駆動部は、データ信号を他のデータラインに伝送し、駆動部（駆動チップ）２３０に集積されたデータ駆動部は、データラインと結合した駆動部（駆動チップ）２３０の多くの出力端子内にある。ゲート駆動部に対して、第１表示パネル２００のための第１ゲート駆動部と第２表示パネル３００のための第２ゲート駆動部がある。ゲート駆動部は、表示パネル内に形成されることができる。これと異なり、図８のように、第２ゲート駆動部は駆動部（駆動チップ）２３０の集積部と同様な役割を果たす。ゲート駆動部が駆動部（駆動チップ）２３０の外部にあり、第２ゲート制御信号は第１表示パネル２００のための第１ゲート駆動部を通じて第２ゲート駆動部に到達することができる。これとは異なり、第２ゲート信号は、第１ゲート駆動部を含まない連結ラインを通じて第２ゲート駆動部に到達することもできる。

ゲート駆動部が表示パネル２００、３００をライン毎にスキャンするというのは知られている。第１、第２ゲート制御信号ＶＣＳ_１、ＶＣＳ_２は制御信号をゲート駆動部２４０、３１０に伝送することができ、前記２個のゲート駆動部は同時にそれぞれのゲートラインをスキャンすることができる。これとは異なり、第１、第２ゲート制御信号ＶＣＳ_１、ＶＣＳ_２は制御信号を伝送して第２ゲート駆動部３１０は、第１駆動部２４０の予め選択されたラインがスキャンされた後にスキャニングを始める。

以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できる。

本発明の一実施形態による複数の表示パネルを含む電子装置を示す斜視図である。 図１に図示した電子装置の制御構成に関するブロック図である。 本発明の一実施形態による電子装置の概略図である。 図３に図示した駆動部のブロック図である。 本発明の第１の実施例による電子装置の概略図である。 図５の実施例に使用される第１ゲート駆動部の概略図である。 図６に図示した第１ゲート駆動部の遂行を示す回路図である。 図５に図示した駆動部のブロック図である。 図５に図示した駆動部「Ａ」の拡大図である。 図５に図示した駆動部「Ｂ」の拡大図である。 本発明の第２の実施例による電子装置の概略図である。 図１１の実施例に使用される第２ゲート駆動部の概略図である。 図１１に図示した駆動部のブロック図である。 図１１に図示した駆動部「Ｃ」の拡大図である。 図１１に図示した駆動部「Ｄ」の拡大図である。 本発明の第３の実施例による電子装置の概略図である。 図１６に図示した駆動部のブロック図である。 図１６に図示した駆動部「Ｅ」の拡大図である。 図１６に図示した駆動部「Ｆ」の拡大図である。 複数の表示パネルを作動するために従来使用される駆動部を示す図である。

符号の説明

１００ 表示モジュール
２００ 第１表示モジュール
２３０ 駆動部
３００ 第２表示モジュール
３５０ 第２印刷回路基板
４００ 制御モジュール
４１０ キー入力部
６００ 電子装置

Claims (31)

1. 複数の第１ゲートライン及び複数の第１データラインを有する第１表示領域と、
   前記第１表示領域に隣接した第１周辺領域と、
   複数の第２ゲートライン及び前記第１データラインと電気的に連結された複数の第２データラインを有する第２表示領域と、
   前記第２表示領域に隣接した第２周辺領域と、
   複数のゲート制御信号ＶＣＳを出力して複数のデータ信号を前記各々のデータラインに提供する駆動チップと、
   前記第１周辺領域に具備され、前記ゲート制御信号ＶＣＳに応答して前記第１ゲートラインに第１ゲート信号を提供する第１ゲート駆動部と、
   前記第２周辺領域に具備され、前記ゲート制御信号ＶＣＳに応答して前記第２ゲートラインに第２ゲート信号を提供する第２ゲート駆動部とを有することを特徴とする電子装置。
2. 前記駆動チップは、入力データ信号及び入力制御信号を受信する入力端子と、
   前記入力端子に連結され、前記入力データ信号及び前記入力制御信号に応答してデータ制御信号ＨＣＳ及び前記ゲート制御信号ＶＣＳを発生させる制御部と、
   前記データ信号を前記データラインに供給するデータ信号出力端子とを有することを特徴とする請求項１記載の電子装置。
3. 前記ゲート制御信号ＶＣＳは、前記第１ゲート駆動部を制御するための第１ゲート制御信号ＶＣＳ１及び前記第２ゲート駆動部を制御するための第２ゲート制御信号ＶＣＳ２を含むことを特徴とする請求項２記載の電子装置。
4. 前記第１ゲート駆動部は、前記制御部から前記第１ゲート制御信号ＶＣＳ１及び前記第２ゲート制御信号ＶＣＳ２を受信して、選択的に前記第２ゲート制御信号ＶＣＳ２を前記第２駆動部に伝送することを特徴とする請求項３記載の電子装置。
5. 前記第１及び第２ゲート駆動部のうち、少なくとも一つはアモルファスシリコン薄膜トランジスタを有することを特徴とする請求項１記載の電子装置。
6. 前記ゲート制御信号ＶＣＳは、第１クロック信号ＣＫ及び第２クロック信号ＣＫＢを含むことを特徴とする請求項１記載の電子装置。
7. 前記第１ゲート駆動部は、前記第１ゲートラインに電気的に連結され、前記第２ゲート駆動部は前記第２ゲートラインに電気的に連結されることを特徴とする請求項１記載の電子装置。
8. 前記第１及び第２ゲート駆動部は、各々接地電圧Ｖ_ＳＳ及び電源電圧Ｖ_ＤＤの提供を受けることを特徴とする請求項１記載の電子装置。
9. 前記駆動チップ上に具備され、前記第１及び第２ゲート駆動部のうちの一つに電気的に連結されたゲート信号出力端子を更に有することを特徴とする請求項１記載の電子装置。
10. 前記第１及び第２周辺領域に形成され、前記ゲート信号出力端子を前記第２ゲートラインに電気的に連結する連結ラインを更に有することを特徴とする請求項９記載の電子装置。
11. 前記駆動チップは、前記制御部に連結され、第１クロック信号ＣＫ１及び第２クロック信号ＣＫＢ１を発生させる第１タイミングコントローラ部と、
    前記制御部に連結され、第３クロック信号ＣＫ２及び第４クロック信号ＣＫＢ２を発生させる第２タイミングコントローラ部とを更に有することを特徴とする請求項１記載の電子装置。
12. 前記第１ゲート駆動部は、前記第１クロック信号ＣＫ１及び前記第２クロック信号ＣＫＢ１によって前記第１ゲートラインに第１ゲート信号を印加し、前記第２ゲート駆動部は、前記第３クロック信号ＣＫ２及び前記第４クロック信号ＣＫＢ２によって前記第２ゲートラインに第２ゲート信号を印加することを特徴とする請求項１１記載の電子装置。
13. 前記第２ゲート駆動部は、前記第１ゲート信号が前記第１ゲートラインのうちの予め選択された一つに印加された後、前記第２ゲートラインに前記第２ゲート信号を印加することを特徴とする請求項１２記載の電子装置。
14. 前記第２データラインに対する第２データ信号は、前記第１データラインを通じて前記第２データラインに伝送されることを特徴とする請求項１記載の電子装置。
15. 前記第１ゲート駆動部及び前記第２ゲート駆動部のうちの少なくとも一つは、それぞれ出力端子、入力端子、及び制御端子を有する複数の段（ｓｔａｔｅ）を含むが、現段の前記出力端子は、前段の前記制御端子及び次段の前記入力端子と電気的に連結されるシフトレジスタを具備することを特徴とする請求項１記載の電子装置。
16. 前記第１ゲート駆動部は、前記段の第１グループを制御する第１クロックと、
    前記段の第２グループを制御する第２クロックとを更に有することを特徴とする請求項１５記載の電子装置。
17. 複数の第１ゲートライン及び複数の第１データラインを有する第１表示領域と、
    前記第１表示領域に隣接した第１周辺領域と、
    複数の第２ゲートライン及び前記第１データラインと電気的に連結された複数の第２データラインを有する第２表示領域と、
    前記第２表示領域に隣接した第２周辺領域と、
    複数のゲート制御信号を出力して複数のデータ信号を前記各々のデータラインに提供して、ゲート信号を前記第２ゲートラインに伝送する内部ゲート駆動部を含む駆動チップと、
    前記第１周辺領域に具備され、前記ゲート制御信号に応答して前記第１ゲートラインに第１ゲート信号を提供する外部ゲート駆動部とを有することを特徴とする電子装置。
18. 前記駆動チップは、入力データ信号及び入力制御信号を受信する入力端子と、
    前記入力端子に連結され、前記入力データ信号及び前記入力制御信号に応答してデータ制御信号ＨＣＳ、第１ゲート制御信号ＶＣＳ１、及び第２ゲート制御信号ＶＣＳ２を発生させ、前記第２ゲート制御信号ＶＣＳ２は前記内部ゲート駆動部に伝送され、前記第２ゲート制御信号ＶＣＳ２は前記外部ゲート駆動部に伝送される制御部と、
    前記データ信号を前記データラインに供給するデータ信号出力端子とを有することを特徴とする請求項１７記載の電子装置。
19. 前記外部ゲート駆動部は、アモルファスシリコン薄膜トランジスタを有することを特徴とする請求項１７記載の電子装置。
20. 表示パネルを有する電子装置に使用されるための駆動チップセットにおいて、
    入力データ信号及び入力制御信号を受信する入力端子、該入力端子に連結され前記入力データ信号をデータ信号に変換して、前記入力制御信号をデータ制御信号ＨＣＳ、第１ゲート制御信号ＶＣＳ１、及び第２ゲート制御信号ＶＣＳ２に変換する制御部、及び該制御部と連結され前記データ信号を伝送するデータ信号出力端子を有する集積回路チップと、
    前記集積回路チップから分離され、集積回路チップの前記第１ゲート制御信号ＶＣＳ１に応答して第１ゲート信号を第１表示パネルに印加する第１ゲート駆動部と、
    前記集積回路チップ及び前記第１ゲート駆動部から分離され、集積回路チップの前記第２ゲート制御信号に応答して第２ゲート信号を第２表示パネルに印加する第２ゲート駆動部とを有することを特徴とする駆動チップセット。
21. 前記集積回路チップは、第１端部、第２端部、第３端部、及び第４端部を有する長方形表面を有し、前記それぞれの端部は前記長方形表面のエッジを含み、前記入力端子は前記第１端部に位置し、前記第２端部はゲート信号出力端子を除いた前記データ信号出力端子のみを含むことを特徴とする請求項２０記載の駆動チップセット。
22. 前記データ信号出力端子は、前記第２端部、第３端部、及び第４端部に位置することを特徴とする請求項２１記載の駆動チップセット。
23. 前記第１ゲート制御信号ＶＣＳ１の出力端子及び前記第２ゲート制御信号ＶＣＳ２の出力端子は、互いに異なる端部に位置することを特徴とする請求項２１記載の駆動チップセット。
24. 前記集積回路チップは、前記制御部から前記データ制御信号ＨＣＳを受信し、前記データ信号を発生させて前記データ信号出力端子を通じて出力するデータ駆動部を更に有することを特徴とする請求項２０記載の駆動チップセット。
25. 前記集積回路チップ上に具備される第１ゲート制御信号出力端子と、
    前記集積回路チップ上に具備される第２ゲート制御信号出力端子とを更に有し、
    前記第１及び第２ゲート制御信号は、それぞれ前記第１及び第２ゲート制御信号出力端子を通じて伝送されることを特徴とする請求項２０記載の駆動チップセット。
26. 前記集積回路チップ上に具備されるゲート制御信号出力端子を更に有し、前記第１ゲート制御信号及び前記第２ゲート制御信号は前記第１及び第２ゲート制御信号出力端子のうち、いずれか一つを通じて伝送されることを特徴とする請求項２０記載の駆動チップセット。
27. 第１表示パネル及び第２表示パネルを含む表示装置用駆動チップにおいて、
    入力信号を受信するための入力端子を有する第１端部と、
    前記第１表示パネルに具備された第１ゲート駆動部に出力するためのデータ信号出力端子及びゲート制御信号出力端子を有する第２端部と、
    前記第２表示パネルに具備された第２ゲート駆動部に出力するためのデータ信号出力端子及びゲート制御信号出力端子を有する第３端部と、
    第２駆動部に出力するためのゲート制御信号出力端子を有する第４端部とを有する長方形表面を具備することを特徴とする駆動チップ。
28. 第１端部、第２端部、第３端部、及び第４端部を有する長方形表面を具備する表示パネル駆動チップにおいて、
    入力信号を受信するための入力端子を有する第１端部と、
    データ信号出力端子を有する第２端部と、
    データ信号出力端子及び第１ゲート制御信号出力端子を有する第３端部と、
    データ信号出力端子及び第２ゲート制御信号出力端子を有する第４端部とを有し、
    前記第１ゲート制御信号出力端子及び前記第２ゲート制御信号出力端子は、信号を異なるゲート駆動部に伝送することを特徴とする表示パネル駆動チップ。
29. ４個の端部を有する長方形表面を具備する表示パネル駆動チップにおいて、
    入力信号を受信するための入力端子を有する一つの端部と、
    データ信号出力端子のみを有する２個の端部と、
    データ信号出力端子及びゲート制御信号出力端子を有する一つの端部とを有し、
    ゲート制御信号出力端子は、２個の分離された表示パネルに対して制御信号を出力することを特徴とする表示パネル駆動チップ。
30. 複数の第１ゲートライン及び複数の第１データラインを有する第１表示領域と、
    前記第１表示領域と同一平面上に具備された第１周辺領域と、
    前記第１周辺領域に形成され、前記第１ゲートラインにゲート信号を提供する第１ゲート駆動部と、
    複数の第２ゲートライン及び前記第１データラインと電気的に連結され前記第１データラインからデータ信号を受信する複数の第２データラインを有する第２表示領域と、
    前記第２表示領域と同一平面上に具備された第２周辺領域と、
    前記第２周辺領域に形成され、前記第２ゲートラインにゲート信号を提供する第２ゲート駆動部と、
    前記第１及び第２ゲート駆動部から離隔され、ゲート制御信号を前記第１ゲート駆動部に伝送し、データ信号を前記第１データラインに伝送する集積回路駆動チップとを有することを特徴とする電子装置。
31. 前記集積回路駆動チップは、前記第１周辺領域に位置することを特徴とする請求項３０記載の電子装置。

Images