KR100748345B1 - Image sensor with improved light sensitivityy and fabricating method of the same - Google Patents

Image sensor with improved light sensitivityy and fabricating method of the same Download PDF

Info

Publication number
KR100748345B1
KR100748345B1 KR1020010088684A KR20010088684A KR100748345B1 KR 100748345 B1 KR100748345 B1 KR 100748345B1 KR 1020010088684 A KR1020010088684 A KR 1020010088684A KR 20010088684 A KR20010088684 A KR 20010088684A KR 100748345 B1 KR100748345 B1 KR 100748345B1
Authority
KR
South Korea
Prior art keywords
photodiode
insulating film
image sensor
region
semiconductor layer
Prior art date
Application number
KR1020010088684A
Other languages
Korean (ko)
Other versions
KR20030058269A (en
Inventor
이원호
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020010088684A priority Critical patent/KR100748345B1/en
Publication of KR20030058269A publication Critical patent/KR20030058269A/en
Application granted granted Critical
Publication of KR100748345B1 publication Critical patent/KR100748345B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area

Abstract

본 발명은 이미지센서에 관한 것으로, 특히 포토다이오드 하부에서의 잔여 전자 발생을 억제하기에 적합한 이미지센서 및 그 제조 방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 제1도전형의 반도체층; 상기 반도체층에 국부적으로 배치된 필드절연막; 상기 필드절연막과 떨어진 상기 반도체층 상에 배치된 게이트전극; 상기 필드절연막과 상기 게이트전극 사이의 상기 반도체층 하부에 배치되되, 그 중앙부가 주변부에 비해 상대적으로 깊은 하부 프로파일을 갖는 제2도전형의 포토다이오드용 제1불순물영역; 및 상기 제1불순물영역 상부에 배치된 제1도전형의 포토다이오드용 제2불순물영역을 포함하는 이미지센서를 제공한다.The present invention relates to an image sensor, and in particular, to provide an image sensor suitable for suppressing the generation of residual electrons in the lower portion of the photodiode and a manufacturing method thereof, the present invention comprises a first conductive semiconductor layer; A field insulating film disposed locally on the semiconductor layer; A gate electrode disposed on the semiconductor layer away from the field insulating film; A first impurity region for a photoconductor of a second conductivity type disposed under the semiconductor layer between the field insulating layer and the gate electrode, the central portion having a lower profile relatively deeper than a peripheral portion; And a second impurity region for a photodiode of a first conductivity type disposed above the first impurity region.

또한, 본 발명은 전술한 이미지센서의 제조 방법을 제공한다.
In addition, the present invention provides a method of manufacturing the above-described image sensor.

등방성 프로파일, Rp, 전하 운송 효율, 전하용량, 동적영역, 이미지센서, 포토다이오드.Isotropic profile, Rp, charge transport efficiency, charge capacity, dynamic range, image sensor, photodiode.

Description

광감도를 향상시킬 수 있는 이미지센서 및 그 제조 방법{Image sensor with improved light sensitivityy and fabricating method of the same} Image sensor with improved light sensitivityy and fabricating method of the same}             

도 1은 통상적인 CMOS 이미지센서의 단위 화소 회로도,1 is a unit pixel circuit diagram of a conventional CMOS image sensor;

도 2는 종래기술에 따른 이미지센서를 도시한 단면도,2 is a cross-sectional view showing an image sensor according to the prior art,

도 3a 내지 도 3c는 본 발명의 일실시예에 따른 이미지센서 제조 공정을 도시한 단면도, 3A to 3C are cross-sectional views illustrating an image sensor manufacturing process according to an embodiment of the present invention;

도 4는 최종 완성된 본 발명의 이미지센서를 도시한 단면도, 4 is a cross-sectional view showing an image sensor of the present invention finally completed;

도 5는 도 4를 도시한 평면도, 5 is a plan view of FIG. 4;

도 6은 도 3b를 도시한 평면도, 6 is a plan view of FIG. 3B;

도 7은 본 발명과 종래기술에 따른 전하 운송 효율을 비교한 개략적인 단면도.
Figure 7 is a schematic cross-sectional view comparing the charge transport efficiency according to the present invention and the prior art.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

40 : 반도체층 41 : 필드절연막40: semiconductor layer 41: field insulating film

42 : 게이트절연막 43 : 게이트전극42: gate insulating film 43: gate electrode

44 : 포토다이오드용 N형 불순물영역 44: N-type impurity region for photodiode                 

45 : 스페이서 45: spacer

46 : 포토다이오드용 P형 불순물영역46 P-type impurity region for photodiode

47 : 센싱확산영역 100 : 제1영역47: sensing diffusion area 100: first area

200 : 제3영역 300 : 제2영역
200: third region 300: second region

본 발명은 이미지센서에 관한 것으로 특히, 광감도(Light sensitivity)를 향상시킬 수 있는 이미지센서 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image sensor, and more particularly, to an image sensor capable of improving light sensitivity and a manufacturing method thereof.

일반적으로, 이미지센서라 함은 광학 영상(Optical image)을 전기 신호로 변환시키는 반도체소자로서, 이중 전하결합소자(CCD : Charge Coupled Device)는 개개의 MOS(Metal-Oxide-Silicon) 커패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 커패시터에 저장되고 운송되는 소자이며, CMOS(Complementary MOS; 이하 CMOS) 이미지센서는 제어회로(Control circuit) 및 신호처리회로(Signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수만큼 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력(Output)을 검출하는 스위칭 방식을 채용하는 소자이다.In general, an image sensor is a semiconductor device that converts an optical image into an electrical signal. In a double charge coupled device (CCD), individual metal-oxide-silicon (MOS) capacitors are very different from each other. A device in which charge carriers are stored and transported in a capacitor while being located in close proximity, and CMOS (Complementary MOS) image sensor is a CMOS technology that uses a control circuit and a signal processing circuit as peripheral circuits. Is a device that employs a switching method that creates MOS transistors by the number of pixels and sequentially detects the output using them.

이러한 다양한 이미지센서를 제조함에 있어서, 이미지센서의 감광도(Photo sensitivity)를 증가시키기 위한 노력들이 진행되고 있는 바, 그 중 하나가 집광기 술이다. 예컨대, CMOS 이미지센서는 빛을 감지하는 포토다이오드와 감지된 빛을 전기적 신호로 처리하여 데이터화하는 CMOS 로직회로부분으로 구성되어 있는 바, 광감도를 높이기 위해서는 전체 이미지센서 면적에서 포토다이오드의 면적이 차지하는 비율(이를 통상 Fill Factor"라 한다)을 크게 하려는 노력이 진행되고 있다.In manufacturing such various image sensors, efforts are being made to increase the photo sensitivity of the image sensor, one of which is condensing technology. For example, a CMOS image sensor is composed of a photodiode for detecting light and a portion of a CMOS logic circuit for processing the detected light into an electrical signal to make data. To increase light sensitivity, the ratio of the photodiode to the total image sensor area is increased. Efforts have been made to increase (usually referred to as Fill Factor).

도 1은 통상적인 CMOS 이미지센서의 단위 화소(Unit Pixel) 회로도로서, 광감도(Sensitivity)를 높이고, 단위 화소간의 크로스 토크 효과를 줄이기 위하여 서브미크론 CMOS Epi 공정을 적용하였다.FIG. 1 is a unit pixel circuit diagram of a conventional CMOS image sensor, and a submicron CMOS Epi process is applied to increase sensitivity and reduce cross talk between unit pixels.

단위 화소 내에는 1개의 저전압 베리드 포토 다이오드(Buried Photodiode)와 4개의 NMOS 트랜지스터로 구성되어 있는데, 저전압 베리드 포토 다이오드 구조는 기존의 포토 게이트 구조와 달리 광감지 영역(Light Sensing Region)이 폴리실리콘으로 덮여있지 않아 단파장의 청색광에 대한 광감도가 우수할 뿐 만아니라 광감지영역에서의 공핍층 깊이(Depletion Depth)를 증가시킬 수 있어 장파장의 적색광 또는 적외선에 대한 광감도 또한 우수한 특성을 갖는다. 한편, 저전압 베리드 포토 다이오드 구조를 사용하면 광감지영역에 모인 광전하(Photogenerated Charge)를 플로팅 센싱 노드(Floating Sensing Node)로 완전히 운송할 수 있어서 전하 운송 효율(Charge Transfer Efficiency)을 현저하게 증가시킬 수 있는 장점이 있다. The unit pixel is composed of one low voltage buried photodiode and four NMOS transistors. Unlike the conventional photo gate structure, the low voltage buried photodiode has a polysilicon with a light sensing region. Not only is it covered, it has excellent light sensitivity for short wavelength blue light as well as increase the depth of depletion in the light sensing area, so the light sensitivity for long wavelength red or infrared light is also excellent. On the other hand, the low-voltage buried photodiode structure allows photogenerated charges in the photosensitive area to be completely transported to the Floating Sensing Node, which significantly increases the charge transfer efficiency. There are advantages to it.

그리고 4개의 트랜지스터 중에서 광전하를 운송하는 역할을 하는 트랜스퍼 게이트(Transfer Gate, Tx) 즉, 게이트전극과 리셋 게이트(Reset Gate, Rx)는 양의 문턱 전압(Positive Threshold Voltage)으로 인한 전압 강하로 전자가 손실되어 전하 운송 효율이 저하되는 현상을 방지하기 위하여 음의 문턱 전압을 갖는 Native NMOS 트랜지스터로 구성하며 아울러 이와같이 하면 N-LDD 이온 주입을 생략함으로써 게이트전극 및 리셋 게이트와 플로팅 센싱 노드 즉, 센신확산영역(FD)와의 오버랩 캐패시턴스(Overlap Capacitance)를 저하시킬 수 있어 운송되는 전하량에 따른 플로팅 센싱 노드의 전위 변화량을 증폭시킬 수 있다.(△ V-△Q/C) In addition, the transfer gate (Tx), that is, the gate electrode and the reset gate (Rx), which transfer photocharges among the four transistors, is caused by a voltage drop due to a positive threshold voltage. In order to prevent the loss of charge transport efficiency, the NMOS transistor has a negative threshold voltage. In this case, the gate electrode, the reset gate, and the floating sensing node, that is, the sensing diffusion, are omitted by omitting N-LDD ion implantation. The overlap capacitance with the area FD can be reduced, so that the potential change of the floating sensing node can be amplified according to the amount of charge carried. (Δ V-ΔQ / C)

한편, 소스 팔로워(Source Follower) 역할을 하는 드라이브 게이트(Drive Gate, Sx)는 일반적인 서브미크론 NMOS 트랜지스터로 이루어져 있다. 이와같은 구조는 서브미크론 CMOS Epi 공정을 최소한으로 바꾸면서 구성되었고, 특히 열공정(Thermal Cycle)은 전혀 변화가 없도록 고안되었다. 한편, 칼라 이미지 구현을 위해서 이와같은 단위 화소 배열(Unit Pixel Array)위에 레드(Red), 그린(Green), 블루(Blue) 또는 엘로우(Yellow), 마젠타(Magenta), Cyan등으로 구성된 칼라 필터 배열(Color Filter Array) 형성 공정을 진행한다.Meanwhile, the drive gate (Sx) serving as a source follower is composed of a general submicron NMOS transistor. This structure was constructed with minimal changes to the submicron CMOS Epi process, and the thermal cycle was designed to be completely unchanged. On the other hand, a color filter array composed of red, green, blue, or yellow, magenta, cyan, and the like on a unit pixel array for implementing a color image. (Color Filter Array) The process of forming.

이러한 단위 화소로부터 출력을 얻어내는 동작원리를 살펴보면 다음과 같다.The operation principle of obtaining an output from such a unit pixel is as follows.

가. Tx, Rx, Sx를 오프 시킨다. 이때 저전압 베리드 포토 다이오드는 완전한 공핍(Fully depletion) 상태이다. end. Turn off Tx, Rx, Sx. The low voltage buried photodiode is then fully depletion.

나. 광전하(Photogenerated Charge)를 저전압 Buried 포토 다이오드에 모은다.I. Photogenerated charge is collected in a low voltage buried photo diode.

다. 적정 인터그레이션(Integration) 시간후에 Rx를 온시켜 플로팅 센싱 노드(Floating Sensing Node)를 1차 리셋(Reset) 시킨다.All. After a proper integration time, the Rx is turned on to reset the floating sensing node first.

라. Sx를 온시켜 단위 화소를 온시킨다.la. The unit pixel is turned on by turning on Sx.

마. 소스 팔로워 버퍼(Source Follower Buffer)의 출력전압(V1)을 측정한다. 이 값은 단지 플로팅 센싱 노드(Floating Sensing Node; 이하 FD라 함)의 직류 전위 변화(CD level shift)를 의미한다.hemp. Measure the output voltage (V1) of the source follower buffer. This value simply means the CD level shift of the Floating Sensing Node (FD).

바. Tx를 온 시킨다.bar. Turn on Tx.

사. 모든 광전하(Photogenerated Charge)는 FD로 운송된다.four. All photogenerated charges are shipped in FD.

아. Tx를 오프 시킨다.Ah. Turn off Tx.

자. 소스 팔로워 버퍼(Source Follower Buffer)의 출력전압(V2)을 측정한다.character. Measure the output voltage (V2) of the source follower buffer.

차. 출력신호(V1-V2)는 V1과 V2 사이의 차이에서 얻어진 광전하 운송의 결과이며, 이느 노이즈(Noise)가 배제된 순수 시그날 값이 된다. 이러한 방법을 CDS(Corelated Double Sampling)라고 한다.car. The output signals V1-V2 are the result of the photocharge transport resulting from the difference between V1 and V2 and are pure signal values without noise. This method is called CDS (Corelated Double Sampling).

카. '가' ∼ '차' 과정을 반복한다. 단, 저전압 베리드 포토 다이오드는 '사' 과정에서 완전한 공핍상태(Fully Depletion)로 되어 있다.Ka. Repeat the process of 'a' to 'tea'. However, the low voltage buried photodiode is fully depleted during the 'dead' process.

도 2는 종래기술에 따른 이미지센서를 도시한 단면도이다.2 is a cross-sectional view showing an image sensor according to the prior art.

도 2를 참조하면, 종래의 이미지센서는 반도체층(10)에 국부적으로 STI(Shallow Trench Isplation) 또는 LOCOS(LOCal Oxidation of Silicon) 구조로 형성된 필드절연막(11)과, 필드절연막(11)과 떨어진 반도체층(10) 상에 형성된 게이트전극(13) 예컨대, 트랜스퍼 게이트(Tx)와, 게이트전극(13)과 반도체층(10)의 접촉 계면에 형성된 게이트절연막(12)과 게이트전극(13) 측벽에 형성된 스페이서(15)와, 게이트전극(13)의 일측과 필드절연막(11)에 접하는 반도체층(10) 하부에 형성된 포도다이오드(PD)와, 게이트전극(13)의 타측에 접하는 고농도 N형(n+)의 센싱확산영역(17, FD)을 구비하여 구성되며, 포토다이오드(PD)는 반도체 층(10) 하부에 깊은 이온주입을 통해 저농도의 N형 불순물이 도핑된 포토다이오드용 N형 불순물영역(14, 이하 n-영역이라 함)과 n-영역(14) 상부의 반도체층(10) 표면에 형성된 고농도의 포토다이오드용 P형 불순물영역(16, 이하 P0영역이라 함)을 포함하는 베리드 포토다이오드이다.Referring to FIG. 2, the conventional image sensor is separated from the field insulating layer 11 and the field insulating layer 11 formed locally in the semiconductor layer 10 in a shallow trench isolation (STI) or LOCOS (LOCal Oxidation of Silicon) structure. The gate electrode 13 formed on the semiconductor layer 10, for example, the transfer gate Tx and the gate insulating layer 12 and the gate electrode 13 sidewalls formed at the contact interface between the gate electrode 13 and the semiconductor layer 10. A high concentration N-type contacting the spacer 15 formed at the lower side, the grape diode PD formed under the semiconductor layer 10 in contact with one side of the gate electrode 13 and the field insulating film 11, and the other side of the gate electrode 13. and the (n +) sensing diffusion region 17 (FD). The photodiode PD is an N-type impurity for a photodiode doped with a low concentration of N-type impurity through deep ion implantation under the semiconductor layer 10. Formed on the surface of the semiconductor layer 10 above the region 14 (hereinafter referred to as n-region) and the n-region 14. A buried photodiode including a high concentration of a photodiode (referred to as 16, or less area P0) for the P-type impurity regions.

여기서, 반도체층(10)은 고농도의 P++기판과 P-Epi층이 적층된 구조를 포함하며, P-Epi층은 보통 7㎛의 깊이를 갖는다.Here, the semiconductor layer 10 includes a structure in which a high concentration P ++ substrate and a P-Epi layer are stacked, and the P-Epi layer usually has a depth of 7 μm.

한편, 전술한 종래의 이미지센서는 직사각형(Rectangular) 구조의 하부 프로파일을 갖는 바, 이미지센서 동작시 'D'와 같은 포토다이오드(PD)에서 센싱확산영역(FD)으로의 전자 운송시 포토다이오드(PD)에서 완전 공핍(Fully depletion)되지 않으며, 도시된 'A'와 'B'와 'C'와 같은 포토다이오드(PD)의 하부에서 'X'와 같은 오목한 경계(Boundary) 외곽에 위치한 전자들은 미처 운송되지 못하는 현상이 광 시뮬레이션 결과 확인되었다.On the other hand, the conventional image sensor described above has a lower profile of a rectangular structure, the photodiode during the electron transport from the photodiode PD such as 'D' to the sensing diffusion region FD during operation of the image sensor ( Electrons located outside the concave boundary such as 'X' at the bottom of the photodiode (PD) such as 'A', 'B' and 'C', which are not fully depletion in PD) The phenomenon of not being transported was confirmed by the light simulation results.

따라서, 이러한 잔여 전자들에 의한 암신호의 발생 우려가 있는 바, 예컨대, 현재 프레임(Frame)의 이미지 데이타를 처리할 때 이전 프레임에서의 잔여 전자들이 이미지 신호에 기여하게 됨으로써, 실제 이미지의 왜곡 및 변형 현상이 일어날 가능성이 존재한다.Therefore, there is a fear of the dark signal generated by these residual electrons, for example, when the image data of the current frame is processed, the residual electrons in the previous frame contribute to the image signal, thereby distorting the actual image and There is a possibility of deformation.

또한, 완전한 공핍이 이루어지지 않음으로 인해(Non fully depletion effect) 이미지센서의 전하 용량(Charge capacity)이 저하되어, 동일한 이미지센서의 동적 영역(Dynamic range)를 구현하고자 할 때 보다 큰 필-팩터(Fill- factor)가 요구되어 제품설계에 제한적 요소로 작용하는 바, 포토다이오드의 면적 증가가 불가피하다.
In addition, due to the non-depletion effect (Non fully depletion effect), the charge capacity of the image sensor is lowered, so that a larger fill factor may be obtained when the dynamic range of the same image sensor is realized. As the fill factor is required, it acts as a limiting factor in the product design, so that the increase of the area of the photodiode is inevitable.

상기와 같은 종래 기술의 문제점을 해결하기 위해 제안된 본 발명은, 포토다이오드 하부에서의 잔여 전자 발생을 억제하기에 적합한 이미지센서 및 그 제조 방법을 제공하는데 그 목적이 있다.
The present invention proposed to solve the above problems of the prior art, an object thereof is to provide an image sensor and a method of manufacturing the same suitable for suppressing the generation of residual electrons in the lower portion of the photodiode.

상기 목적을 달성하기 위하여 본 발명은, 제1도전형의 반도체층; 상기 반도체층에 국부적으로 배치된 필드절연막; 상기 필드절연막과 떨어진 상기 반도체층 상에 배치된 게이트전극; 상기 필드절연막과 상기 게이트전극 사이의 상기 반도체층 하부에 배치되되, 그 중앙부가 주변부에 비해 상대적으로 깊은 하부 프로파일을 갖는 제2도전형의 포토다이오드용 제1불순물영역; 및 상기 제1불순물영역 상부에 배치된 제1도전형의 포토다이오드용 제2불순물영역을 포함하는 이미지센서를 제공한다.In order to achieve the above object, the present invention, the first conductive semiconductor layer; A field insulating film disposed locally on the semiconductor layer; A gate electrode disposed on the semiconductor layer away from the field insulating film; A first impurity region for a photoconductor of a second conductivity type disposed under the semiconductor layer between the field insulating layer and the gate electrode, the central portion having a lower profile relatively deeper than a peripheral portion; And a second impurity region for a photodiode of a first conductivity type disposed above the first impurity region.

또한, 상기 목적을 달성하기 위하여 본 발명은, 필드절연막이 국부적으로 형성된 반도체층 상에 상기 필드절연막과 떨어진 영역에 게이트전극을 형성하는 단계; 상기 게이트전극이 형성된 프로파일을 따라 포토다이오드 형성용 절연막을 형성하는 단계; 상기 절연막을 선택적으로 식각하여 상기 필드절연막과 상기 게이트전극 사이의 포토다이오드 예정 영역을 오픈시키되, 그 중앙부는 상기 반도체층 표 면이 노출되며, 그 주변부는 상기 절연막이 등방성 프로파일을 갖으며 잔류하도록 하는 단계; 상기 포토다이오드 예정 영역 하부에 제2도전형의 포토다이오드용 제1불순물영역을 형성하기 위한 이온주입을 실시하되, 잔류된 상기 절연막의 프로파일이 전사되어 그 하부의 프로파일에서 그 중앙부가 주변부에 비해 상대적으로 깊도록 하는 단계; 및 이온주입을 실시하여 상기 제1불순불영역 상부의 상기 반도체층 표면에 제1도전형의 포토다이오드용 제2불순물영역을 형성하는 단계를 포함하는 이미지센서 제조 방법을 제공한다.
In addition, to achieve the above object, the present invention comprises the steps of: forming a gate electrode in a region away from the field insulating film on the semiconductor layer where the field insulating film is locally formed; Forming an insulating film for forming a photodiode along the profile in which the gate electrode is formed; Selectively etching the insulating layer to open a photodiode predetermined region between the field insulating layer and the gate electrode, the center portion of which exposes the surface of the semiconductor layer, and the peripheral portion of the insulating layer having an isotropic profile step; An ion implantation is performed to form a first impurity region for a photodiode of a second conductive type under the photodiode predetermined region, and the remaining profile of the insulating layer is transferred so that its center portion is relatively relative to the periphery of the lower portion of the photodiode. Deepening into; And performing ion implantation to form a second impurity region for a photodiode of a first conductivity type on a surface of the semiconductor layer above the first impurity region.

본 발명은, 종래의 직사각형 형상의 프로파일을 갖는 이미지센서 대신 하부에 오목한 프로파일을 갖는 포토다이오드를 구현함으로써, 이미지 신호 처리시 잔여 전자의 발생을 억제하여 보다 정확한 이미지를 구현함과 동시에 포토다이오드의 완전 공핍을 용이하게 하여 높은 광감도를 갖도록 하는 것을 기술적 특징으로 한다.
The present invention implements a photodiode having a concave profile at the bottom instead of a conventional image sensor having a rectangular profile, thereby suppressing the generation of residual electrons during image signal processing to implement a more accurate image and at the same time complete the photodiode. It is a technical feature to facilitate the depletion to have a high light sensitivity.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명하는 바, 도 3a 내지 도 3c는 본 발명의 일실시예에 따른 이미지센서 제조 공정을 도시한 단면도이며, 도 4는 최종 완성된 본 발명의 이미지센서를 도시한 단면도이며, 도 5는 도 4를 도시한 평면도이며, 도 6은 도 3b를 도시한 평면도이며, 도 7은 본 발명과 종래기술에 따 른 전하 운송 효율을 비교한 개략적인 단면도이다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. 3A to 3C are cross-sectional views illustrating an image sensor manufacturing process according to an embodiment of the present invention, FIG. 4 is a cross-sectional view illustrating an image sensor of the present invention, and FIG. 5 is a view showing FIG. 4. 6 is a plan view of FIG. 3B, and FIG. 7 is a schematic cross-sectional view comparing charge transport efficiency according to the present invention and the prior art.

도 4를 참조하면, 본 발명의 이미지센서는 고농도의 P++ 기판과 P에피층이 적층된 P형의 반도체층(40)과, 반도체층(40)에 국부적으로 배치된 필드절연막(41)과, 필드절연막(41)과 떨어진 반도체층(40) 상에 배치되며, 그 하부에 게이트절연막(42)과, 그 측벽에 스페이서(45)를 갖는 게이트전극 예컨대, 트랜스퍼 게이트(Tx)와, 필드절연막(41)과 게이트전극(43) 사이의 반도체층(40) 하부에 배치되되, 그 중앙부(100)가 주변부(200, 300)에 비해 상대적으로 깊은 하부 프로파일을 갖는 N형의 포토다이오드용 불순물영역(44, 이하 n-영역이라 함)과, n-영역(44) 상부에 배치된 P형의 포토다이오드용 불순물영역(46, 이하 P0영역이라 함)을 구비하여 구성되며, 게이트전극(43)의 포토다이오드(PD)와 접하는 타측에서 게이트전극(43)에 접하도록 배치된 고농도 N형(n+)의 센싱확산영역(FD)을 포함한다.Referring to FIG. 4, the image sensor of the present invention includes a P-type semiconductor layer 40 in which a high concentration P ++ substrate and a P epi layer are stacked, a field insulating film 41 disposed locally on the semiconductor layer 40, A gate electrode, for example, a transfer gate Tx and a field insulating film disposed on the semiconductor layer 40 separated from the field insulating film 41 and having a gate insulating film 42 below and a spacer 45 on the sidewall thereof. An impurity region for an N-type photodiode disposed under the semiconductor layer 40 between the gate electrode 43 and the central portion 100 having a lower profile lower than that of the peripheral portions 200 and 300. 44, hereinafter referred to as n-region, and a P-type photodiode impurity region 46 (hereinafter referred to as P0 region) disposed above the n-region 44, High concentration N-type (n +) sensing diffusion region FD disposed to be in contact with gate electrode 43 on the other side in contact with photodiode PD It includes.

여기서, n-영역(44)은 전술한 중앙부를 포함하는 제1영역(100)과 전술한 주변부를 포함하는 제2영역(300)과 제1영역(100)과 제2영역(300) 사이에서 소정의 경사 즉, 등방성 프로파일을 갖는 제3영역(200)을 포함하며, 이들을 포함하는 n-영역(44)의 하부의 프로파일은 오목한 형상이다.In this case, the n-region 44 is formed between the first region 100 including the above-described central portion and the second region 300 including the above-described peripheral portion, and the first region 100 and the second region 300. A third region 200 having a predetermined inclination, i.e., an isotropic profile, wherein the lower profile of the n-region 44 comprising them is concave.

따라서, 종래기술에서 언급한 본 발명의 n-영역(44)의 제2영역(300)의 하부에 대응하는 영역에서의 전자가 완전 공핍되지 않고 남는 문제를 해결할 수 있는 바, 제1영역(100)과 타영역 즉, 제2 및 제3영역(300, 200)과의 면적 비가 3:2 정도가 되도록 하는 것이 바람직하며, 전술한 바와 같이 에피층은 약 7㎛ 정도의 깊이 를 가지므로 제1영역(100)은 후속 공정에서의 확산을 고려하여 에피층과 1㎛의 거리를 두고 배치되는 것이 바람직하다. Therefore, it is possible to solve the problem that the electrons in the region corresponding to the lower portion of the second region 300 of the n-region 44 of the present invention mentioned in the prior art remain without being completely depleted. ) And other areas, that is, the ratio of the area between the second and third areas 300 and 200 is about 3: 2. As described above, the epi layer has a depth of about 7 μm, so The region 100 is preferably disposed at a distance of 1 μm from the epi layer in consideration of diffusion in subsequent processes.

도 5의 평면도에는 전술한 제1 내지 제3영역(100. 200, 300)에 대한 불순물의 도핑 프로파일을 나타내는 바, 도시된 'Y'는 종래의 직사각형 구조에서의 모서리에 해당하며 운송되지 않은 전자가 잔류하는 곳으로 본 발명에서는 이 부분이 포토다이오드(PD)에서 배제되므로 전술한 종래의 문제점을 극복할 수 있으며, 중앙부를 포함하는 제1영역(100)에서의 Rp(Projected range)가 가장 큼을 알 수 있다.The plan view of FIG. 5 shows the doping profile of impurities for the first to third regions 100, 200 and 300 described above, where 'Y' corresponds to an edge in a conventional rectangular structure and is not transported electrons. In the present invention, since this portion is excluded from the photodiode PD, the above-mentioned conventional problem can be overcome, and Rp (Projected range) in the first region 100 including the central portion is the largest. Able to know.

전술한 이미지센서의 제조 공정을 후술한다.The manufacturing process of the above-described image sensor will be described later.

먼저, 도 3a에 도시된 바와 같이 P형의 반도체층(30)에 STI(Shallow Trench Isolation) 또는 LOCOS(LOCal Oxidation of Silicon) 구조의 필드절연막(31)을 형성하는 바, 여기서 반도체층(30)은 고농도인 P++층 및 P-에피층이 적층된 것을 이용하는 바, 도면의 간략화를 위해 생략하였다.First, as shown in FIG. 3A, a field insulating film 31 having a shallow trench isolation (STI) or a LOCal oxide of silicon (LOCOS) structure is formed in a P-type semiconductor layer 30, where the semiconductor layer 30 is formed. Since the high concentration of the P + + layer and the P- epi layer is used as a stack, it is omitted for the sake of simplicity of the drawings.

이어서, 필드절연막(41)과 떨어진 반도체층(30) 상에 게이트절연막(32)과 게이트전극(33)을 형성한 다음, 게이트전극(43)이 형성된 프로파일을 따라 포토다이오드 형성용 절연막(47)을 형성한다.Subsequently, the gate insulating film 32 and the gate electrode 33 are formed on the semiconductor layer 30 separated from the field insulating film 41, and then the insulating film 47 for forming the photodiode along the profile in which the gate electrode 43 is formed. To form.

여기서, 후속 n-영역 형성을 위한 이온주입시 절연막(47)이 잔류하는 두께에 따라 반도체층(40) 하부에 형성되는 n-영역의 하부 프로파일을 결정한다. 따라서, 절연막(47)은 1000Å ∼ 1500Å의 두께 범위에서 최적화시키는 것이 바람직하다.Here, the lower profile of the n-region formed under the semiconductor layer 40 is determined according to the thickness of the insulating layer 47 remaining during ion implantation for subsequent n-region formation. Therefore, it is preferable to optimize the insulating film 47 in the thickness range of 1000 micrometers-1500 micrometers.

다음으로, 도 3b에 도시된 바와 같이 절연막(47) 상에 포토레지스트 패턴(48)을 형성하는 바, 포토다이오드가 형성될 예정영역의 중앙부에 해당하는 절 연막(47)을 오픈시키도록 한다.Next, as shown in FIG. 3B, when the photoresist pattern 48 is formed on the insulating film 47, the insulating film 47 corresponding to the central portion of the predetermined region where the photodiode is to be formed is opened.

도 6은 이러한 포토레지스트 패턴(48)을 형성할 경우의 평면도인 바, 도시된 바와 같이 포토다이오드 예정 영역이 절연막과 오버랩되는 영역에서 오픈되는 예정영역(PD-O)의 면적 즉, 폭과 오픈되지 않고 절연막(47)이 잔류할 예정 영역(PD-NO)의 면적 즉, 폭의 비가 3:2가 되도록 한다. FIG. 6 is a plan view of forming the photoresist pattern 48. As shown in FIG. 6, the area of the predetermined area PD-O opened in the region where the photodiode predetermined region overlaps with the insulating layer, that is, the width and the opening thereof. Instead, the area of the planned region PD-NO, ie, the width ratio, in which the insulating film 47 will remain is 3: 2.

이어서, 포토레지스트 패턴(48)을 식각마스크로 해서 절연막(47)을 식각하되, 절연막(47)의 식각 프로파일이 '49'와 같이 등방성을 갖도록 습식 등의 식각 공정을 이용한다.Subsequently, the insulating film 47 is etched using the photoresist pattern 48 as an etch mask, but a wet etching process is used such that the etching profile of the insulating film 47 is isotropic, such as '49'.

이어서, 포토레지스트 패턴(38)을 제거하는 바, 포토다이오드 예정영역의 중앙부인 제1영역(100)은 절연막이 제거되어 반도체층(40) 표면이 노출되며, 주변의 제2영역(300)은 절연막(47)이 거의 형성 당시의 두께대로 남아 있으며, 제1 및 제2영역 사이의 제3영역(200)은 전술한 식각 공정에 의해 소정의 경사를 갖는 즉, 등방적인 프로파일을 갖는다.Subsequently, as the photoresist pattern 38 is removed, the insulating layer is removed from the first region 100, which is the center portion of the predetermined area of the photodiode, and the surface of the semiconductor layer 40 is exposed. The insulating film 47 remains almost at the thickness at the time of formation, and the third region 200 between the first and second regions has a predetermined inclination, that is, an isotropic profile, by the above-described etching process.

다음으로, 도 3c에 도시된 바와 같이 이온주입 마스크(50)를 이용하여 이온주입을 실시하여 필드절연막(41)과 게이트전극(43) 사이에 반도체층(40) 하부에 깊은 n-영역(44)을 형성하는 바, 잔류된 절연막(470의 프로파일이 전사되어 그 하부의 프로파일에서 중앙부(100)가 주변부(200, 300)에 비해 상태적으로 깊은 프로파일을 갖도록 한다.Next, as illustrated in FIG. 3C, the ion implantation is performed using the ion implantation mask 50 so that the n-region 44 deep below the semiconductor layer 40 between the field insulating layer 41 and the gate electrode 43. ), The remaining profile of the insulating layer 470 is transferred so that the central portion 100 has a state deeper profile than the peripheral portions 200 and 300 in the lower profile.

따라서, 중앙부를 포함하는 제1영역(100)은 포토다이오드 도핑 프로파일에서 가장 높으며, 직사각형의 모서리에 해당하는 주변부를 포함하는 제2영역(300)은 Rp 가 가장 낮다.Therefore, the first region 100 including the center portion is the highest in the photodiode doping profile, and the second region 300 including the peripheral portion corresponding to the rectangular edge has the lowest Rp.

계속해서, 이온주입 마스크(50)를 제거한 후 절연막(47)을 제거한 다음, 게이트전극 측벽에 스페이서(45)를 형성한 다음, n-영역(44) 상부의 반도체층(40) 표면에 P0영역(46)을 형성한다.Subsequently, after the ion implantation mask 50 is removed, the insulating film 47 is removed, a spacer 45 is formed on the sidewall of the gate electrode, and then a P0 region is formed on the surface of the semiconductor layer 40 on the n-region 44. To form 46.

이어서, 고농도의 N형(n+) 센싱확산영역(47, FD)를 형성함으로써, 도 4와 같은 이미지센서의 중간 형성 단계가 완료된다.
Subsequently, by forming a high concentration N-type (n +) sensing diffusion region 47 (FD), the intermediate forming step of the image sensor as shown in FIG. 4 is completed.

전술한 본 발명은, n-영역의 하부를 오목한 형상 즉, 등방성 프로파일을 갖도록 함으로써 다음과 같은 장점이 있다.The present invention described above has the following advantages by having the lower portion of the n-region have a concave shape, that is, an isotropic profile.

가. 전하운송효율 및 광감도 향상end. Improved charge transport efficiency and light sensitivity

즉, 이온주입 공정에 의해 주입되는 n-영역의 도핑 농도를 Qtot라 할 때, 도 7에 도시된 바와 같이 종래의 경우 포토다이오드의 n-영역 하부 모서리에 Q1과 Q2로 분포하므로 실제 운송되는 전하량 'QA'는 Q1과 Q2를 제외한 Qtot-Q1-Q2가 되며, 본 발명의 경우 Q1및 Q2와 같은 전하량이 분포하지 않고 대부분이 전하 운송이 용이한 영역에 분포하므로 QB ≒ Qtot가 되어, QB > QA가 됨을 알 수 있다.That is, when the doping concentration of the n-region implanted by the ion implantation process is Qtot, as shown in FIG. 7, the amount of charge actually transported is distributed as Q1 and Q2 in the lower edge of the n-region of the photodiode in the conventional case. 'QA' becomes Qtot-Q1-Q2 excluding Q1 and Q2, and in the present invention, since QA and Q2 do not distribute charge amount and most of them are distributed in an area where charge transport is easy, QB ≒ Qtot, QB> It can be seen that the QA.

따라서, 광감도 및 동적영역의 특성을 향상시킬 수 있다.Therefore, the light sensitivity and the characteristics of the dynamic region can be improved.

나. 포토다이오드의 완전 공핍이 보다 용이하게 되어 이미지 처리(Image processing)의 반복시 잔류하는 전자(Remain electron)에 의한 이미지 데이타의 변형 및 왜곡 등의 문제를 최소화할 수 있다.I. The complete depletion of the photodiode can be made easier, thereby minimizing problems such as deformation and distortion of the image data due to residual electrons during image processing.

다. 깊은 n-영역의 축소(하부 모서리 부근) 효과로 인해 인접 화소 간의 누 설전류 성분을 억제하여 블루밍(Blooming) 또는 크로스토크(Crosstalk) 특성을 향상시킬 수 있다.

All. Due to the reduction of the deep n-region (near the bottom edge), leakage current components between adjacent pixels can be suppressed to improve blooming or crosstalk characteristics.

포토다이오드는 이미지센서의 가장 핵심적인 요소이다. 따라서, 포토다이오드의 도핑 프로파일을 트랜스퍼 게이트 동작시 완전 공핍이 용이하도록 변경해주는 본 발명은 포토다이오드를 적용하는 이미지센서의 0.5㎛, 0.35㎛, 0.25㎛ 등에 관계없이 적용이 가능하며, 화소어레이영역이 아닌 주변회로영역에서도 전술한 도핑 프로파일이 요구되는 경우 무리없이 적용할 수 있다.
Photodiodes are the key element of an image sensor. Accordingly, the present invention, which changes the doping profile of the photodiode to facilitate complete depletion during the transfer gate operation, can be applied regardless of 0.5 μm, 0.35 μm, 0.25 μm, etc. of the image sensor to which the photodiode is applied. If the above doping profile is required even in the peripheral circuit area can be applied without any difficulty.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

상술한 본 발명은, 단위화소 내에서 차지하는 포토다이오드의 표면적을 넓힘으로써 이미지센서의 포화신호 특성 및 동적영역을 향상시킬 수 있어, 궁극적으로 이미지센서의 성능을 크게 향상시킬 수 있는 탁월한 효과를 기대할 수 있다.
The present invention described above can improve the saturation signal characteristics and dynamic range of the image sensor by widening the surface area of the photodiode occupied in the unit pixel, and ultimately, an excellent effect of greatly improving the performance of the image sensor can be expected. have.

Claims (11)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 필드절연막이 국부적으로 형성된 반도체층 상에 상기 필드절연막과 떨어진 영역에 게이트전극을 형성하는 단계;Forming a gate electrode in a region away from the field insulating film on the semiconductor layer on which the field insulating film is locally formed; 상기 게이트전극이 형성된 프로파일을 따라 포토다이오드 형성용 절연막을 형성하는 단계;Forming an insulating film for forming a photodiode along the profile in which the gate electrode is formed; 상기 절연막을 선택적으로 식각하여 상기 필드절연막과 상기 게이트전극 사이의 포토다이오드 예정 영역을 오픈시키되, 그 중앙부는 상기 반도체층 표면이 노출되며, 그 주변부는 상기 절연막이 등방성 프로파일을 갖으며 잔류하도록 하는 단계; Selectively etching the insulating film to open a photodiode predetermined region between the field insulating film and the gate electrode, the center portion of which exposes the surface of the semiconductor layer and the peripheral portion of the insulating layer having an isotropic profile ; 상기 포토다이오드 예정 영역 하부에 제2도전형의 포토다이오드용 제1불순물영역을 형성하기 위한 이온주입을 실시하되, 잔류된 상기 절연막의 프로파일이 전사되어 그 하부의 프로파일에서 그 중앙부가 주변부에 비해 상대적으로 깊도록 하는 단계; 및An ion implantation is performed to form a first impurity region for a photodiode of a second conductive type under the photodiode predetermined region, and the remaining profile of the insulating layer is transferred so that its center portion is relatively relative to the periphery of the lower portion of the photodiode. Deepening into; And 이온주입을 실시하여 상기 제1불순불영역 상부의 상기 반도체층 표면에 제1도전형의 포토다이오드용 제2불순물영역을 형성하는 단계Performing ion implantation to form a second impurity region for a photodiode of a first conductivity type on a surface of the semiconductor layer above the first impurity region 를 포함하는 이미지센서 제조 방법.Image sensor manufacturing method comprising a. 제 7 항에 있어서,The method of claim 7, wherein 상기 절연막은 산화막을 포함하는 것을 특징으로 하는 이미지센서 제조 방법.And the insulating film comprises an oxide film. 제 7 항에 있어서,The method of claim 7, wherein 상기 절연막을 1000Å 내지 1500Å의 두께로 형성하는 것을 특징으로 하는 이미지센서 제조 방법.The insulating film is manufactured to an image sensor of claim 1000 to 1500 두께 thickness. 제 7 항에 있어서,The method of claim 7, wherein 상기 절연막을 식각하는 단계에서 습식식각을 이용하는 것을 특징으로 하는 이미지센서 제조 방법.Method of manufacturing an image sensor, characterized in that using the wet etching in the step of etching the insulating film. 제 7 항에 있어서, The method of claim 7, wherein 상기 절연막을 식각하는 단계에서 상기 노출된 포토다이오드 예정 영역과 상기 잔류하는 절연막의 면적비가 3:2가 되도록 하는 것을 특징으로 하는 이미지센서 제조 방법.And etching the insulating film so that an area ratio of the exposed photodiode predetermined region to the remaining insulating film is 3: 2.
KR1020010088684A 2001-12-31 2001-12-31 Image sensor with improved light sensitivityy and fabricating method of the same KR100748345B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010088684A KR100748345B1 (en) 2001-12-31 2001-12-31 Image sensor with improved light sensitivityy and fabricating method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010088684A KR100748345B1 (en) 2001-12-31 2001-12-31 Image sensor with improved light sensitivityy and fabricating method of the same

Publications (2)

Publication Number Publication Date
KR20030058269A KR20030058269A (en) 2003-07-07
KR100748345B1 true KR100748345B1 (en) 2007-08-09

Family

ID=32216182

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010088684A KR100748345B1 (en) 2001-12-31 2001-12-31 Image sensor with improved light sensitivityy and fabricating method of the same

Country Status (1)

Country Link
KR (1) KR100748345B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61183958A (en) * 1985-02-12 1986-08-16 Fuji Photo Film Co Ltd Solid-state photo detector
JP2000091550A (en) * 1998-09-09 2000-03-31 Matsushita Electronics Industry Corp Solid image pickup device and manufacture thereof
JP2000124496A (en) * 1998-10-21 2000-04-28 Nec Corp Semiconductor light reception device and its manufacture
KR20010061349A (en) * 1999-12-28 2001-07-07 박종섭 Image sensor and method for fabrocating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61183958A (en) * 1985-02-12 1986-08-16 Fuji Photo Film Co Ltd Solid-state photo detector
JP2000091550A (en) * 1998-09-09 2000-03-31 Matsushita Electronics Industry Corp Solid image pickup device and manufacture thereof
JP2000124496A (en) * 1998-10-21 2000-04-28 Nec Corp Semiconductor light reception device and its manufacture
KR20010061349A (en) * 1999-12-28 2001-07-07 박종섭 Image sensor and method for fabrocating the same

Also Published As

Publication number Publication date
KR20030058269A (en) 2003-07-07

Similar Documents

Publication Publication Date Title
JP4224036B2 (en) Image sensor with embedded photodiode region and method of manufacturing the same
US7915652B2 (en) Integrated infrared and color CMOS imager sensor
JP3584196B2 (en) Light receiving element and photoelectric conversion device having the same
KR100384836B1 (en) Image sensor and method for fabricating the same
KR100790210B1 (en) Image sensor and fabricating method of thesame
KR100893054B1 (en) Imase sensor with improved capability of protection against crosstalk and method for fabricating thereof
KR100748345B1 (en) Image sensor with improved light sensitivityy and fabricating method of the same
KR100873812B1 (en) Image sensor with improved charge capacity and fabricating method of the same
KR100440775B1 (en) Image sensor and fabricating method of the same
KR100748314B1 (en) Image sensor and fabricating method of the same
KR100535911B1 (en) CMOS image sensor and its fabricating method
KR100851497B1 (en) Imase sensor with improved capability of low light level and method for fabricating thereof
KR20030000654A (en) A fabricating method of image sensor
KR20030056060A (en) Image sensor with improved charge capacity and fabricating method of the same
KR100813801B1 (en) Image sensor with improved light sensitivity and fabricating method of the same
KR20040058733A (en) Method for fabricating CMOS image sensor with spacer block mask
KR100790229B1 (en) Image sensor and fabricating method of the same
KR20010004105A (en) Image sensor and method for fabricating the same
KR20010004106A (en) Image sensor and method for fabricating the same
KR100714604B1 (en) Image sensor and method for manufacturing the same
KR20030057677A (en) Image sensor with improved charge capacity and fabricating method of the same
KR100790286B1 (en) Fabricating method of image sensor
KR20070033694A (en) MOS image sensor manufacturing method
KR101266249B1 (en) Pixel in cmos image sensor and fabricting method thereof
KR100749254B1 (en) Fabricating method of image sensor with improved charge transfer efficiency

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20110728

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20120727

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee