KR100749254B1 - Fabricating method of image sensor with improved charge transfer efficiency - Google Patents

Fabricating method of image sensor with improved charge transfer efficiency Download PDF

Info

Publication number
KR100749254B1
KR100749254B1 KR1020010086221A KR20010086221A KR100749254B1 KR 100749254 B1 KR100749254 B1 KR 100749254B1 KR 1020010086221 A KR1020010086221 A KR 1020010086221A KR 20010086221 A KR20010086221 A KR 20010086221A KR 100749254 B1 KR100749254 B1 KR 100749254B1
Authority
KR
South Korea
Prior art keywords
gate electrode
image sensor
region
insulating film
film
Prior art date
Application number
KR1020010086221A
Other languages
Korean (ko)
Other versions
KR20030056062A (en
Inventor
박재영
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020010086221A priority Critical patent/KR100749254B1/en
Publication of KR20030056062A publication Critical patent/KR20030056062A/en
Application granted granted Critical
Publication of KR100749254B1 publication Critical patent/KR100749254B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 이미지센서에 관한 것으로, 특히 이미지센서의 전하운송효율을 향상시키기에 적합한 이미지센서 제조 방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 제1도전형의 반도체층 상에 게이트전극용 전도막과 절연막을 차례로 형성하는 단계; 상기 절연막을 선택적으로 식각하여 게이트전극 영역을 정의하되, 상기 절연막 양측면에 경사를 갖도록 하는 단계; 이온주입을 실시하여 상기 반도체층 하부에 제2도전형의 포토다이오드용 제1불순물영역을 형성하되, 상기 절연막의 경사진 부분의 상측에 얼라인되어 상기 정의된 게이트전극 영역과 중첩되도록 하는 단계; 및 상기 절연막을 식각마스크로 하여 상기 게이트전극용 전도막을 식각하여 게이트전극을 형성하는 단계를 포함하는 이미지센서 제조 방법을 제공한다.
The present invention relates to an image sensor, and in particular to provide a method for manufacturing an image sensor suitable for improving the charge transport efficiency of the image sensor, the present invention for this purpose, the conductive for the gate electrode on the semiconductor layer of the first conductivity type Sequentially forming a film and an insulating film; Selectively etching the insulating film to define a gate electrode region, wherein the insulating film has a slope on both sides of the insulating film; Performing ion implantation to form a first impurity region for a photodiode of a second conductivity type under the semiconductor layer, wherein the first impurity region is aligned above the inclined portion of the insulating layer so as to overlap the defined gate electrode region; And forming a gate electrode by etching the conductive film for the gate electrode using the insulating layer as an etching mask.

포토다이오드, 이미지센서, 전하운송효율, 트랜스퍼 게이트, 게이트전극.Photodiode, image sensor, charge transport efficiency, transfer gate, gate electrode.

Description

전하운송효율을 향상시키기 위한 이미지센서 제조 방법{Fabricating method of image sensor with improved charge transfer efficiency} Fabrication method of image sensor with improved charge transfer efficiency             

도 1은 종래기술에 따른 이미지센서를 도시한 단면도,1 is a cross-sectional view showing an image sensor according to the prior art,

도 2는 개선된 종래기술에 따른 이미지센서를 도시한 단면도,2 is a cross-sectional view showing an image sensor according to the improved prior art;

도 3a 내지 도 3d는 본 발명의 일실시예에 따른 이미지센서 제조 공정을 도시한 단면도.
3A to 3D are cross-sectional views illustrating an image sensor manufacturing process according to an embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

30 : 반도체층 31 : 필드절연막30 semiconductor layer 31 field insulating film

32 : 폴리실리콘막 33 : 텅스텐 실리사이드막32 polysilicon film 33 tungsten silicide film

34 : 절연막 36 : n-영역 34 insulating film 36 n-region

37 : 스페이서 38 : P0영역37: spacer 38: P0 area

39 : 센싱확산영역
39: sensing diffusion area

본 발명은 이미지센서에 관한 것으로 특히, 전하운송효율을 향상시키기 위한이미지센서 제조 방법에 관한 것이다.The present invention relates to an image sensor, and more particularly, to an image sensor manufacturing method for improving charge transport efficiency.

일반적으로, 이미지센서라 함은 광학 영상(Optical image)을 전기 신호로 변환시키는 반도체소자로서, 이중 전하결합소자(CCD : Charge Coupled Device)는 개개의 MOS(Metal-Oxide-Silicon) 커패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 커패시터에 저장되고 이송되는 소자이며, CMOS(Complementary MOS; 이하 CMOS) 이미지센서는 제어회로(Control circuit) 및 신호처리회로(Signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수만큼 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력(Output)을 검출하는 스위칭 방식을 채용하는 소자이다.In general, an image sensor is a semiconductor device that converts an optical image into an electrical signal. In a double charge coupled device (CCD), individual metal-oxide-silicon (MOS) capacitors are very different from each other. A device in which charge carriers are stored and transported in a capacitor while being located in close proximity, and CMOS (Complementary MOS) image sensor is a CMOS technology that uses a control circuit and a signal processing circuit as peripheral circuits. Is a device that employs a switching method that creates MOS transistors by the number of pixels and sequentially detects the output using them.

이러한 다양한 이미지센서를 제조함에 있어서, 이미지센서의 감광도(Photo sensitivity)를 증가시키기 위한 노력들이 진행되고 있는 바, 그 중 하나가 집광기술이다. 예컨대, CMOS 이미지센서는 빛을 감지하는 포토다이오드와 감지된 빛을 전기적 신호로 처리하여 데이터화하는 CMOS 로직회로부분으로 구성되어 있는 바, 광감도를 높이기 위해서는 전체 이미지센서 면적에서 포토다이오드의 면적이 차지하는 비율(이를 통상 Fill Factor"라 한다)을 크게 하려는 노력이 진행되고 있다.In the manufacture of such various image sensors, efforts are being made to increase the photo sensitivity of the image sensor, one of which is a condensing technology. For example, a CMOS image sensor is composed of a photodiode for detecting light and a portion of a CMOS logic circuit for processing the detected light into an electrical signal to make data. To increase light sensitivity, the ratio of the photodiode to the total image sensor area is increased. Efforts have been made to increase (usually referred to as Fill Factor).

도 1은 종래기술에 따른 이미지센서를 도시한 단면도이다.1 is a cross-sectional view showing an image sensor according to the prior art.

도 1을 참조하면, 고농도의 P++기판(10)과 P-Epi층(11)이 적층된 반도체층(이하 반도체층이라 함) 내부에 P형 불순물영역(17, 이하 P0영역이라 함)과 N형 불 순물영역(15, 이하 n-영역이라 함)을 구비하는 포토다이오드(PD)가 이온주입 등의 공정을 통해 형성되어 있으며, 포토다이오드(PD)의 일측에 접하는 필드절연막(12) 반도체층에 국부적으로 형성되어 있으며, 포토다이오드의 타측에 그 일측이 접하는 반도체층 상에 게이트전극 패턴 즉, 트랜스퍼 게이트(Tx)가 형성되어 있으며, 게이트전극 패턴(Tx)의 타측에 접하는 고농도 N형(n+)의 센싱확산영역(18, FD)이 형성되어 있다.Referring to FIG. 1, a P-type impurity region (hereinafter referred to as a P0 region) and an N inside a semiconductor layer (hereinafter referred to as a semiconductor layer) on which a high concentration P ++ substrate 10 and a P-Epi layer 11 are stacked. A photodiode PD having a type impurity region 15 (hereinafter referred to as n-region) is formed through a process such as ion implantation, and the semiconductor layer of the field insulating film 12 in contact with one side of the photodiode PD. And a gate electrode pattern, that is, a transfer gate Tx, is formed on a semiconductor layer which is locally formed at the other side of the photodiode, and is in contact with the other side of the gate electrode pattern Tx. Sensing diffusion region 18 (FD) is formed.

여기서, 게이트전극 패턴(Tx)은 게이트절연막(13)과 폴리실리콘 또는 텅스텐 실리사이드 등이 단독 또는 적층된 구조의 게이트전극(14)과 그 측벽에 질화막, 산화막 또는 산화질화막 등을 포함하는 스페이서(16)가 형성되어 있다.Here, the gate electrode pattern Tx may include a spacer 16 including a gate electrode 14 having a structure in which the gate insulating layer 13 and polysilicon or tungsten silicide or the like are stacked alone, and a nitride film, an oxide film, or an oxynitride film on a sidewall thereof. ) Is formed.

부연하자면, 이미지센서 소자의 단위 화소는 수광영역인 포토다이오드와 포토다이오드에서 생성된 전자를 센싱영역으로 전송할 수 있는 능력이 요구된다. 따라서, 종래의 이미지센서 소자는 포토다이오드의 N형 불순물영역(n-영역)을 트랜스퍼 게이트에 접하게 함으로써 트랜스퍼 게이트 전극에 전원전압을 가하여 전하를 전송하는 동작을 하는 경우에 포토다이오드의 n-영역에 미치는 전위(Fringing field)를 커지게 하여 n-영역의 전하를 잘 끌어내어 전송할 수 있도록 하고 있다.In other words, the unit pixel of the image sensor device is required to transmit a photodiode, which is a light receiving region, and an electron generated in the photodiode, to the sensing region. Therefore, in the conventional image sensor device, the N-type impurity region (n-region) of the photodiode is brought into contact with the transfer gate to apply a power supply voltage to the transfer gate electrode to transfer charges to the n-region of the photodiode. The effect is to increase the fringing field so that the charge in the n-region can be easily transferred and transferred.

한편, 전술한 도 1에서의 n-영역(15)은 게이트전극 패턴(Tx)의 일측에 얼라인되어 있는 바, 이 경우 P0영역(17)의 확산으로 인해 n-영역(15)과 게이트전극 패턴(Tx)의 채널 부분과의 통로에 전위 장벽이 형성되어 전하운송을 방해하게 되므로 전하운송효율이 감소하게 된다.Meanwhile, the n-region 15 in FIG. 1 described above is aligned with one side of the gate electrode pattern Tx. In this case, the n-region 15 and the gate electrode are diffused due to the diffusion of the P0 region 17. Since the potential barrier is formed in the passage with the channel portion of the pattern Tx, it hinders the charge transport, thereby reducing the charge transport efficiency.

또한, 전위장벽의 형성은 센싱확산영역으로 전송되지 않는 전자가 발생하기 때문에 이미지센서의 특성을 열화시키게 된다.In addition, the formation of the potential barrier causes deterioration of characteristics of the image sensor because electrons are not transferred to the sensing diffusion region.

따라서, n-영역을 게이트전극(Tx) 하부까지 확장시키기 위한 노력이 진행되었는 바, 도 2는 개선된 종래기술에 따른 이미지센서를 도시한 단면도이며, 전술한 도 1과 동일한 구성요소에 대해서는 동일 부호를 사용하였으며, 그 설명은 생략한다.Therefore, efforts have been made to extend the n-region to the lower portion of the gate electrode Tx. FIG. 2 is a cross-sectional view illustrating an improved conventional image sensor, and the same components as those of FIG. The sign is used and the description is omitted.

도 2에서는 도 1과는 달리 n-영역(15)이 게이트전극 패턴(Tx) 하부로 확장되어 형성된 것으로, 이는 주로 경사(Tilt) 이온주입을 이용하여 형성하는 것으로, 도 1에 비해서는 향상된 전하운송효율을 기대할 수 있을지라도, 경사 이온주입 공정 상의 한계로 인하여 그 한계점을 드러내고 있는 실정이다.
In FIG. 2, unlike FIG. 1, the n-region 15 is formed to extend under the gate electrode pattern Tx. The n-region 15 is formed by using a tilt ion implantation. Although the transportation efficiency can be expected, the limitation is revealed due to the limitation in the gradient ion implantation process.

상기와 같은 종래 기술의 문제점을 해결하기 위해 제안된 본 발명은, 이미지센서의 전하운송효율을 향상시키기에 적합한 이미지센서 제조 방법을 제공하는데 그 목적이 있다.
The present invention proposed to solve the problems of the prior art as described above, an object of the present invention is to provide an image sensor manufacturing method suitable for improving the charge transport efficiency of the image sensor.

상기 목적을 달성하기 위하여 본 발명은, 제1도전형의 반도체층 상에 게이트전극용 전도막과 절연막을 차례로 형성하는 단계; 상기 절연막을 선택적으로 식각하여 게이트전극 영역을 정의하되, 상기 절연막 양측면에 경사를 갖도록 하는 단계; 이온주입을 실시하여 상기 반도체층 하부에 제2도전형의 포토다이오드용 제1불 순물영역을 형성하되, 상기 절연막의 경사진 부분의 상측에 얼라인되어 상기 정의된 게이트전극 영역과 중첩되도록 하는 단계; 및 상기 절연막을 식각마스크로 하여 상기 게이트전극용 전도막을 식각하여 게이트전극을 형성하는 단계를 포함하는 이미지센서 제조 방법을 제공한다.
In order to achieve the above object, the present invention comprises the steps of sequentially forming a conductive film for the gate electrode and the insulating film on the semiconductor layer of the first conductivity type; Selectively etching the insulating film to define a gate electrode region, wherein the insulating film has a slope on both sides of the insulating film; Performing ion implantation to form a first impurity region for a photodiode of a second conductivity type under the semiconductor layer, wherein the first impurity region is aligned above the inclined portion of the insulating layer so as to overlap the defined gate electrode region ; And forming a gate electrode by etching the conductive film for the gate electrode using the insulating layer as an etching mask.

본 발명은 게이트전극용 전도막과 절연막을 차례로 증착한 후, 절연막을 그 측벽에 경사를 갖도록 패터닝하여 게이트전극 영역을 정의한 다음, 포토다이오드의 깊은 N형 불순물영역 형성을 위한 이온주입 마스크를 이용한 이온주입 공정을 통해 n-영역을 형성하므로, 전술한 절연막의 경사를 갖는 측벽의 상대적으로 낮은 두께에 의해 그 하부까지 n-영역이 형성되므로 후속 게이트전극 하부까지 더욱 넓게 확장된 n-영역을 형성할 수 있어, 전하운송효율을 향상시키는 것을 기술적 특징으로 한다.
The present invention defines a gate electrode region by sequentially depositing a conductive film for a gate electrode and an insulating film, patterning the insulating film so as to have a slope on the sidewall thereof, and then using an ion implantation mask for forming a deep N-type impurity region of the photodiode. Since the n-region is formed through the implantation process, the n-region is formed to the lower portion by the relatively low thickness of the sidewall having the inclination of the insulating film described above, so that the n-region can be formed to be extended to the lower portion of the subsequent gate electrode. It is possible to improve the charge transport efficiency, the technical feature.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명하는 바, 도 3a 내지 도 3d는 본 발명의 일실시예에 따른 이미지센서 제조 공정을 도시한 단면도이다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. 3A to 3D are cross-sectional views illustrating an image sensor manufacturing process according to an exemplary embodiment of the present invention.

먼저, 도 3a에 도시된 바와 같이 P형의 반도체층(30)에 STI(Shallow Trench Isolation) 또는 LOCOS(LOCal Oxidation of Silicon) 구조의 필드절연막(31)을 형성하는 바, 여기서 반도체층(30)은 고농도인 P++층 및 P-에피층이 적층된 것을 이 용하는 바, 도면의 간략화를 위해 생략하였다.First, as shown in FIG. 3A, a field insulating film 31 having a shallow trench isolation (STI) or a LOCal oxide of silicon (LOCOS) structure is formed in a P-type semiconductor layer 30, where the semiconductor layer 30 is formed. Since the high concentration of the P + + layer and the P- epi layer is used to be stacked, it is omitted for the sake of simplicity of the drawings.

이어서, 반도체층(30) 상에 게이트전극용 전도막 즉, 폴리실리콘막(32)과 텅스텐 실리사이드막(33)을 차례로 형성하는 바, 이외에도 텅스텐 등 다양한 금속 등을 단독 또는 적층하여 사용한다.Subsequently, a conductive film for a gate electrode, that is, a polysilicon film 32 and a tungsten silicide film 33 is sequentially formed on the semiconductor layer 30, and various metals such as tungsten are used alone or in a stack.

계속해서, 그 상부에 절연막(34)을 증착한 다음, 게이트전극 형성용 포토레지스트 패턴(도시하지 않음)을 이용하여 절연막(34)을 식각하는 바, 이 때 절연막(34)의 양측벽에 경사를 갖도록 비등방성 식각을 실시함으로써, 게이트전극 영역을 정의한다.
바람직하게 절연막(34)은 산화막을 사용할 수 있다. Subsequently, an insulating film 34 is deposited thereon, and then the insulating film 34 is etched using a photoresist pattern (not shown) for forming a gate electrode. At this time, the insulating film 34 is inclined to both side walls of the insulating film 34. By performing anisotropic etching to have a gate electrode region.
Preferably, the insulating film 34 may use an oxide film.

한편, 폴리실리콘막(32) 하부의 반도체층(30)과의 접촉 계면에 산화막계열의 게이트절연막이 포함되어 있으나, 설명의 간략화를 위해 생략한다.On the other hand, the gate insulating film of the oxide film series is included in the contact interface with the semiconductor layer 30 under the polysilicon film 32, it will be omitted for simplicity of explanation.

다음으로, 도 3b에 도시된 바와 같이 포토다이오드용 n-영역 형성을 위한 이온주입 마스크(35)를 형성한 다음, 전술한 예정된 게이트전극 영역에 얼라인되도록 이온주입을 통해 포토다이오드용 n-영역(26)을 형성한다.Next, as shown in FIG. 3B, the ion implantation mask 35 for forming the n-region for the photodiode is formed, and then the n-region for the photodiode is implanted so as to be aligned with the predetermined gate electrode region described above. (26) is formed.

이 때, 절연막(34) 측면의 경사에 의해 그 중앙에 비해 얇은 부분의 반도체층(30) 하부까지 n-영역(36)이 형성되며, 이온주입시 그 불순물 농도는 통상적인 농도에 준하여 실시하며, 그 이온주입 에너지 또한 전술한 바와 같은 도핑 프로파일을 갖도록 적절히 조절한다.At this time, the n-region 36 is formed by the inclination of the side surface of the insulating film 34 to the lower portion of the semiconductor layer 30, which is thinner than the center thereof. The ion implantation energy is also appropriately adjusted to have the doping profile as described above.

따라서, n-영역(36)은 절연막의 경사진 부분의 폭인 'B'만큼 게이트전극(34)으로 확장된다.Thus, the n-region 36 extends to the gate electrode 34 by 'B', the width of the inclined portion of the insulating film.

다음으로, 도 3c에 도시된 바와 같이 포토레지스트 패턴(35)을 제거한 다음, 절연막(34)을 식각마스크로 하여 텅스텐 실리사이드막(33)과 폴리실리콘막(32)을 식각하여 텅스텐 실리사이드막(33)과 폴리실리콘막(32)이 적층된 게이트전극을 형성한다.Next, as shown in FIG. 3C, after removing the photoresist pattern 35, the tungsten silicide layer 33 and the polysilicon layer 32 are etched using the insulating layer 34 as an etch mask, and the tungsten silicide layer 33 is removed. ) And a polysilicon film 32 are formed.

다음으로, 도 3d에 게이트전극 측벽에 스페이서(37)를 형성한 다음, n-영역(36) 상부의 반도체층(30) 표면에 스페이서(37)에 얼라인되는 P0영역(38)을 형성한 후, 고농도 N형 센싱확산영역(n+, 39)을 형성한다.
Next, a spacer 37 is formed on the sidewall of the gate electrode in FIG. 3D, and then a P0 region 38 aligned with the spacer 37 is formed on the surface of the semiconductor layer 30 on the n-region 36. After that, the high concentration N-type sensing diffusion regions n + and 39 are formed.

전술한 본 발명은, 포토다이오드의 n-영역을 게이트전극(트랜스퍼 게이트)의 하부까지 확장되도록 함으로써, 트랜스퍼 게이트의 채널영역에 포토다이오드의 n-영역을 연결할 수 있어, n-영역에서 트랜스퍼 게이트를 동작시킬 때 전자를 끌어당기는 전위가 잘 형성되기 때문에 포토다이오드에서 모아진 전하를 트랜스퍼 게이트를 통해 완벽하게 전송할 수 있어, 전하운송효율을 향상시킬 수 있음을 실시예를 통해 알아 보았다.
According to the present invention, the n-region of the photodiode is extended to the lower portion of the gate electrode (transfer gate), so that the n-region of the photodiode can be connected to the channel region of the transfer gate, thereby providing a transfer gate in the n-region. Since the potential for attracting electrons is well formed during operation, the charges collected in the photodiode can be completely transferred through the transfer gate, thereby improving the charge transport efficiency.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

상술한 본 발명은, 포토다이오드의 n-영역을 트랜스퍼 게이트 하부까지 확장시켜 전하운송효율을 향상시킬 수 있어, 궁극적으로 이미지센서의 성능을 크게 향상시킬 수 있는 탁월한 효과를 기대할 수 있다. According to the present invention, the n-region of the photodiode can be extended to the lower portion of the transfer gate to improve charge transport efficiency, and ultimately, an excellent effect of greatly improving the performance of the image sensor can be expected.

Claims (4)

제1도전형의 반도체층 상에 게이트전극용 전도막과 절연막을 차례로 형성하는 단계;Sequentially forming a conductive film for a gate electrode and an insulating film on the first conductive semiconductor layer; 상기 절연막을 선택적으로 식각하여 게이트전극 영역을 정의하되, 상기 절연막 양측면에 경사를 갖도록 하는 단계;Selectively etching the insulating film to define a gate electrode region, wherein the insulating film has a slope on both sides of the insulating film; 이온주입을 실시하여 상기 반도체층 하부에 제2도전형의 포토다이오드용 제1불순물영역을 형성하되, 상기 절연막의 경사진 부분의 상측에 얼라인되어 상기 정의된 게이트전극 영역과 중첩되도록 하는 단계; 및Performing ion implantation to form a first impurity region for a photodiode of a second conductivity type under the semiconductor layer, wherein the first impurity region is aligned above the inclined portion of the insulating layer so as to overlap the defined gate electrode region; And 상기 절연막을 식각마스크로 하여 상기 게이트전극용 전도막을 식각하여 게이트전극을 형성하는 단계Forming a gate electrode by etching the conductive film for the gate electrode using the insulating layer as an etch mask 를 포함하는 이미지센서 제조 방법.Image sensor manufacturing method comprising a. 제 1 항에 있어서,The method of claim 1, 상기 절연막은 산화막을 포함하는 것을 특징으로 하는 이미지센서 제조 방법.And the insulating film comprises an oxide film. 제 1 항에 있어서,The method of claim 1, 상기 게이트전극을 형성하는 단계후,After forming the gate electrode, 상기 게이트전극 측벽에 스페이서를 형성하는 단계; 및Forming a spacer on sidewalls of the gate electrode; And 상기 스페이서에 얼라인되는 제1불순물영역 상부의 상기 반도체층 표면에 제1도전형의 포토다이오드용 제2불순물영역을 형성하는 단계Forming a second impurity region for a photodiode of a first conductivity type on a surface of the semiconductor layer on the first impurity region aligned with the spacer; 를 더 포함하는 것을 특징으로 하는 이미지센서 제조 방법.Image sensor manufacturing method comprising a further. 제 1 항 또는 제 3 항에 있어서,The method according to claim 1 or 3, 상기 제1도전형은 P형이며, 상기 제2도전형은 N형인 것을 특징으로 하는 이미지센서 제조 방법.The first conductive type is a P-type, the second conductive type is an image sensor manufacturing method, characterized in that the N-type.
KR1020010086221A 2001-12-27 2001-12-27 Fabricating method of image sensor with improved charge transfer efficiency KR100749254B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010086221A KR100749254B1 (en) 2001-12-27 2001-12-27 Fabricating method of image sensor with improved charge transfer efficiency

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010086221A KR100749254B1 (en) 2001-12-27 2001-12-27 Fabricating method of image sensor with improved charge transfer efficiency

Publications (2)

Publication Number Publication Date
KR20030056062A KR20030056062A (en) 2003-07-04
KR100749254B1 true KR100749254B1 (en) 2007-08-13

Family

ID=32214283

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010086221A KR100749254B1 (en) 2001-12-27 2001-12-27 Fabricating method of image sensor with improved charge transfer efficiency

Country Status (1)

Country Link
KR (1) KR100749254B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315372A (en) * 1992-05-01 1993-11-26 Sony Corp Charge transfer device and manufacture thereof
KR19990069718A (en) * 1998-02-12 1999-09-06 구본준 Gate Forming Method of Solid State Imaging Device
JP2000150847A (en) * 1998-11-17 2000-05-30 Toshiba Corp Solid state imaging device
KR100269549B1 (en) * 1996-04-19 2000-10-16 가네꼬 히사시 Charge coupled device of two pahse clock type and method of fabricating the same
JP2001015727A (en) * 1999-06-30 2001-01-19 Toshiba Corp Solid-state image pickup device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315372A (en) * 1992-05-01 1993-11-26 Sony Corp Charge transfer device and manufacture thereof
KR100269549B1 (en) * 1996-04-19 2000-10-16 가네꼬 히사시 Charge coupled device of two pahse clock type and method of fabricating the same
KR19990069718A (en) * 1998-02-12 1999-09-06 구본준 Gate Forming Method of Solid State Imaging Device
JP2000150847A (en) * 1998-11-17 2000-05-30 Toshiba Corp Solid state imaging device
JP2001015727A (en) * 1999-06-30 2001-01-19 Toshiba Corp Solid-state image pickup device

Also Published As

Publication number Publication date
KR20030056062A (en) 2003-07-04

Similar Documents

Publication Publication Date Title
KR100619396B1 (en) CMOS Image sensor and its fabricating method
JP2006041538A (en) Image sensor having enhanced charge transmission efficiency and its fabrication process
KR20060010888A (en) Image sensor with improved charge transfer efficiency and method for fabrication thereof
US20070145443A1 (en) CMOS Image Sensor and Method of Manufacturing the Same
US20060284223A1 (en) CMOS image sensor and manufacturing method thereof
KR100748323B1 (en) A fabricating method of image sensor
KR100748324B1 (en) fabricating method Image sensor
KR100893054B1 (en) Imase sensor with improved capability of protection against crosstalk and method for fabricating thereof
KR100776151B1 (en) A fabricating method of image sensor with improved high intergation
KR100790233B1 (en) Fabricating method of image sensor
KR100749254B1 (en) Fabricating method of image sensor with improved charge transfer efficiency
KR100535911B1 (en) CMOS image sensor and its fabricating method
KR100977099B1 (en) Method for fabricating cmos image sensor with improved margin of silicide process
KR100790287B1 (en) Fabricating method of Image sensor
KR100619408B1 (en) Imase sensor with improved capability of protection against crosstalk and method for fabricating thereof
KR100870823B1 (en) Imase sensor and method for fabricating of the same
KR100788483B1 (en) Pixel structure of image sensor and manufacturing method
KR100748314B1 (en) Image sensor and fabricating method of the same
KR100790286B1 (en) Fabricating method of image sensor
KR20040003988A (en) Imase sensor and method for fabricating of the same
KR20040058754A (en) CMOS image sensor and method for fabricating thereof
KR20070033694A (en) MOS image sensor manufacturing method
KR100730470B1 (en) Method for manufacturing image sensor
KR100535920B1 (en) Method for fabricating CMOS Image sensor
KR100793609B1 (en) Image sensor and method for fabricating the same

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110728

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20120727

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee