KR100619408B1 - Imase sensor with improved capability of protection against crosstalk and method for fabricating thereof - Google Patents

Imase sensor with improved capability of protection against crosstalk and method for fabricating thereof Download PDF

Info

Publication number
KR100619408B1
KR100619408B1 KR1020020061733A KR20020061733A KR100619408B1 KR 100619408 B1 KR100619408 B1 KR 100619408B1 KR 1020020061733 A KR1020020061733 A KR 1020020061733A KR 20020061733 A KR20020061733 A KR 20020061733A KR 100619408 B1 KR100619408 B1 KR 100619408B1
Authority
KR
South Korea
Prior art keywords
substrate
photodiode
epi layer
region
layer
Prior art date
Application number
KR1020020061733A
Other languages
Korean (ko)
Other versions
KR20040032542A (en
Inventor
황준
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020020061733A priority Critical patent/KR100619408B1/en
Publication of KR20040032542A publication Critical patent/KR20040032542A/en
Application granted granted Critical
Publication of KR100619408B1 publication Critical patent/KR100619408B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689MOS based technologies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1463Pixel isolation structures

Abstract

본 발명은 이미지센서에 관한 것으로, 특히 인접 화소간의 크로스 토크를 감소시킬 수 있는 이미지센서 및 그 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 고농도의 제1도전형의 기판; 상기 기판 상의 3㎛ 내지 5㎛의 두께를 갖는 제1도전형의 에피층; 및 상기 에피층 표면으로부터 상기 기판 영역까지 확장되어 형성된 포토다이오드를 포함하는 이미지센서를 제공한다.The present invention relates to an image sensor, and more particularly, to provide an image sensor capable of reducing cross talk between adjacent pixels, and a method of manufacturing the same. To this end, the present invention provides a high concentration first conductive substrate; An epitaxial layer of a first conductivity type having a thickness of 3 μm to 5 μm on the substrate; And a photodiode extending from the epi layer surface to the substrate region.

또한, 본 발명은, 고농도의 제1도전형의 기판; 상기 기판 상의 제1도전형의 에피층; 상기 에피층 표면으로부터 상기 기판 영역까지 확장되어 형성된 포토다이오드; 상기 포토다이오드의 일측에 접하는 상기 에피층에 배치된 필드절연막; 및 상기 필드절연막 하부에 상기 필드절연막의 폭을 가지고 상기 기판 영역까지 확장되어 형성된 제1도전형의 채널 스탑 영역을 포함하는 이미지센서를 제공한다.In addition, the present invention, a high concentration first conductive substrate; An epitaxial layer of a first conductivity type on the substrate; A photodiode extending from the epi layer surface to the substrate region; A field insulating film disposed on the epi layer in contact with one side of the photodiode; And a channel stop region of a first conductivity type formed under the field insulation layer and extending to the substrate region with a width of the field insulation layer.

또한, 본 발명은, 고농도의 제1도전형의 기판에 3㎛ 내지 5㎛의 두께를 갖는 제1도전형의 에피층을 형성하는 단계; 및 이온주입을 실시하여 에피층 표면으로부터 상기 기판 영역까지 확장된 포토다이오드를 형성하는 단계를 포함하는 이미지센서 제조방법을 제공한다.In addition, the present invention comprises the steps of forming an epitaxial layer of the first conductive type having a thickness of 3㎛ to 5㎛ on the substrate of the first conductivity type of high concentration; And performing ion implantation to form a photodiode extended from the epi layer surface to the substrate region.

전위구배, 에피층, 이미지센서, 크로스 토크(Crosstalk), 포토다이오드, 채널 스탑 영역.Potential gradient, epi layer, image sensor, crosstalk, photodiode, channel stop area.

Description

크로스 토크를 방지할 수 있는 이미지센서 및 그 제조 방법{Imase sensor with improved capability of protection against crosstalk and method for fabricating thereof} Imaging sensor with improved capability of protection against crosstalk and method for fabricating             

도 1은 종래기술에 따른 이미지센서를 도시한 단면도.1 is a cross-sectional view showing an image sensor according to the prior art.

도 2는 본 발명의 일실시예에 따른 이미지센서를 도시한 단면도.2 is a cross-sectional view showing an image sensor according to an embodiment of the present invention.

도 3a 내지 도 3c는 본 발명의 일실시예에 따른 이미지센서 제조 공정을 도시한 단면도.3A to 3C are cross-sectional views illustrating an image sensor manufacturing process according to an embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

20a : 고농도 P형 기판 20b : P형 에피층20a: high concentration P-type substrate 20b: P-type epi layer

21 : 필드절연막 22 : 게이트산화막21: field insulating film 22: gate oxide film

23 : 게이트 전도막 24 : 스페이서23: gate conductive film 24: spacer

P+ : 채널 스탑 영역 n+ : 플로팅 센싱 노드P +: channel stop area n +: floating sensing node

PD : 포토다이오드PD: Photodiode

본 발명은 이미지센서에 관한 것으로, 더욱 상세하게는 인접 화소(Pixel)간의 크로스 토크(Crosstalk)를 방지할 수 있는 이미지센서 및 그 제조방법에 관한 것이다.The present invention relates to an image sensor, and more particularly, to an image sensor capable of preventing crosstalk between adjacent pixels and a method of manufacturing the same.

일반적으로, 이미지센서라 함은 광학 영상(Optical image)을 전기 신호로 변환시키는 반도체소자로서, 이중 전하결합소자(CCD : Charge Coupled Device)는 개개의 MOS(Metal-Oxide-Silicon) 캐패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 캐패시터에 저장되고 이송되는 소자이며, CMOS(Complementary MOS; 이하 CMOS) 이미지센서는 제어회로(Control circuit) 및 신호처리회로(Signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수만큼 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력(Output)을 검출하는 스위칭 방식을 채용하는 소자이다.In general, an image sensor is a semiconductor device that converts an optical image into an electric signal, and a charge coupled device (CCD) has individual metal-oxide-silicon (MOS) capacitors that are very different from each other. A device in which charge carriers are stored and transported in a capacitor while being in close proximity, and a CMOS (Complementary MOS) image sensor is a CMOS technology that uses a control circuit and a signal processing circuit as peripheral circuits. Is a device that employs a switching method that creates MOS transistors by the number of pixels and sequentially detects the output using them.

이러한 다양한 이미지센서를 제조함에 있어서, 이미지센서의 감광도(Photo sensitivity)를 증가시키기 위한 노력들이 진행되고 있는 바, 그 중 하나가 집광기술이다. 예컨대, CMOS 이미지센서는 빛을 감지하는 포토다이오드와 감지된 빛을 전기적 신호로 처리하여 데이터화하는 CMOS 로직회로부분으로 구성되어 있는 바, 광감도를 높이기 위해서는 전체 이미지센서 면적에서 포토다이오드의 면적이 차지하는 비율 즉, 필팩터(Fill factor)를 크게 하려는 노력이 진행되고 있다.In the manufacture of such various image sensors, efforts are being made to increase the photo sensitivity of the image sensor, one of which is a condensing technology. For example, a CMOS image sensor is composed of a photodiode for detecting light and a portion of a CMOS logic circuit for processing the detected light into an electrical signal to make data. To increase light sensitivity, the ratio of the photodiode to the total image sensor area is increased. In other words, efforts are being made to increase the fill factor.

도 1은 종래기술에 따른 이미지센서를 도시한 단면도인 바, 여기서 반도체층(10)은 고농도인 P++ 층(10a) 및 P-Epi층(10b)이 적층된 것으로, 이하 반도체층(10)이라 한다.1 is a cross-sectional view illustrating an image sensor according to the related art, in which the semiconductor layer 10 is formed by stacking a high concentration of a P ++ layer 10a and a P-Epi layer 10b, hereinafter referred to as a semiconductor layer 10. do.

도 1을 참조하면, 반도체층(10)에 국부적으로 얕은트렌치구조(Shallow Trench Isolation; 이하 STI라 함)의 필드절연막(11)이 형성되어 있으며, 필드 절연막(11)과 떨어진 영역에 게이트산화막(12)과 게이트전극용 전도막(13)으로 이루어진 게이트전극 예컨대, 트랜스퍼 게이트(Transfer gate)가 형성되어 있다. 이는 포토다이오드에서 플로팅 센싱 노드(Floating sensing node; 이하 FD라 함)로 광전자를 운반하기 위한 역할을 한다. Referring to FIG. 1, a field insulating film 11 having a shallow trench structure (hereinafter, referred to as STI) is formed in the semiconductor layer 10, and the gate oxide film ( 12 and a gate electrode, for example, a transfer gate, formed of the conductive film 13 for the gate electrode. This serves to transport the optoelectronics from the photodiode to the floating sensing node (hereinafter referred to as FD).

필드절연막(11)과 게이트전극에 접하는 포토다이오드용 불순물 영역(이하 n-영역이라 함)이 반도체층(10) 내부에 소정의 깊이로 형성되어 있으며, 이는 저농도의 불순물을 예컨대, 160KeV ∼ 180KeV의 고에너지를 이용하여 이온주입한 것이다.An impurity region for photodiode (hereinafter referred to as n-region) in contact with the field insulating film 11 and the gate electrode is formed in the semiconductor layer 10 to a predetermined depth, and this impurity has a low concentration of, for example, 160KeV to 180KeV. It is ion implanted using high energy.

게이트전극 측벽에 스페이서(14)가 형성되어 후속 이온주입을 통한 얕은 드레인 접합(Lightly Doped Drain; 이하 LDD라 함)을 형성하여 핫 캐리어(Hot carrier) 효과 등을 억제하도록 하며, FD 형성을 위한 고농도의 N형 불순물을 이온주입에 의한 고농도의 n형 불순물 영역(소스/드레인; 이하 n+영역이라 함)이 형성되어 있으며, n-영역의 상부와 반도체층(10) 표면에 접하는 포토다이오드용 P형 불순물 영역(이라 P0영역이라 함)이 형성되어 있다.Spacers 14 are formed on the sidewalls of the gate electrodes to form lightly doped drains (LDDs) through subsequent ion implantation to suppress hot carrier effects and the like, and to form high concentrations for FD formation. A high concentration n-type impurity region (source / drain; hereinafter referred to as n + region) is formed by ion implantation of the N-type impurity, and the P-type photodiode contacting the upper portion of the n-region and the surface of the semiconductor layer 10 An impurity region (hereinafter referred to as P0 region) is formed.

CMOS 이미지센서의 제조 공정이 점차 고집적화되어 감에 따라 많은 문제점을 야기하고 있다. 그 중에 하나가 광에너지에의 광전효과에 의해 발생한 전자를 이용 하여 데이타를 코드화하고 있는 이미지센서에서 인접된 화소간의 데이타 믹스(Data mix) 즉, 크로스 토크 문제로서 반드시 해결해야 할 과제이다.As the manufacturing process of the CMOS image sensor is increasingly integrated, there are many problems. One of them is a problem that must be solved as a data mix, that is, a cross talk problem, between adjacent pixels in an image sensor encoding data using electrons generated by the photoelectric effect on light energy.

광전효과는 광에너지가 실리콘 격자 사이로 침투하여 광에너지에 의해 실리콘 격자에서의 전자를 탈리시켜 전자 정공 쌍(Electron Hole Pair; 이하 EHP라 함)을 생성시키는 것이다. 이러한 광전효과는 전하공핍영역애서 가장 많이 발생하며 전자가 많거나(예컨대, n+영역) 또는 정공이 과잉(예컨대, p+영역) 일수록 그 발생빈도가 작다. The photoelectric effect is that light energy penetrates through the silicon lattice to desorb electrons from the silicon lattice by the light energy to generate an electron hole pair (hereinafter referred to as EHP). This photoelectric effect occurs most frequently in the charge depletion region, and the more frequently the electrons (eg, the n + region) or the excess holes (eg, the p + region) occur, the smaller the occurrence frequency is.

한편, 전술한 광전효과에 의한 이미지센서의 포토다이오드에서의 EHP의 거동을 도 1을 살펴보면 'A'와 같이 P-Epi층(10b)으로 입사된 광은 P-Epi층(10b)의 실리콘 격자에서 전자(e)를 탈리시켜 전자(e)가 비어있는 정공(H)을 생성하는 즉, EHP를 형성한다. 이 경우 정공(H)은 하부의 고농도의 P형 기판 즉, P++ 층(10a)으로 흡수가 이루어지나, 전자(e)는 인접 화소 영역으로의 이동이 매우 용이해지는 바, 크로스 토크를 유발하게 된다.On the other hand, the behavior of the EHP in the photodiode of the image sensor by the above-described photoelectric effect as shown in FIG. In the electron (e) is released from the electron (e) to form an empty hole (H), that is, EHP is formed. In this case, the hole H is absorbed by the lower concentration P-type substrate, that is, the P ++ layer 10a, but the electron e becomes very easy to move to the adjacent pixel region, causing cross talk. .

한편, 'B'와 같이 포토다이오드의 n-영역으로 입사된 광은 실리콘 격자에서 전자(e')를 탈리시켜 전자(e')가 비어있는 정공(H')을 생성하는 즉, EHP를 형성한다. 이 경우 정공(H')은 하부의 고농도의 P형 기판 즉, P++ 층(10a)으로 흡수가 이루어지며, 전자(e')는 포토다이오드 영역 내에 갇히게 되어 인접 화소 영역으로의 이동이 불가능한 바, 크로스 토크의 주요인은 P-Epi층(10b)으로 입사하는 광에 의한 광전효과를 차단하거나 이러한 광전효과에 의해 생성된 전자를 인접 화소 영역으로 이동하지 못하도록 하는 것일 것이다. 그 중 하나의 방법으로 포토다이오드의 n-영역을 충분히 깊게 형성하는 방법을 강구할 수 있다.On the other hand, light incident on the n-region of the photodiode, such as 'B', desorbs electrons e 'from the silicon lattice to generate holes H' with empty electrons e, that is, EHP. do. In this case, the holes H 'are absorbed by the lower concentration P-type substrate, that is, the P ++ layer 10a, and the electrons e' are trapped in the photodiode region and thus cannot move to the adjacent pixel region. The main reason for the cross talk is to block the photoelectric effect by light incident on the P-Epi layer 10b or to prevent the electrons generated by the photoelectric effect from moving to the adjacent pixel region. In one of the methods, a method of forming the n-region of the photodiode sufficiently deep can be devised.

그러나, 상술한 바와 같은 종래의 이미지센서에서는 포토다이오드 상부에 있는 P0 영역의 불순물 확산으로 인해 포토다이오드에서 트랜스터 게이트를 지나 FD에 이르는 전하운송 통로에 P형에 의한 장벽인 전위장벽(Potential barrier)을 형성하여 전하 운송을 방해하게 되며, 이온주입을 통해 형성되는 포토다이오드의 n-영역의 불순물 농도는 포토다이오드 표면에서의 농도가 내부에 비해 낮으므로 n-영역의 최고 농도를 갖는 지점에 비해 트랜스퍼 게이트에 가까운 표면의 n-영역이 포토다이오드의 내부보다 빨리 공핍되기 때문에 전하 운송을 위해 트랜스터 게이트를 동작시킬 때, n-영역에서의 전하 운송에 도움을 구는 전위구배(Fringing field)가 발달하지 못하게 되어 완전한 전하 운송에 방해가 된다. 따라서, 포토다이오드의 용량을 충분히 확보하기 위해 n- 영역을 더욱 깊게 할 수 없게 되며, 크로스 토크에 의한 동작 특성 열화가 발생하게 된다.However, in the conventional image sensor as described above, a potential barrier, which is a P-type barrier, is formed in the charge transport path from the photodiode to the FD through the transfer gate due to the diffusion of impurities in the P0 region above the photodiode. Impeding charge transport, and the impurity concentration in the n-region of the photodiode formed through ion implantation is lower than that in the photodiode, so the transfer is higher than the point having the highest concentration of the n-region. Since the n-area of the surface close to the gate depletes faster than the inside of the photodiode, when operating the transfer gate for charge transport, no fringing field is developed to help charge transport in the n-area. This prevents complete charge transport. Therefore, in order to sufficiently secure the capacity of the photodiode, the n-region cannot be further deepened, resulting in deterioration of operating characteristics due to cross talk.

이러한 광전효과에 의한 크로스 토크의 발생은 그 파장이 길어 침투 깊이가 다른 색광에 비해 상대적으로 깊은 적색광에 의해 주로 발생하며, 이는 통상적으로 사용되는 n-영역의 저면과 P-Epi층(10b)간의 거리는 1㎛ ∼ 3㎛ 정도이며, 적색광의 침투 깊이가 반도체층(10) 표면으로부터 2㎛ ∼ 3㎛의 깊이 까지 깊게 침투하기 때문이다.The occurrence of crosstalk due to the photoelectric effect is mainly caused by the red light relatively deeper than the color light having different penetration depth due to its long wavelength, and this is mainly caused between the bottom of the n-region and the P-Epi layer 10b. This is because the distance is about 1 µm to 3 µm, and the penetration depth of red light penetrates deeply from the surface of the semiconductor layer 10 to a depth of 2 µm to 3 µm.

따라서, 이러한 광전효과에 의한 인접 화소간의 크로스 토크를 방지할 수 있는 근본적인 대책이 필요한 실정이다.Therefore, there is a need for a fundamental countermeasure that can prevent cross talk between adjacent pixels due to the photoelectric effect.

상기와 같은 종래 기술의 문제점을 해결하기 위해 제안된 본 발명은, 인접 화소간의 크로스 토크를 최소화할 수 있는 이미지센서 및 그 제조방법을 제공하는데 그 목적이 있다.
The present invention proposed to solve the problems of the prior art as described above, an object thereof is to provide an image sensor and a method of manufacturing the same that can minimize crosstalk between adjacent pixels.

상기 목적을 달성하기 위하여 본 발명은, 고농도의 제1도전형의 기판; 상기 기판 상의 3㎛ 내지 5㎛의 두께를 갖는 제1도전형의 에피층; 및 상기 에피층 표면으로부터 상기 기판 영역까지 확장되어 형성된 포토다이오드를 포함하는 이미지센서를 제공한다.In order to achieve the above object, the present invention, a high concentration of the first conductivity type substrate; An epitaxial layer of a first conductivity type having a thickness of 3 μm to 5 μm on the substrate; And a photodiode extending from the epi layer surface to the substrate region.

또한, 상기 목적을 달성하기 위한 본 발명은, 고농도의 제1도전형의 기판; 상기 기판 상의 제1도전형의 에피층; 상기 에피층 표면으로부터 상기 기판 영역까지 확장되어 형성된 포토다이오드; 상기 포토다이오드의 일측에 접하는 상기 에피층에 배치된 필드절연막; 및 상기 필드절연막 하부에 상기 필드절연막의 폭을 가지고 상기 기판 영역까지 확장되어 형성된 제1도전형의 채널 스탑 영역을 포함하는 이미지센서를 제공한다.In addition, the present invention for achieving the above object, a high concentration of the first conductivity type substrate; An epitaxial layer of a first conductivity type on the substrate; A photodiode extending from the epi layer surface to the substrate region; A field insulating film disposed on the epi layer in contact with one side of the photodiode; And a channel stop region of a first conductivity type formed under the field insulation layer and extending to the substrate region with a width of the field insulation layer.

또한, 상기 목적을 달성하기 위한 본 발명은, 고농도의 제1도전형의 기판에 3㎛ 내지 5㎛의 두께를 갖는 제1도전형의 에피층을 형성하는 단계; 및 이온주입을 실시하여 에피층 표면으로부터 상기 기판 영역까지 확장된 포토다이오드를 형성하는 단계를 포함하는 이미지센서 제조방법을 제공한다.In addition, the present invention for achieving the above object, forming a first conductive epitaxial layer having a thickness of 3㎛ to 5㎛ on the first conductive substrate of high concentration; And performing ion implantation to form a photodiode extended from the epi layer surface to the substrate region.

본 발명은 포토다이오드 영역이 아닌 P형 에피층 등에 광이 입사하여 광전효과에 의해 발생된 전자가 인접 화소로 침투하여 발생하는 크로스 토크를 방지하기 위해 포토다이오드의 하부 영역(n-영역)이 고농도의 기판 영역(P++영역)과 접하도록 즉, 포토다이오드 하부와 P++영역 사이에 P-에피층이 없도록 P-에피층의 두께를 종래에 비해 얇게(1㎛ ∼ 3㎛) 함으로써, P-에피층에 비해 장파장의 적색광이 입사하도라도 광전효과가 적게 발생하는 P++영역의 특성으로 인해 인접 화소간의 크로스 토크를 감소시킬 수 있으며, 아울러 필드절연막 하부의 P형의 불순물을 이온주입하여 P++영역까지 확장된 채널 스탑 영역을 형성함으로써 크로스 토크를 더욱 더 감소시킬 수 있도록 한다.According to the present invention, the lower region (n-region) of the photodiode has a high concentration in order to prevent crosstalk caused by light entering the P-type epi layer, not the photodiode region, and electrons generated by the photoelectric effect penetrate into adjacent pixels. The thickness of the P-epi layer (1 μm to 3 μm) is reduced so as to be in contact with the substrate region (P ++ region) of the photodiode, that is, there is no P-epi layer between the lower portion of the photodiode and the P ++ region. Compared to the red light of long wavelength, the P ++ region, which generates less photoelectric effect, can reduce cross talk between adjacent pixels. By forming a channel stop region, it is possible to further reduce cross talk.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.

도 2는 본 발명의 일실시예에 따른 이미지센서를 도시한 단면도이다.2 is a cross-sectional view showing an image sensor according to an embodiment of the present invention.

도 2를 참조하면, 이미지센서는 고농도 P형(P++)의 기판(20a)과, 기판(20a) 상에 배치된 P형의 에피층(P-Epi, 20b)과, 에피층(20b)에 국부적으로 배치된 필드절연막(Fox, 21)과, 필드절연막(21) 하부에 필드절연막(21)의 폭을 가지고 기판(20a)에 접하도록 기판(20a) 영역까지 확장되어 형성된 P형의 채널 스탑 영역(P+)과, 에피층(20b) 상에 배치되며 게이트산화막(22)과 게이트전도막(23) 및 그 측벽에 스페이서(24)를 갖는 게이트전극 예컨대, 트랜스퍼 트랜지스터의 게이트(Tx)와, 게이트전극의 일측과 필드절연막(21) 사이에 얼라인 되며 에피층(20b) 표면으로부터 기판(20a) 영역까지 확장되어 형성된 포토다이오드(PD)와, 게이트전극의 타측에 접하는 에피층(20b) 표면으로부터 확장되어 형성된 고농도 N형의 플로팅 센싱 노드(n+)를 구비하여 구성된다.Referring to FIG. 2, the image sensor includes a high concentration P-type (P ++) substrate 20a, a P-type epi layer (P-Epi, 20b) disposed on the substrate 20a, and an epi layer 20b. P-type channel stops formed to extend to the region of the substrate 20a so as to be in contact with the substrate 20a with the field insulation films Fox and 21 disposed locally and under the field insulation film 21 and having the width of the field insulation film 21. A gate electrode disposed on the region P + and the epi layer 20b and having a gate oxide film 22, a gate conductive film 23, and spacers 24 on the sidewall thereof, for example, a gate Tx of a transfer transistor; The photodiode PD is aligned between the one side of the gate electrode and the field insulating film 21 and extends from the surface of the epi layer 20b to the region of the substrate 20a, and the surface of the epi layer 20b in contact with the other side of the gate electrode. And a high concentration N-type floating sensing node (n +) formed therein.

포토다이오드(PD)는 기판(20a)에 접하는 N형의 불순물 영역(n-)과 N형의 불순물 영역(n-)에서 에피층(20b) 표면에 접하며 스페이서(24)에 얼라인된 P형의 불순물 영역(P0)를 포함한다.The photodiode PD is in contact with the surface of the epi layer 20b in the N-type impurity region n- and the N-type impurity region n- in contact with the substrate 20a and is aligned with the spacer 24. Impurity region P0.

한편, 통상의 에피층(20b)의 두께는 7㎛로 사용하는 것이 보통이나, 본 발명에서는 이러한 에피층(20b)의 두께(D)를 3㎛ ∼ 5㎛로 비교적 얇게 함으로 인해 포토다이오드(PD)의 N형 불순물 영역(n-)의 깊이를 깊게하지 않으면서도 포토다이오드(PD)의 N형 불순물 영역(n-)이 기판(20a) 영역에 접하도록 즉, 포토다이오드(PD)와 기판(20a) 사이에 에피층(20b)이 존재하지 않도록 함으로써, 적색광과 같이 그 침투 깊이가 깊은 광으로 인한 크로스 토크를 감소시킬 수 있다.On the other hand, the thickness of the normal epitaxial layer 20b is generally 7 μm, but in the present invention, the thickness D of the epitaxial layer 20b is relatively thin (3 μm to 5 μm), so that the photodiode PD The N-type impurity region n- of the photodiode PD is in contact with the substrate 20a region without increasing the depth of the N-type impurity region n− of the photodiode PD, that is, the photodiode PD and the substrate ( By preventing the epi layer 20b from being present between 20a, cross talk due to light having a deep penetration depth, such as red light, can be reduced.

이는 에피층(20b)에 비해 그 불순물 농도가 높은 기판(20a) 영역의 경우 광전효과에 의해 생성되는 전자를 P형 불순물에 의한 정공(Hole)을 통해 거의 모두 포획할 수 있으므로 가능한 것이다.This is possible in the region of the substrate 20a having a higher impurity concentration than that of the epi layer 20b since the electrons generated by the photoelectric effect can be almost trapped through holes caused by P-type impurities.

또한, 트렌치 형상의 필드절연막(21) 하부에 이온주입 등의 공정을 통해 P형 불순물을 도핑한 다음, 열확산을 통해 P형의 채널 스탑 영역(P+)을 형성한다. 이 때, 채널 스탑 영역(P+)의 깊이를 전술한 포토다이오드(PD)의 깊이(에피층(20b)의 깊이 'D')와 실질적으로 동일하게 함으로써, 만일의 경우 광전효과에 의해 발생한 전자가 기판(20a)의 P형 불순물에 의해 거의 소멸되고 그 일부가 남는다 하더라도 채널 스탑 영역(P+)에 의해 포획되어 인접 화소 영역으로 전달되는 것을 거의 차단할 수 있게 된다.In addition, the P-type impurity is doped into the trench-shaped field insulating layer 21 by a process such as ion implantation, and then a P-type channel stop region P + is formed through thermal diffusion. At this time, by making the depth of the channel stop region P + substantially the same as the depth of the photodiode PD (the depth 'D' of the epi layer 20b), the electrons generated by the photoelectric effect in the case of Even if almost disappeared by a P-type impurity of the substrate 20a and a part thereof remains, it is possible to almost block the capture by the channel stop region P + and transfer to the adjacent pixel region.

전술한 도 2의 이미지센서 구조에서는 P형의 기판(20a)과 P형의 에피층(20b) 및 PNP 구조의 포토다이오드(PD)를 그 일예로 하였고 통상적으로 이러한 도전형을 사용하고 있으나, 그 반대의 극성 즉, 기판과 에피층을 N형으로 하고 포토다이오드를 NPN 구조로 하는 것 역시 가능할 것이다.In the image sensor structure of FIG. 2 described above, the P-type substrate 20a, the P-type epitaxial layer 20b, and the PNP-type photodiode PD are one example, and the conductive type is generally used. It would also be possible to have the opposite polarity, i.e., the substrate and the epi layer being N-type and the photodiode having an NPN structure.

한편, 전술한 도 2의 이미지센서 제조 공정을 도 3a 내지 도 3c를 참조하여 상세히 살펴본다.Meanwhile, the above-described manufacturing process of the image sensor of FIG. 2 will be described in detail with reference to FIGS. 3A to 3C.

도 3a 내지 도 3c는 본 발명의 일실시예에 따른 이미지센서 제조 공정을 도시한 단면도이다.3A to 3C are cross-sectional views illustrating an image sensor manufacturing process according to an embodiment of the present invention.

통상의 이미지센서에서는 고농도인 P형(P++)의 기판(20a) 및 P형 에피층(P-Epi, 20b)이 적층된 것을 이용하는 바, P형 기판(20a)에 에피택셜 성장(Epitaxial growth)을 통해 에피층(20b)을 형성한다.In a typical image sensor, a high concentration of a P-type (P ++) substrate 20a and a P-type epi layer (P-Epi, 20b) are stacked, and thus, epitaxial growth is formed on the P-type substrate 20a. The epi layer 20b is formed through.

한편, 전술한 바와 같이 본 발명에서는 이러한 에피층(20b)의 두께를 통상적인 7㎛ 정도의 두께보다 얇은 3㎛ ∼ 5㎛ 정도의 두께(D)가 되도록 한다.On the other hand, as described above, in the present invention, the thickness of the epi layer 20b is set to a thickness D of about 3 μm to about 5 μm, which is thinner than a thickness of about 7 μm.

에피층(20b) 형성 후, 예컨대, 4개의 트랜지스터 구조의 이미지센서를 제조하는 경우, 이후 열공정에 의한 측면 확산(Lateral diffusion)을 통해 소스 팔로워(Source follower) 역할을 하는 드라이브 트랜지스터의 게이트(Drive gate, Dx)와 스위칭(Switching) 역할로 어드레싱(Addressing)을 할 수 있도록 하는 셀렉 트 트랜지스터의 게이트(Select gate, Sx)를 내포할 수 있도록 P웰(P-well, 도시하지 않음)을 형성시키는 공정을 실시한다. After the epi layer 20b is formed, for example, when fabricating an image sensor having four transistor structures, a gate of a drive transistor serving as a source follower through lateral diffusion by thermal processes is used. forming a P-well (not shown) to contain a gate of a select transistor (Sx) that allows addressing as a gate, Dx) and a switching role. Carry out the process.

이어서, 도 3a에 도시된 바와 같이, 에피층(20a) 상에 패드산화막(25)을 증착한 다음, 패드산화막(25) 상에 트렌치 형성용 포토레지스트 패턴(26)을 형성한다.Subsequently, as illustrated in FIG. 3A, a pad oxide film 25 is deposited on the epitaxial layer 20a, and then a trench forming photoresist pattern 26 is formed on the pad oxide film 25.

이어서 도 2b에 도시된 바와 같이, 포토레지스트 패턴(26)을 마스크로 하여 패드산화막(25)과 에피층(20b)을 선택적으로 식각하여 트렌치(t)를 형성한다.Subsequently, as illustrated in FIG. 2B, a trench t is formed by selectively etching the pad oxide film 25 and the epi layer 20b using the photoresist pattern 26 as a mask.

이 때, 트렌치(t)의 깊이는 통상적인 깊이인 0.2㎛ ∼ 0.5㎛ 정도로 형성함으로써 이후 형성되는 필드절연막이 STI 구조가 되도록 한다.At this time, the depth of the trench t is formed to be about 0.2 µm to 0.5 µm, which is a normal depth, so that the field insulating film formed subsequently becomes an STI structure.

이어서, 포토레지스트 패턴(26)과 패드산화막(25)을 이온주입 마스크로 하여 고농도의 P형 불순물을 트렌치(t) 하부에 이온주입함으로써, 채널 스탑 영역(P+)을 형성하는 바, 트렌치(t) 내부는 물론 하부를 뚫고 에피층(20b) 내부로 깊은 채널 스탑 영역(P+)을 형성한다. 따라서, 채널 스탑 영역(P+)은 채널 스탑 역할을 함과 동시에 포토다이오드 P/N/P 간의 PN 접합에 의한 공핍(Depletion) 영역을 형성하여 포토다이오드의 전극 역할도 겸하게 되며, 입사광(Incident light)에 의해 EHP를 유용하게 형성할 수 있게 한다.Subsequently, a channel stop region P + is formed by ion implanting a high concentration of P-type impurities under the trench t using the photoresist pattern 26 and the pad oxide film 25 as an ion implantation mask. ) And deep channel stop region P + into the epi layer 20b. Accordingly, the channel stop region P + acts as a channel stop and forms a depletion region by PN junction between the photodiodes P / N / P, and also serves as an electrode of the photodiode, and also includes incident light. This makes it possible to form EHP usefully.

이 때, 이온주입 공정을 통해 보론(Boron) 등의 P형 불순물을 트렌치(t) 하부에 도핑한 다음, 열확산을 통해 P형의 채널 스탑 영역(P+)을 형성하며 이 때, 채널 스탑 영역(P+)의 깊이를 전술한 포토다이오드(PD)의 깊이(에피층(20b)의 깊이 'D')와 실질적으로 동일하게 함으로써, 만일의 경우 광전효과에 의해 발생한 전자 가 기판(20a)의 P형 불순물에 의해 거의 소멸되고 그 일부가 남는다 하더라도 채널 스탑 영역(P+)에 의해 포획되어 인접 화소 영역으로 전달되는 것을 거의 차단할 수 있게 된다.At this time, a P-type impurity such as boron is doped into the lower portion of the trench t through an ion implantation process, and then a P-type channel stop region P + is formed through thermal diffusion. By making the depth of P + substantially equal to the depth of the photodiode PD (the depth 'D' of the epi layer 20b) described above, electrons generated by the photoelectric effect in the case of P-type of the substrate 20a are Even if it is almost extinguished by impurities and some of them remain, it is possible to almost block the capture by the channel stop region P + and transfer to the adjacent pixel region.

다음으로 도 2c에 도시된 바와 같이, 산화막 또는 질화막 계열의 물질을 증착하여 트렌치(t)를 충분히 매립하도록 한 다음, 에피층(20b) 표면이 노출될 때까지 화학적 기계적 연마(Chemical Mechanical Polishing; 이하 CMP라 함) 또는 전면식각(Etch back) 등의 평탄화 공정을 실시함으로써, 에피층(20b)에 국부적으로 STI 구조의 필드절연막(21)을 형성한다.Next, as shown in FIG. 2C, the oxide or nitride based material is deposited to sufficiently fill the trench t, and then chemical mechanical polishing (hereinafter referred to as chemical mechanical polishing) until the surface of the epi layer 20b is exposed. By performing a planarization process such as CMP) or an etching back, a field insulating film 21 having an STI structure is formed locally on the epitaxial layer 20b.

이어서, 필드 절연막(21)과 떨어진 영역에 게이트전극 예컨대, 트랜스퍼 트랜지스터의 게이트(Tx)를 형성하는 바, 이는 포토다이오드에서 FD로 광전자를 운반하기 위한 역할을 한다. Subsequently, a gate electrode, for example, a gate Tx of the transfer transistor, is formed in a region away from the field insulating layer 21, which serves to transport photoelectrons from the photodiode to the FD.

게이트전극의 형성은 게이트산화막(22)의 증착과 텅스텐, 폴리실리콘 또는 금속 실리사이드 등의 게이트전도막(23)의 형성과 패터닝(Patterning) 공정을 통해 이루어진다.The gate electrode is formed through the deposition of the gate oxide film 22, the formation of the gate conductive film 23, such as tungsten, polysilicon, or metal silicide, and a patterning process.

이어서, 이온주입 마스크(도시하지 않음)를 이용하여 필드절연막(21)과 게이트전극에 접하는 포토다이오드용 N형 불순물 영역(n-)을 에피층(20b)의 깊이로 형성하는 바, 높은 에너지를 이용하여 저농도로 도핑한 다음, 피알 스트립을 통해 이온주입 마스크(도시하지 않음)를 제거하고, 열처리를 통해 이온주입된 불순물을 확산시켜 N형 불순물 영역(n-)이 기판(20a)과 접하도록 한다.Subsequently, an N-type impurity region n- for photodiode in contact with the field insulating film 21 and the gate electrode is formed to the depth of the epi layer 20b by using an ion implantation mask (not shown). Doping to a low concentration, and then removing the ion implantation mask (not shown) through the PAL strip and diffusing the ion implanted impurities through heat treatment so that the N-type impurity region n- is in contact with the substrate 20a. do.

이어서, 질화막 등을 전면에 증착한 후 전면식각을 통해 게이트전극 측벽에 스페이서(24)를 형성한다. 여기서, 스페이서(24)는 후속 이온주입을 통한 LDD를 형성하여 핫 캐리어 효과를 억제하기 위한 것이다. 이어서, FD 형성을 위한 고농도의 N형 불순물의 이온주입을 실시하여 게이트전극 타측에 접하는 에피층(20b)에 플로팅 센싱 노드(n+)를 형성한다.Subsequently, a nitride film or the like is deposited on the entire surface, and then spacers 24 are formed on the sidewalls of the gate electrode through the entire surface etching. Here, the spacer 24 is for forming the LDD through subsequent ion implantation to suppress the hot carrier effect. Subsequently, a high concentration of N-type impurities are implanted to form the FD to form a floating sensing node n + on the epitaxial layer 20b that is in contact with the other side of the gate electrode.

다음으로, 포토다이오드용 P형 전극 형성을 위한 이온주입을 실시하여 N형 불순물 영역(n-)의 상부와 에피층(20b) 표면에 접하는 P형 불순물 영역(P0)을 형성함으로써, P/N/P 구조의 포토다이오드(PD)가 형성된다.Next, ion implantation for forming a P-type electrode for photodiode is performed to form a P-type impurity region P0 in contact with the top of the N-type impurity region n- and the surface of the epi layer 20b. A photodiode PD having a / P structure is formed.

전술한 바와 같이 이루어지는 본 발명은, 포토다이오드의 하부 영역(n-)이 저농도인 에피층(P-Epi)이 아닌 고농도인 기판(P++)이 되도록 즉, 포토다이오드의 하부 영역(n-)이 기판과 접하도로 하면서도 이를 포토다이오드의 깊은 이온주입으로 형성하지 않고 에피층의 두께를 통상적인 두께에 비해 얇게 함으로써, 적색광에 의해 포토다이오드 이외의 영역에서 광전효과가 유발되어 발생되는 전자를 고농도의 기판에 의한 정공으로 소멸시킴으로써, 크로스 토크 발생 가능성을 감소시킬 수 있다.According to the present invention made as described above, the lower region n- of the photodiode is not the low epi layer P-Epi but the high concentration substrate P ++, that is, the lower region n- of the photodiode By making the thickness of the epi layer thinner than the normal thickness without forming it by the deep ion implantation of the photodiode while making contact with the substrate, electrons generated by photoelectric effect in a region other than the photodiode by red light are generated. By dissipating into holes due to, the possibility of cross talk can be reduced.

또한, 채널 스탑 영역의 깊이를 전술한 포토다이오드의 깊이와 실질적으로 동일하게 함으로써, 만일의 경우 광전효과에 의해 발생한 전자가 기판의 고농도 불순물에 의해 거의 소멸되고 그 일부가 남는다 하더라도 채널 스탑 영역에 의해 포획되어 인접 화소 영역으로 전달되는 것을 차단할 수 있음을 실시예를 통해 알아 보았다.Also, by making the depth of the channel stop region substantially the same as the depth of the photodiode described above, even if the electrons generated by the photoelectric effect are almost extinguished by the high concentration impurities of the substrate and some of them remain by the channel stop region, Embodiments have been described that the capture and transfer to adjacent pixel regions can be blocked.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다. Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

상술한 본 발명은, 포토다이오드의 크로스 토크를 방지할 수 있어, 궁극적으로 이미지센서의 성능 및 수율을 크게 향상시킬 수 있는 탁월한 효과를 기대할 수 있다.The present invention described above can prevent the cross talk of the photodiode, and can be expected to have an excellent effect that can ultimately greatly improve the performance and yield of the image sensor.

Claims (9)

삭제delete 삭제delete 고농도의 제1도전형의 기판;A high concentration first conductive substrate; 상기 기판 상에 형성되며 3㎛ 내지 5㎛의 두께를 갖는 제1도전형의 에피층; 및An epitaxial layer of a first conductivity type formed on the substrate and having a thickness of 3 μm to 5 μm; And 상기 에피층 표면으로부터 상기 기판의 표면까지 확장되어 형성된 포토다이오드를 포함하며,A photodiode extending from the epi layer surface to the surface of the substrate, 상기 포토다이오드는,The photodiode, 상기 기판의 표면과 접하여 상기 에피층 내에 형성되는 제2도전형의 제1불순물 영역; 및 A first impurity region of a second conductivity type formed in the epi layer in contact with the surface of the substrate; And 상기 제1불순물 영역에서 상기 에피층 표면 하부에 형성되는 제1도전형의 제2불순물 영역A second impurity region of a first conductivity type formed under the epi layer surface in the first impurity region 을 포함하는 것을 특징으로 하는 이미지센서.Image sensor comprising a. 고농도의 제1도전형의 기판;A high concentration first conductive substrate; 상기 기판 상에 형성되며 3㎛ 내지 5㎛의 두께를 갖는 제1도전형의 에피층; 및An epitaxial layer of a first conductivity type formed on the substrate and having a thickness of 3 μm to 5 μm; And 상기 에피층 표면으로부터 상기 기판의 표면까지 확장되어 형성된 포토다이오드;A photodiode extending from the epi layer surface to the surface of the substrate; 상기 포토다이오드의 일측에 접하여 상기 에피층에 배치된 필드절연막; 및A field insulating layer disposed on the epi layer in contact with one side of the photodiode; And 상기 필드절연막 하부에 상기 필드절연막의 폭을 가지고 상기 기판 영역까지 확장되어 형성된 제1도전형의 채널스탑불순물영역을 포함하며,A channel stop impurity region of a first conductivity type formed under the field insulation layer and extending to the substrate region with a width of the field insulation layer; 상기 포토다이오드는,The photodiode, 상기 기판의 표면과 접하여 상기 에피층 내에 형성되는 제2도전형의 제1불순물 영역; 및 A first impurity region of a second conductivity type formed in the epi layer in contact with the surface of the substrate; And 상기 제1불순물 영역에서 상기 에피층 표면 하부에 형성되는 제1도전형의 제2불순물 영역A second impurity region of a first conductivity type formed under the epi layer surface in the first impurity region 을 포함하는 것을 특징으로 하는 이미지센서.Image sensor comprising a. 삭제delete 제 3 항 또는 제 4 항에 있어서,The method according to claim 3 or 4, 상기 제1도전형은 P형이며, 상기 제2도전형은 N형인 것을 특징으로 하는 이미지센서.The first conductive type is a P-type, the second conductive type is an image sensor, characterized in that the N-type. 고농도의 제1도전형의 기판 상에 3㎛ 내지 5㎛의 두께를 갖는 제1도전형의 에피층을 형성하는 단계; 및Forming an epitaxial layer of a first conductive type having a thickness of 3 μm to 5 μm on a high concentration of the first conductive type substrate; And 이온주입을 실시하여 상기 기판의 표면에 접하도록 상기 에피층 표면으로부터 상기 기판의 표면까지 확장된 포토다이오드를 형성하는 단계Performing ion implantation to form a photodiode extending from the epi layer surface to the surface of the substrate so as to contact the surface of the substrate 를 포함하는 이미지센서 제조방법.Image sensor manufacturing method comprising a. 제 7 항에 있어서,The method of claim 7, wherein 상기 에피층을 형성하는 단계 후,After forming the epi layer, 상기 에피층에 소정의 깊이로 트렌치를 형성하는 단계;Forming a trench in the epi layer to a predetermined depth; 이온주입을 실시하여 상기 트렌치 하부의 상기 에피층 내부에 상기 기판의 표면과 접하도록 제1도전형의 채널스탑불순물영역을 형성하는 단계;Performing ion implantation to form a channel stop impurity region of a first conductivity type in contact with the surface of the substrate in the epi layer under the trench; 상기 트렌치에 매립된 필드절연막을 형성하는 단계; 및Forming a field insulating film buried in the trench; And 상기 에피층 상에 상기 필드절연막과 간격을 두고 게이트전극을 형성하는 단계Forming a gate electrode on the epi layer at intervals from the field insulating layer 를 더 포함하는 것을 특징으로 하는 이미지센서 제조방법.Image sensor manufacturing method comprising a further. 제 8 항에 있어서,The method of claim 8, 상기 포토다이오드를 형성하는 단계에서,In the step of forming the photodiode, 상기 포토다이오드가 상기 게이트전극과 상기 채널스탑불순물영역 사이에 얼라인되도록 하는 것을 특징으로 하는 이미지센서 제조방법.And the photodiode is aligned between the gate electrode and the channel stop impurity region.
KR1020020061733A 2002-10-10 2002-10-10 Imase sensor with improved capability of protection against crosstalk and method for fabricating thereof KR100619408B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020061733A KR100619408B1 (en) 2002-10-10 2002-10-10 Imase sensor with improved capability of protection against crosstalk and method for fabricating thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020061733A KR100619408B1 (en) 2002-10-10 2002-10-10 Imase sensor with improved capability of protection against crosstalk and method for fabricating thereof

Publications (2)

Publication Number Publication Date
KR20040032542A KR20040032542A (en) 2004-04-17
KR100619408B1 true KR100619408B1 (en) 2006-09-05

Family

ID=37332427

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020061733A KR100619408B1 (en) 2002-10-10 2002-10-10 Imase sensor with improved capability of protection against crosstalk and method for fabricating thereof

Country Status (1)

Country Link
KR (1) KR100619408B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100606912B1 (en) * 2004-12-29 2006-08-01 동부일렉트로닉스 주식회사 method for manufacturing of CMOS image sensor
KR100606911B1 (en) * 2004-12-29 2006-08-01 동부일렉트로닉스 주식회사 method for manufacturing of CMOS image sensor
KR100672666B1 (en) * 2004-12-29 2007-01-24 동부일렉트로닉스 주식회사 Method For Fabricating of CMOS Image Sensor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187684A (en) * 1997-09-13 1999-03-30 Nikon Corp Solid-state image sensor and its manufacture
KR20000041443A (en) * 1998-12-22 2000-07-15 김영환 Cmos image sensor having deep field stop layer
KR20010095308A (en) * 2000-04-04 2001-11-03 이데이 노부유끼 Solid state image sensor and its manufacturing method
KR20020055121A (en) * 2000-12-28 2002-07-08 박종섭 Image sensor capable of improving light sensitivity and method for forming the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187684A (en) * 1997-09-13 1999-03-30 Nikon Corp Solid-state image sensor and its manufacture
KR20000041443A (en) * 1998-12-22 2000-07-15 김영환 Cmos image sensor having deep field stop layer
KR20010095308A (en) * 2000-04-04 2001-11-03 이데이 노부유끼 Solid state image sensor and its manufacturing method
KR20020055121A (en) * 2000-12-28 2002-07-08 박종섭 Image sensor capable of improving light sensitivity and method for forming the same

Also Published As

Publication number Publication date
KR20040032542A (en) 2004-04-17

Similar Documents

Publication Publication Date Title
KR100619396B1 (en) CMOS Image sensor and its fabricating method
KR100436067B1 (en) Image sensor and method of fabricating the same
KR100778856B1 (en) manufacturing method for CMOS image sensor
KR20200040131A (en) Image sensor and method of fabricating the same
KR100809322B1 (en) Method for fabricating image sensor and image sensor fabricated thereby
KR100696995B1 (en) Solid-state imaging device
KR101069103B1 (en) Image sensor with improved charge transfer efficiency and method for fabrication thereof
US6566722B1 (en) Photo sensor in a photo diode on a semiconductor wafer
KR100884976B1 (en) Method for Fabricating Image Sensor
KR100893054B1 (en) Imase sensor with improved capability of protection against crosstalk and method for fabricating thereof
KR100619408B1 (en) Imase sensor with improved capability of protection against crosstalk and method for fabricating thereof
KR100748323B1 (en) A fabricating method of image sensor
KR100873288B1 (en) Imase sensor and method for fabricating of the same
KR100776151B1 (en) A fabricating method of image sensor with improved high intergation
KR100790287B1 (en) Fabricating method of Image sensor
KR100677044B1 (en) Fabricating method of Image sensor
KR100870823B1 (en) Imase sensor and method for fabricating of the same
KR100790286B1 (en) Fabricating method of image sensor
KR100718776B1 (en) Method for manufacturing cmos image sensor
KR20070033694A (en) MOS image sensor manufacturing method
KR20040059759A (en) CMOS image sensor with new shape isolation layer and method for fabricating the same
KR100841208B1 (en) A fabricating method of image sensor with decreased dark signal
KR100749254B1 (en) Fabricating method of image sensor with improved charge transfer efficiency
KR100724257B1 (en) Photo diode of image sensor and method for forming the same
KR20100080158A (en) Image sensor and method for manufacturing thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20050411

Effective date: 20060728

Free format text: TRIAL NUMBER: 2005101002171; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20050411

Effective date: 20060728

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110728

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20120727

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee