KR100893054B1 - Imase sensor with improved capability of protection against crosstalk and method for fabricating thereof - Google Patents

Imase sensor with improved capability of protection against crosstalk and method for fabricating thereof Download PDF

Info

Publication number
KR100893054B1
KR100893054B1 KR1020020039016A KR20020039016A KR100893054B1 KR 100893054 B1 KR100893054 B1 KR 100893054B1 KR 1020020039016 A KR1020020039016 A KR 1020020039016A KR 20020039016 A KR20020039016 A KR 20020039016A KR 100893054 B1 KR100893054 B1 KR 100893054B1
Authority
KR
South Korea
Prior art keywords
layer
photodiode
type
image sensor
region
Prior art date
Application number
KR1020020039016A
Other languages
Korean (ko)
Other versions
KR20040003981A (en
Inventor
황준
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020020039016A priority Critical patent/KR100893054B1/en
Publication of KR20040003981A publication Critical patent/KR20040003981A/en
Application granted granted Critical
Publication of KR100893054B1 publication Critical patent/KR100893054B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1463Pixel isolation structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 이미지센서에 관한 것으로, 특히 인접 화소간의 크로스 토크를 감소시킬 수 있는 이미지센서 및 그 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 고농도 제1도전형의 반도체층; 상기 반도체층 상의 고농도의 제1도전형의 에피층; 상기 에피층에 국부적으로 배치된 필드절연막; 상기 필드절연막 하부에 상기 필드절연막의 폭을 가지고 제1깊이로 상기 에피층 내부에 배치된 제1도전형의 채널 스탑 영역; 상기 에피층 상에 배치된 게이트전극; 상기 채널 스탑 영역과 실질적으로 동일한 제2깊이로 상기 에피층 내부에 배치되며, 상기 게이트전극 및 상기 채널 스탑 영역에 접하는 포토다이오드용 제2도전형의 제1불순물 영역; 및 상기 제1불순물 영역에서 상기 에피층 표면에 접하는 포토다이오드용 제1도전형의 제2불순물 영역을 포함하는 이미지센서를 제공한다.The present invention relates to an image sensor, and more particularly, to provide an image sensor capable of reducing cross talk between adjacent pixels and a method for manufacturing the same. To this end, the present invention provides a semiconductor layer of a high concentration first conductive type; An epitaxial layer of a high concentration first conductivity type on the semiconductor layer; A field insulating film disposed locally on the epi layer; A channel stop region of a first conductive type having a width of the field insulating layer below the field insulating layer and disposed inside the epitaxial layer at a first depth; A gate electrode on the epi layer; A first impurity region of a second conductive type for photodiode disposed in the epi layer to a second depth substantially the same as the channel stop region and in contact with the gate electrode and the channel stop region; And a second impurity region of a first conductivity type for a photodiode in contact with the epi layer surface in the first impurity region.

또한, 본 발명은, 고농도 제1도전형의 반도체층; 상기 반도체층 상의 제1도전형의 에피층; 상기 에피층에 국부적으로 배치되며 상기 에피층과 상기 반도체층의 경계까지 확장되어 형성된 필드절연막; 상기 에피층 상에 배치된 게이트전극; 상기 에피층 내부에 배치되며, 상기 게이트전극 및 상기 필드절연막에 접하는 포토다이오드용 제2도전형의 제1불순물 영역; 및 상기 제1불순물 영역의 상기 에피층 표면에 접하는 포토다이오드용 제1도전형의 제2불순물 영역을 포함하는 이미지센서를 제공한다.In addition, the present invention is a semiconductor layer of a high concentration first conductive type; An epitaxial layer of a first conductivity type on the semiconductor layer; A field insulating film disposed locally on the epitaxial layer and extending to a boundary between the epitaxial layer and the semiconductor layer; A gate electrode on the epi layer; A first impurity region of a second conductive type for photodiode disposed in the epitaxial layer and in contact with the gate electrode and the field insulating layer; And a second impurity region of a first conductivity type for a photodiode in contact with the epi layer surface of the first impurity region.

또한, 이미지센서 제조방법을 제공한다.In addition, an image sensor manufacturing method is provided.

전위구배, 트렌치, 이미지센서, 크로스토크, 포토다이오드, 체널 스탑 영역, 필드절연막.Potential gradient, trench, image sensor, crosstalk, photodiode, channel stop area, field insulation film.

Description

크로스토크를 방지할 수 있는 이미지센서 및 그 제조 방법{Imase sensor with improved capability of protection against crosstalk and method for fabricating thereof} Imaging sensor with improved capability of protection against crosstalk and method for fabricating             

도 1은 종래기술에 따른 이미지센서를 도시한 단면도.1 is a cross-sectional view showing an image sensor according to the prior art.

도 2a 내지 도 2c는 본 발명의 일실시예에 따른 이미지센서 제조 공정을 도시한 단면도.2A to 2C are cross-sectional views illustrating an image sensor manufacturing process according to an embodiment of the present invention.

도 3은 도 2a 내지 도 2c에 의해 형성된 이미지센서 단면도.3 is a cross-sectional view of the image sensor formed by FIGS. 2A to 2C.

도 4는 본 발명의 다른 실시예에 따른 이미지센서를 도시한 단면도.
4 is a sectional view showing an image sensor according to another embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

20a : 고농도 P형 반도체층 20b : 고농도 P형 에피층20a: high concentration P-type semiconductor layer 20b: high concentration P-type epilayer

23 : 필드절연막 24 : 게이트산화막23: field insulating film 24: gate oxide film

25 : 전도막 26 : 스페이서
25 conductive film 26 spacer

본 발명은 이미지센서에 관한 것으로, 더욱 상세하게는 크로스토크(Crosstalk)를 방지할 수 있는 이미지센서 및 그 제조방법에 관한 것이다.The present invention relates to an image sensor, and more particularly, to an image sensor and a method of manufacturing the same that can prevent crosstalk.

일반적으로, 이미지센서라 함은 광학 영상(Optical image)을 전기 신호로 변환시키는 반도체소자로서, 이중 전하결합소자(CCD : Charge Coupled Device)는 개개의 MOS(Metal-Oxide-Silicon) 캐패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 캐패시터에 저장되고 이송되는 소자이며, CMOS(Complementary MOS; 이하 CMOS) 이미지센서는 제어회로(Control circuit) 및 신호처리회로(Signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수만큼 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력(Output)을 검출하는 스위칭 방식을 채용하는 소자이다.In general, an image sensor is a semiconductor device that converts an optical image into an electric signal, and a charge coupled device (CCD) has individual metal-oxide-silicon (MOS) capacitors that are very different from each other. A device in which charge carriers are stored and transported in a capacitor while being in close proximity, and a CMOS (Complementary MOS) image sensor is a CMOS technology that uses a control circuit and a signal processing circuit as peripheral circuits. Is a device that employs a switching method that creates MOS transistors by the number of pixels and sequentially detects the output using them.

이러한 다양한 이미지센서를 제조함에 있어서, 이미지센서의 감광도(Photo sensitivity)를 증가시키기 위한 노력들이 진행되고 있는 바, 그 중 하나가 집광기술이다. 예컨대, CMOS 이미지센서는 빛을 감지하는 포토다이오드와 감지된 빛을 전기적 신호로 처리하여 데이터화하는 CMOS 로직회로부분으로 구성되어 있는 바, 광감도를 높이기 위해서는 전체 이미지센서 면적에서 포토다이오드의 면적이 차지하는 비율(이를 통상 Fill Factor"라 한다)을 크게 하려는 노력이 진행되고 있다.In the manufacture of such various image sensors, efforts are being made to increase the photo sensitivity of the image sensor, one of which is a condensing technology. For example, a CMOS image sensor is composed of a photodiode for detecting light and a portion of a CMOS logic circuit for processing the detected light into an electrical signal to make data. To increase light sensitivity, the ratio of the photodiode to the total image sensor area is increased. Efforts have been made to increase (usually referred to as Fill Factor).

도 1은 종래기술에 따른 이미지센서를 도시한 단면도이다.1 is a cross-sectional view showing an image sensor according to the prior art.

도 1을 참조하면, 반도체층(10)은 고농도인 P++ 층(10a) 및 P-Epi층(10b)이 적층된 것을 이용하는 바, 이하 반도체층(10)으로 칭한다.Referring to FIG. 1, the semiconductor layer 10 is formed by stacking a high concentration of the P ++ layer 10a and the P-Epi layer 10b, hereinafter referred to as a semiconductor layer 10.

반도체층(10)에 국부적으로 얕은트렌치구조(Shallow Trench Isolation; 이하 STI라 함)의 필드절연막(11)이 형성되어 있으며, 필드 절연막(11)과 떨어진 영역에 게이트산화막(12)과 게이트전극용 전도막(13)으로 이루어진 게이트전극 예컨대, 트랜스퍼 게이트(Transfer gate)가 형성되어 있다. 이는 포토다이오드에서 플로팅 센싱 노드(Floating sensing node; 이하 FD라 함)로 광전자를 운반하기 위한 역할을 한다. 필드절연막(11)과 게이트전극에 접하는 포토다이오드용 불순물 영역(n-)이 반도체층(10) 내부에 소정의 깊이로 형성되어 있으며, 이는 높은 에너지 예컨대, 160KeV 내지 180KeV의 에너지를 이용하여 저농도로 도핑된 것이다.The field insulating film 11 having a shallow trench structure (hereinafter referred to as STI) is locally formed in the semiconductor layer 10, and the gate oxide film 12 and the gate electrode are formed in a region away from the field insulating film 11. A gate electrode made of the conductive film 13, for example, a transfer gate is formed. This serves to transport the optoelectronics from the photodiode to the floating sensing node (hereinafter referred to as FD). An impurity region (n−) for photodiode in contact with the field insulating film 11 and the gate electrode is formed in the semiconductor layer 10 to a predetermined depth, which is low concentration using high energy, for example, energy of 160 KeV to 180 KeV. It is doped.

게이트전극 측벽에 스페이서(14)가 형성되어 후속 이온주입을 통한 얕은 드레인 접합(Lightly Doped Drain; 이하 LDD라 함)을 형성하여 핫 캐리어(Hot carrier) 효과 등을 억제하도록 하며, FD 형성을 위한 고농도의 N형 불순물을 이온주입에 의한 n+ 영역(소스/드레인)이 형성되어 있으며, n- 영역의 상부와 반도체층(10) 표면에 접하는 불순물 영역(P0)이 형성되어 있다.Spacers 14 are formed on the sidewalls of the gate electrodes to form lightly doped drains (LDDs) through subsequent ion implantation to suppress hot carrier effects and the like, and to form high concentrations for FD formation. An n + region (source / drain) is formed by ion implantation of an N-type impurity in an N-type impurity, and an impurity region P0 is formed in contact with the top of the n− region and the surface of the semiconductor layer 10.

CMOS 이미지센서의 제조 공정이 점차 고집적화되어 감에 따라 많은 문제점을 야기하고 있다. 그 중에 하나가 광에너지에의 광전효과에 의해 발생한 전자를 이용하여 데이타를 코드화하고 있는 이미지센서에서 입접된 화소간의 데이타 믹스(Data mix) 즉, 크로스토크 문제로서, 필히 해결해야할 과제이다.As the manufacturing process of the CMOS image sensor is increasingly integrated, there are many problems. One of them is a data mix, or cross-talk, problem between pixels entered by an image sensor encoding data using electrons generated by the photoelectric effect on light energy, which is a problem to be solved.

광전효과는 광에너지가 실리콘 격자 사이로 침투하여 광에너지에 의해 실리콘 격자에서의 전자를 탈리시켜 전자 정공 쌍(Electron Hole Pair; 이하 EHP라 함) 을 생성시키는 것이다. 이러한 광전효과는 전하공핍영역애서 가장 많이 발생하며 전자가 많거나(고농도의 N형, n+) 또는 정공이 과잉(고농도의 P형, p+) 일수록 그 발생빈도가 작다. The photoelectric effect is that light energy penetrates through the silicon lattice to desorb electrons from the silicon lattice by the light energy to generate an electron hole pair (hereinafter referred to as EHP). The photoelectric effect occurs most frequently in the charge depletion region, and the more frequently the electrons (high concentration N-type, n +) or the excess holes (high concentration P-type, p +) occur, the smaller the occurrence frequency is.

한편, 전술한 광전효과에 의한 이미지센서의 포토다이오드에서의 EHP의 거동을 도 1을 살펴보면 'A'와 같이 P-Epi층(10b)으로 입사된 광은 P-Epi층(10b)의 실리콘 격자에서 전자(e)를 탈리시켜 전자(e)가 비어있는 정공(H)을 생성하는 즉, EHP를 형성한다. 이 경우 정공(H)은 하부의 고농도의 P형 기판 즉, P++ 층(10a)으로 흡수가 이루어지나, 전자(e)는 인접 화소 영역으로의 이동이 매우 용이해지는 바, 크로스토크를 유발하게 된다.On the other hand, the behavior of the EHP in the photodiode of the image sensor by the above-described photoelectric effect as shown in FIG. In the electron (e) is released from the electron (e) to form an empty hole (H), that is, EHP is formed. In this case, the holes H are absorbed by the lower concentration P-type substrate, that is, the P ++ layer 10a, but the electrons e are very easy to move to adjacent pixel regions, causing crosstalk. .

한편, 'B'와 같이 포토다이오드의 n-영역으로 입사된 광은 실리콘 격자에서 전자(e')를 탈리시켜 전자(e')가 비어있는 정공(H')을 생성하는 즉, EHP를 형성한다. 이 경우 정공(H')은 하부의 고농도의 P형 기판 즉, P++ 층(10a)으로 흡수가 이루어지며, 전자(e')는 포토다이오드 영역 내에 갇히게 되어 인접 화소 영역으로의 이동이 불가능한 바, 크로스토크의 주요인은 P-Epi층(10b)으로 입사하는 광에 의한 광전효과를 차단하거나 이러한 광전효과에 의해 생성된 전자를 인접 화소 영역으로 이동하지 못하도록 하는 것일 것이다. 그 중 하나의 방법으로 포토다이오드의 n-영역을 충분히 깊게 형성하는 방법을 강구할 수 있다.On the other hand, light incident on the n-region of the photodiode, such as 'B', desorbs electrons e 'from the silicon lattice to generate holes H' with empty electrons e, that is, EHP. do. In this case, the holes H 'are absorbed by the lower concentration P-type substrate, that is, the P ++ layer 10a, and the electrons e' are trapped in the photodiode region and thus cannot move to the adjacent pixel region. The main reason for the crosstalk will be to block the photoelectric effect by the light incident on the P-Epi layer 10b or to prevent the electrons generated by the photoelectric effect from moving to the adjacent pixel region. In one of the methods, a method of forming the n-region of the photodiode sufficiently deep can be devised.

그러나, 상술한 바와 같은 종래의 이미지센서는 포토다이오드 상부에 있는 P0 영역이 확산으로 인해 포토다이오드에서 트랜스터 게이트를 지나 FD에 이르는 전하운송 통로에 P형에 의한 장벽인 전위장벽(Potential barrier)을 형성하여 전하 운송을 방해하게 되며, 이온주입을 통해 형성되는 PD의 n- 영역의 불순물 농도는 포토다이오드 표면에서의 농도가 내부에 비해 낮으므로 n- 영역의 최고 농도를 갖는 지점에 비해 트랜스퍼 게이트에 가까운 표면의 n- 영역이 포토다이오드의 내부보다 빨리 공핍되기 때문에 전하 운송을 위해 트랜스터 게이트를 동작시킬 때, n- 영역에서의 전하 운송에 도움을 구는 전위구배(Fringing field)가 발달하지 못하게 되어 완전한 전하 운송에 방해가 된다. 따라서, 포토다이오드의 용량을 충분히 확보하기 위해 n- 영역을 더욱 깊게 할 수 없게 되며, 크로스 토크에 의한 동작 특성 열화가 발생하게 된다.
However, the conventional image sensor described above has a potential barrier, which is a P-type barrier, in the charge transport path from the photodiode to the FD through the transfer gate due to diffusion of the P0 region on the photodiode. The impurity concentration in the n- region of the PD formed through ion implantation is lower than that in the interior of the photodiode. Since the n- region of the near surface depletes faster than the inside of the photodiode, when the transfer gate is operated for charge transport, a fringing field that assists in the charge transport in the n- region does not develop. This hinders full charge transport. Therefore, in order to sufficiently secure the capacity of the photodiode, the n-region cannot be further deepened, resulting in deterioration of operating characteristics due to cross talk.

상기와 같은 종래 기술의 문제점을 해결하기 위해 제안된 본 발명은, 인접 화소간의 크로스토크를 감소시킬 수 있는 이미지센서 및 그 제조방법을 제공하는데 그 목적이 있다.
The present invention proposed to solve the problems of the prior art as described above, an object thereof is to provide an image sensor and a method of manufacturing the same that can reduce crosstalk between adjacent pixels.

상기 목적을 달성하기 위하여 본 발명은, 제1도전형의 반도체층과, 상기 반도체층에 형성된 제1도전형의 에피층과, 상기 에피층에 국부적으로 배치된 필드절연막과, 상기 필드절연막 하부에 제1깊이로 상기 에피층 내부에 배치된 제1도전형의 채널 스탑 영역과, 상기 에피층 상에 배치된 게이트전극과, 상기 채널 스탑 영역과 동일한 제2깊이로 상기 에피층 내부에 배치되며, 상기 게이트전극 및 상기 채널 스탑 영역에 접하는 포토다이오드용 제2도전형의 제1불순물 영역과, 상기 제1불순물 영역에서 상기 에피층 표면에 접하는 포토다이오드용 제1도전형의 제2불순물 영역을 포함하는 이미지센서를 제공한다.In order to achieve the above object, the present invention provides a semiconductor layer of the first conductive type, an epitaxial layer of the first conductive type formed on the semiconductor layer, a field insulating film disposed locally on the epi layer, and a lower portion of the field insulating film. A channel stop region of a first conductivity type disposed within the epi layer at a first depth, a gate electrode disposed on the epi layer, and a second depth equal to the channel stop region, and disposed inside the epi layer; A first impurity region of the second conductive type for photodiode in contact with the gate electrode and the channel stop region, and a second impurity region of the first conductive type for photodiode in contact with the surface of the epi layer in the first impurity region It provides an image sensor.

삭제delete

또한, 상기 목적을 달성하기 위한 본 발명은, 제1도전형의 반도체층에 제1도전형의 에피층을 형성하는 단계와, 상기 에피층에 트렌치를 형성하는 단계와, 상기 트렌치 하부의 상기 반도체층 내부에 제1도전형의 채널 스탑 영역을 형성하는 단계와, 상기 트렌치에 매립된 필드절연막을 형성하는 단계와, 상기 에피층 상에 상기 필드 절연막과 간격을 두고 게이트전극을 형성하는 단계와, 상기 게이트전극과 상기 필드 절연막에 접하는 포토다이오드용 제2도전형의 제1불순물 영역을 형성하는 단계와, 상기 제1불순물 영역에서 상기 에피층 표면에 접하는 포토다이오드용 제1도전형의 제2불순물 영역을 형성하는 단계를 포함하는 이미지센서 제조방법을 제공한다.In addition, the present invention for achieving the above object, the step of forming an epitaxial layer of the first conductivity type in the semiconductor layer of the first conductivity type, forming a trench in the epi layer, and the semiconductor under the trench Forming a channel stop region of a first conductivity type in the layer, forming a field insulating film buried in the trench, forming a gate electrode on the epi layer at intervals from the field insulating film; Forming a first impurity region of the second conductive type for photodiode in contact with the gate electrode and the field insulating film, and a second impurity of the first conductive type for photodiode in contact with the surface of the epi layer in the first impurity region It provides a method of manufacturing an image sensor comprising the step of forming an area.

본 발명은 포토다이오드 영역이 아닌 P형 에피층 등에 광이 입사하여 광전효과에 의해 발생된 전자가 인접 화소로 침투하여 발생하는 크로스토크를 방지하기 위해 P형 에피층을 고농도로 하여 광전효과에 의해 생성되는 전자를 포획하거나, 필드절연막을 에피층과 반도체층의 경계까지 확장하여 형성함으로써, 인접화소로의 전자의 이동을 방지하는 것을 특징으로 한다.
The present invention provides a high concentration of the P-type epilayer to prevent crosstalk caused by light incident on the P-type epilayer, not the photodiode region, and electrons generated by the photoelectric effect penetrate into adjacent pixels. It is characterized by trapping the generated electrons or by extending the field insulating film to the boundary between the epi layer and the semiconductor layer, thereby preventing the movement of electrons to adjacent pixels.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.

도 3은 본 발명의 일실시예에 따른 이미지센서를 도시한 단면도이다.3 is a cross-sectional view illustrating an image sensor according to an exemplary embodiment of the present invention.

도 3을 참조하면, 고농도 P형(P++)의 반도체층(20a)과, 반도체층(20b) 상의 고농도의 P형의 에피층(P+ Epi, 20b)과, 에피층(20b)에 국부적으로 배치된 필드절연막(23)과 필드절연막 하부에 제1깊이(X)로 에피층(20b) 내부에 배치된 P형의 채널 스탑 영역(P+)과, 반도체층(20a) 상에 배치되며 게이트산화막(24)과 전도막(25) 스페이서(25)를 포함하는 게이트전극과, 채널 스탑 영역(P+)과 실질적으로 동일한 제2깊이(X')로 에피층(20b) 내부에 배치되며, 게이트전극 및 채널 스탑 영역(P+)에 접하는 포토다이오드용 N형의 불순물 영역(n-)과, N형의 불순물 영역(n-)에서 에피층(20b) 표면에 접하는 포토다이오드용 P형의 불순물 영역(P0)을 구비하여 구성된다.Referring to FIG. 3, a high concentration P-type (P ++) semiconductor layer 20a, a high concentration P-type epi layer (P + Epi, 20b) on the semiconductor layer 20b, and an epi layer 20b are locally disposed. The P-type channel stop region P + disposed inside the epi layer 20b at a first depth X under the field insulating film 23 and the field insulating film, and on the semiconductor layer 20a. 24 and a gate electrode including the conductive layer 25 and the spacer 25, and are disposed in the epi layer 20b at a second depth X ′ that is substantially the same as the channel stop region P +. N-type impurity region (n-) for photodiode in contact with channel stop region (P +) and P-type impurity region (P0) for photodiode in contact with epitaxial surface (20b) surface in N-type impurity region (n-). It is configured with.

전술한 본 발명의 이미지센서는 P형 에피층(20b)의 농도를 고농도(P+ Epi)로 하여 광전효과에 의해 생성되는 전자를 에피층(20b) 내에서 거의 모두 포획할 수 있게 하였으며, 더불어 필드절연막(23) 하부에 포토다이오드의 P0 영역과 실질적으로 동일한 깊이로 채널 스탑 영역(P+)을 깊게 형성함으로써, 이웃하는 화소와의 소자 분리 특성을 향상시켜 크로스 토크를 방지하도록 하였다.The image sensor of the present invention described above makes it possible to capture almost all electrons generated by the photoelectric effect in the epi layer 20b by setting the concentration of the P-type epi layer 20b to a high concentration (P + Epi). The channel stop region P + is formed deep under the insulating layer 23 to be substantially the same depth as the P0 region of the photodiode, thereby improving element isolation characteristics from neighboring pixels to prevent cross talk.

한편, 전술한 도 3의 이미지센서 제조 공정을 도 2a 내지 도 2c를 참조하여 상세히 살펴본다.Meanwhile, the above-described manufacturing process of the image sensor of FIG. 3 will be described in detail with reference to FIGS. 2A to 2C.

도 2a 내지 도 2c는 본 발명의 일실시예에 따른 이미지센서 제조 공정을 도시한 단면도이다.2A through 2C are cross-sectional views illustrating an image sensor manufacturing process according to an exemplary embodiment of the present invention.

반도체층(20)은 고농도인 P++ 층(20a) 및 고농도의 P형 에피층 즉, P-Epi층(20b)이 적층된 것을 이용하는 바, 이하 도면의 간략화를 위해 반도체층(20)으로 칭한다.The semiconductor layer 20 is formed by laminating a high concentration P ++ layer 20a and a high concentration P-type epi layer, that is, a P-Epi layer 20b. Hereinafter, the semiconductor layer 20 will be referred to for simplicity of the drawings.

먼저, 이후 열공정에 의한 측면 확산(Lateral Diffusion)을 통해 소스 팔로워(Source Follower) 역할을 하는 드라이브 게이트(Drive Gate, Dx)와 스위칭(Switching) 역할로 어드레싱(Addressing)을 할 수 있도록 하는 셀렉트 게이트(Select Gate, Sx)를 내포할 수 있도록 P-well(도시하지 않음)을 형성시키는 공정을 실시한다. First of all, the drive gate (Dx) serving as a source follower and the switching gate (addressing) can be addressed by switching as a source follower through lateral diffusion. A step of forming a P-well (not shown) is carried out so as to contain (Select Gate, Sx).

이어서, 도 2a에 도시된 바와 같이, 반도체층(20) 상에 패드산화막(21)을 증착한 다음, 패드산화막(21) 상에 트렌치 형성용 감광막 패턴(22)을 형성한다.Subsequently, as illustrated in FIG. 2A, a pad oxide film 21 is deposited on the semiconductor layer 20, and then a photoresist pattern 22 for forming trenches is formed on the pad oxide film 21.

다음으로 도 2b에 도시된 바와 같이, 감광막 패턴(22)을 마스크로 하여 패드산화막(21) 및 반도체층(20)을 선택적으로 식각하여 트렌치(t)를 형성한다. Next, as illustrated in FIG. 2B, a trench t is formed by selectively etching the pad oxide film 21 and the semiconductor layer 20 using the photoresist pattern 22 as a mask.                     

이 때, 0.2㎛ ∼ 0.5㎛의 깊이로 트렌치(t)를 형성함으로써, STI 구조가 되도록 한다.At this time, the trenches t are formed to a depth of 0.2 µm to 0.5 µm to form an STI structure.

이어서, 감광막 패턴(22) 및 패드산화막(21)을 이온주입 마스크로 하여 고농도의 P형 불순물을 트렌치(t) 하부에 이온주입함으로써, P+ 영역을 형성하는 바, 트렌치(t) 내부는 물론 하부를 뚫고 반도체층(20) 내부로 깊은 P+ 영역을 형성한다. 따라서, P01 영역은 채널 스탑 영역으로서의 역할을 함과 동시에 포토다이오드 P/N/P 간의 PN 접합에 의한 공핍(Depletion) 영역을 형성하여 포토다이오드의 전극 역할도 겸하게 되며, 입사광(Incident light)에 의해 전자-정공쌍(Electron-Hole Pair; 이하 EHP라 함)을 유용하게 형성할 수 있게 할 뿐만 아니라, 상기와 같이 깊은 P+ 형성에 의해 이웃하는 화소간의 소자 분리가 거의 완벽하게 이루어진다.Subsequently, a P + region is formed by ion implanting a high concentration of P-type impurities into the lower portion of the trench t by using the photoresist pattern 22 and the pad oxide layer 21 as an ion implantation mask. The P + region is formed through the semiconductor layer 20. Accordingly, the P01 region acts as a channel stop region and forms a depletion region by PN junction between the photodiodes P / N / P, and also serves as an electrode of the photodiode, and also by incident light In addition to forming an electron-hole pair (hereinafter referred to as EHP) usefully, device separation between neighboring pixels is almost completely achieved by deep P + formation as described above.

다음으로 도 2c에 도시된 바와 같이, 산화막 또는 질화막 계열의 물질을 증착하여 트렌치(t)를 충분히 매립하도록 한 다음, 반도체층(20) 표면이 노출될 때까지 화학 기계적 연마(Chemical Mechanical Polishing; 이하 CMP라 함) 등을 이용하여 평탄화함으로써, 반도체층(20)에 국부적으로 STI 구조의 필드 절연막(23)을 형성한다.Next, as illustrated in FIG. 2C, an oxide or nitride based material is deposited to sufficiently fill the trench t, and then chemical mechanical polishing (hereinafter, referred to as chemical mechanical polishing) until the surface of the semiconductor layer 20 is exposed. And the field insulating film 23 having an STI structure is formed locally on the semiconductor layer 20 by planarizing using a CMP or the like.

이어서, 필드 절연막(21)과 떨어진 영역에 게이트전극(24, 25) 예컨대, 트랜스퍼 게이트를 형성하는 바, 이는 포토다이오드에서 FD로 광전자를 운반하기 위한 역할을 한다. 이어서, 이온주입 마스크(도시하지 않음)를 이용하여 필드 절연막(23)과 게이트전극에 접하는 포토다이오드용 불순물 영역(n-)을 반도체층(20) 내부에 소정의 깊이로 형성하는 바, 높은 에너지를 이용하여 저농도 로 도핑한 다음, 피알 스트립을 통해 이온주입 마스크(도시하지 않음)를 제거한 다음, 질화막 등을 전면에 증착한 후 전면식각을 통해 게이트전극 측벽에 스페이서(26)를 형성한다. 여기서, 스페이서(26)는 후속 이온주입을 통한 LDD를 형성하여 핫 캐리어 효과를 억제하기 위한 것이다. 이어서, FD 형성을 위한 고농도의 N형 불순물의 이온주입을 실시한다.Subsequently, gate electrodes 24 and 25, for example, transfer gates, are formed in a region away from the field insulating film 21, which serves to transport the photoelectrons from the photodiode to the FD. Subsequently, an impurity region n- for photodiode contacting the field insulating film 23 and the gate electrode is formed in the semiconductor layer 20 to a predetermined depth by using an ion implantation mask (not shown). After the doping using a low concentration, the ion implantation mask (not shown) is removed through the PAL strip, and then a nitride film or the like is deposited on the entire surface, and then the spacer 26 is formed on the sidewall of the gate electrode through the entire surface etching. Here, the spacer 26 is for forming the LDD through subsequent ion implantation to suppress the hot carrier effect. Subsequently, ion implantation of a high concentration of N-type impurities for FD formation is performed.

계속해서, 포토다이오드용 P형 전극 형성을 위한 이온주입을 실시하여 n- 영역의 상부와 반도체층(20) 표면에 접하는 불순물 영역(P0)을 형성함으로써, P/N/P 접합에 의해 공핍영역이 형성되면서 포토다이오드가 형성된다.Subsequently, ion implantation for forming a P-type electrode for photodiode is performed to form an impurity region P0 in contact with the top of the n- region and the surface of the semiconductor layer 20, thereby depleting the region by a P / N / P junction. As this is formed, a photodiode is formed.

한편, 전술한 바와 같은 방법 이외에 필드절연막을 깊이 즉, 깊은 트렌치 구조(Deep Trench Isolation; 이하 DTI라 함)를 이용할 수 있는 바, 도 4는 본 발명의 다른 실시예에 따른 이미지센서를 도시한 단면도이다.Meanwhile, in addition to the method described above, the field insulating layer may have a depth, that is, a deep trench structure (hereinafter, referred to as DTI). FIG. 4 is a cross-sectional view illustrating an image sensor according to another exemplary embodiment of the present invention. to be.

도 4를 참조하면, 고농도 P형(P++)의 반도체층(40a)과, 반도체층(40a) 상의 P형의 에피층(P-Epi, 40b)과, 에피층(40b)에 국부적으로 배치되며 에피층(40b)과 반도체층(40a)의 경계까지 확장되어 형성된 필드절연막(41)과, 에피층(40b) 상에 배치되면, 게이트산화막(42)과 전도막(43) 및 스페이서(44)를 포함하는 게이트전극과, 에피층(40b) 내부에 배치되며, 게이트전극 및 필드절연막(41)에 접하는 포토다이오드용 N형의 불순물 영역(n-)과, N형의 불순물 영역(n-)의 에피층 표면에 접하는 포토다이오드용 P형의 불순물 영역(P0)을 구비하여 구성된다.Referring to FIG. 4, the semiconductor layer 40a of the high concentration P-type (P ++), the P-type epi layer (P-Epi, 40b) on the semiconductor layer 40a, and the epi layer 40b are locally disposed. The field insulating film 41 formed to extend to the boundary between the epi layer 40b and the semiconductor layer 40a and the gate oxide film 42, the conductive film 43, and the spacer 44 when disposed on the epi layer 40b. An N-type impurity region n- for photodiode disposed in the epitaxial layer 40b and in contact with the gate electrode and the field insulating film 41, and an N-type impurity region n- P-type impurity region P0 for photodiode in contact with the epitaxial layer surface is formed.

즉, 도 4에서 제시된 바에 다른 실시예에서는 전술한 바와 같이 필드절연막을 에피층과 반도체층의 경계까지 확장함으로써, 인접하는 화소와의 분리를 완벽하 게 하여 크로스토크를 방지할 수 있다.
That is, in another embodiment as shown in FIG. 4, as described above, by extending the field insulating layer to the boundary between the epi layer and the semiconductor layer, crosstalk can be prevented by perfectly separating the adjacent pixels.

전술한 바와 같이 이루어지는 본 발명은, STI 구조의 포토다이오드 형성시 트레치 하부로 포토다이오드의 P0 영역과 동일한 채널 스탑 영역을 깊게 형성하고 에피층을 고농도로 하거나, 필드절연막을 DPI 구조로 형성함으로써, 이웃하는 화소와의 소자 분리 특성을 향상시켜 크로스토크를 방지할 수 있음을 실시예를 통해 알아 보았다.
According to the present invention made as described above, when forming a photodiode having an STI structure, a channel stop region that is the same as the P0 region of the photodiode is deeply formed and a high epitaxial layer is formed, or a field insulating film is formed in a DPI structure. Embodiments have shown that crosstalk can be prevented by improving device isolation between neighboring pixels.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

상술한 본 발명은, 포토다이오드의 크로스토크를 방지할 수 있어, 궁극적으로 이미지센서의 성능 및 수율을 크게 향상시킬 수 있는 탁월한 효과를 기대할 수 있다.The present invention described above can prevent the crosstalk of the photodiode, and can be expected to have an excellent effect that can ultimately greatly improve the performance and yield of the image sensor.

Claims (6)

제1도전형의 반도체층;A first conductive semiconductor layer; 상기 반도체층에 형성된 제1도전형의 에피층;An epitaxial layer of a first conductivity type formed in the semiconductor layer; 상기 에피층에 국부적으로 배치된 필드절연막;A field insulating film disposed locally on the epi layer; 상기 필드절연막 하부에 제1깊이로 상기 에피층 내부에 배치된 제1도전형의 채널 스탑 영역;A channel stop region of a first conductivity type disposed in the epi layer at a first depth below the field insulating layer; 상기 에피층 상에 배치된 게이트전극;A gate electrode on the epi layer; 상기 채널 스탑 영역과 동일한 제2깊이로 상기 에피층 내부에 배치되며, 상기 게이트전극 및 상기 채널 스탑 영역에 접하는 포토다이오드용 제2도전형의 제1불순물 영역; 및A first impurity region of a second conductive type for photodiode disposed in the epi layer to a second depth equal to the channel stop region and in contact with the gate electrode and the channel stop region; And 상기 제1불순물 영역에서 상기 에피층 표면에 접하는 포토다이오드용 제1도전형의 제2불순물 영역 A second impurity region of a first conductive type for a photodiode in contact with the epi layer surface in the first impurity region 을 포함하는 이미지센서.Image sensor comprising a. 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 제1도전형은 P형이며, 상기 제2도전형은 N형인 것을 특징으로 하는 이미지센서.The first conductive type is a P-type, the second conductive type is an image sensor, characterized in that the N-type. 제1도전형의 반도체층에 제1도전형의 에피층을 형성하는 단계;Forming an epitaxial layer of the first conductive type in the semiconductor layer of the first conductive type; 상기 에피층에 트렌치를 형성하는 단계;Forming a trench in the epi layer; 상기 트렌치 하부의 상기 반도체층 내부에 제1도전형의 채널 스탑 영역을 형성하는 단계;Forming a channel stop region of a first conductivity type in the semiconductor layer under the trench; 상기 트렌치에 매립된 필드절연막을 형성하는 단계;Forming a field insulating film buried in the trench; 상기 에피층 상에 상기 필드 절연막과 간격을 두고 게이트전극을 형성하는 단계; Forming a gate electrode on the epi layer at intervals from the field insulating film; 상기 채널 스탑 영역과 동일한 깊이로 형성하고, 상기 게이트전극과 상기 필드 절연막에 접하도록 포토다이오드용 제2도전형의 제1불순물 영역을 형성하는 단계; 및Forming a first impurity region of a second conductivity type for a photodiode so as to have the same depth as that of the channel stop region, and to contact the gate electrode and the field insulating film; And 상기 제1불순물 영역에서 상기 에피층 표면에 접하는 포토다이오드용 제1도전형의 제2불순물 영역을 형성하는 단계Forming a second impurity region of a first conductivity type for a photodiode in contact with the epi layer surface in the first impurity region 를 포함하는 이미지센서 제조방법.Image sensor manufacturing method comprising a. 제 4 항에 있어서,The method of claim 4, wherein 상기 트렌치는, 0.2㎛ 내지 0.5㎛의 깊이로 형성하는 것을 특징으로 하는 이미지센서 제조방법.The trench is an image sensor manufacturing method, characterized in that to form a depth of 0.2㎛ 0.5㎛. 제 4 항에 있어서,The method of claim 4, wherein 상기 제1도전형은 P형이며, 상기 제2도전형은 N형인 것을 특징으로 하는 이미지센서 제조 방법.The first conductive type is a P-type, the second conductive type is an image sensor manufacturing method, characterized in that the N-type.
KR1020020039016A 2002-07-05 2002-07-05 Imase sensor with improved capability of protection against crosstalk and method for fabricating thereof KR100893054B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020039016A KR100893054B1 (en) 2002-07-05 2002-07-05 Imase sensor with improved capability of protection against crosstalk and method for fabricating thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020039016A KR100893054B1 (en) 2002-07-05 2002-07-05 Imase sensor with improved capability of protection against crosstalk and method for fabricating thereof

Publications (2)

Publication Number Publication Date
KR20040003981A KR20040003981A (en) 2004-01-13
KR100893054B1 true KR100893054B1 (en) 2009-04-15

Family

ID=37314938

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020039016A KR100893054B1 (en) 2002-07-05 2002-07-05 Imase sensor with improved capability of protection against crosstalk and method for fabricating thereof

Country Status (1)

Country Link
KR (1) KR100893054B1 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040003945A (en) * 2002-07-05 2004-01-13 주식회사 하이닉스반도체 Imase sensor with decreased dangling bonds
KR100606912B1 (en) * 2004-12-29 2006-08-01 동부일렉트로닉스 주식회사 method for manufacturing of CMOS image sensor
KR100606911B1 (en) * 2004-12-29 2006-08-01 동부일렉트로닉스 주식회사 method for manufacturing of CMOS image sensor
KR100672666B1 (en) * 2004-12-29 2007-01-24 동부일렉트로닉스 주식회사 Method For Fabricating of CMOS Image Sensor
KR100721661B1 (en) * 2005-08-26 2007-05-23 매그나칩 반도체 유한회사 Image sensor, and method for fabricating the same
KR100748342B1 (en) 2005-09-14 2007-08-09 매그나칩 반도체 유한회사 Method for manufacturing a cmos image sensor

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930020686A (en) * 1992-03-14 1993-10-20 문정환 Free channel MOSFET and manufacturing method
KR970030639A (en) * 1995-11-20 1997-06-26 김광호 Semiconductor device having planarized field insulating film and manufacturing method thereof
KR19990072885A (en) * 1998-02-28 1999-09-27 김영환 Cmos image sensor and method for fabricating the same
KR20000041447A (en) * 1998-12-22 2000-07-15 김영환 Pinned photodiode of image sensor and fabrication method thereof
JP2001210732A (en) * 1999-12-28 2001-08-03 Hyundai Electronics Ind Co Ltd Method of manufacturing flush memory element
US20010015435A1 (en) * 1999-02-09 2001-08-23 Sony Corporation Method for producing solid-state image-sensing device
JP2002033477A (en) * 2000-07-13 2002-01-31 Nec Corp Semiconductor device and its fabricating method
KR20020014315A (en) * 2000-08-17 2002-02-25 박종섭 Image sensor formation method capable of preventing cross talk between pixels and reduction of active area

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930020686A (en) * 1992-03-14 1993-10-20 문정환 Free channel MOSFET and manufacturing method
KR970030639A (en) * 1995-11-20 1997-06-26 김광호 Semiconductor device having planarized field insulating film and manufacturing method thereof
KR19990072885A (en) * 1998-02-28 1999-09-27 김영환 Cmos image sensor and method for fabricating the same
KR20000041447A (en) * 1998-12-22 2000-07-15 김영환 Pinned photodiode of image sensor and fabrication method thereof
US20010015435A1 (en) * 1999-02-09 2001-08-23 Sony Corporation Method for producing solid-state image-sensing device
JP2001210732A (en) * 1999-12-28 2001-08-03 Hyundai Electronics Ind Co Ltd Method of manufacturing flush memory element
JP2002033477A (en) * 2000-07-13 2002-01-31 Nec Corp Semiconductor device and its fabricating method
KR20020014315A (en) * 2000-08-17 2002-02-25 박종섭 Image sensor formation method capable of preventing cross talk between pixels and reduction of active area

Also Published As

Publication number Publication date
KR20040003981A (en) 2004-01-13

Similar Documents

Publication Publication Date Title
KR0168902B1 (en) Solid state image pick-up device
US7005315B2 (en) Method and fabricating complementary metal-oxide semiconductor image sensor with reduced etch damage
KR100696995B1 (en) Solid-state imaging device
KR100809322B1 (en) Method for fabricating image sensor and image sensor fabricated thereby
KR101069103B1 (en) Image sensor with improved charge transfer efficiency and method for fabrication thereof
US6566722B1 (en) Photo sensor in a photo diode on a semiconductor wafer
KR100893054B1 (en) Imase sensor with improved capability of protection against crosstalk and method for fabricating thereof
KR100748323B1 (en) A fabricating method of image sensor
KR100790208B1 (en) Fabricating method of Image sensor
KR100619408B1 (en) Imase sensor with improved capability of protection against crosstalk and method for fabricating thereof
KR100790287B1 (en) Fabricating method of Image sensor
KR100677044B1 (en) Fabricating method of Image sensor
KR100873288B1 (en) Imase sensor and method for fabricating of the same
KR100790286B1 (en) Fabricating method of image sensor
KR100870823B1 (en) Imase sensor and method for fabricating of the same
KR100677045B1 (en) Fabricating method of Image sensor
KR100851497B1 (en) Imase sensor with improved capability of low light level and method for fabricating thereof
KR100873812B1 (en) Image sensor with improved charge capacity and fabricating method of the same
KR20070071018A (en) Image sensor and method for manufacturing the same
KR100730470B1 (en) Method for manufacturing image sensor
KR20040059759A (en) CMOS image sensor with new shape isolation layer and method for fabricating the same
KR100841208B1 (en) A fabricating method of image sensor with decreased dark signal
KR20030057709A (en) Image sensor and method for fabricating the same
KR100749254B1 (en) Fabricating method of image sensor with improved charge transfer efficiency
KR20040007971A (en) Imase sensor with improved capability of protection against crosstalk and method for fabricating thereof

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee