KR100677045B1 - Fabricating method of Image sensor - Google Patents

Fabricating method of Image sensor Download PDF

Info

Publication number
KR100677045B1
KR100677045B1 KR1020010037511A KR20010037511A KR100677045B1 KR 100677045 B1 KR100677045 B1 KR 100677045B1 KR 1020010037511 A KR1020010037511 A KR 1020010037511A KR 20010037511 A KR20010037511 A KR 20010037511A KR 100677045 B1 KR100677045 B1 KR 100677045B1
Authority
KR
South Korea
Prior art keywords
ion implantation
image sensor
impurity region
tilt
region
Prior art date
Application number
KR1020010037511A
Other languages
Korean (ko)
Other versions
KR20030001141A (en
Inventor
김은지
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020010037511A priority Critical patent/KR100677045B1/en
Publication of KR20030001141A publication Critical patent/KR20030001141A/en
Application granted granted Critical
Publication of KR100677045B1 publication Critical patent/KR100677045B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 이미지센서에 관한 것으로, 틸트 및 틸트가 없는 이온주입을 통해 n- 영역을 구현함으로써 정전 용량 및 전하 운송 능력을 향상시킬 수 있는 이미지센서 제조 방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 제1도전형의 반도체층 상에 게이트전극을 형성하는 제1단계; 틸트를 이용한 이온주입을 실시하여 상기 게이트전극의 일측 하부까지 확장된 제2도전형의 포토다이오드용 제1불순물 영역을 형성하는 제2단계; 이온주입을 실시하여 상기 게이트전극 일측에 접하며 상기 제1불순물 영역 하부까지 확장된 포토다이오드용 제2도전형의 제2불순물 영역을 형성하는 제3단계; 및 이온주입을 실시하여 상기 제1불순물 영역 상부의 표면에 제1도전형의 포토다이오드용 제3불순물 영역을 형성하는 제4단계를 포함하여 이루어지는 이미지센서 제조 방법을 제공한다.
The present invention relates to an image sensor, to provide an image sensor manufacturing method that can improve the capacitance and charge transport capability by implementing the n- region through the ion implantation without tilt and tilt, for this purpose Forming a gate electrode on the first conductive semiconductor layer; Performing a second ion implantation using a tilt to form a first impurity region for a photoconductor of a second conductivity type which extends to a lower side of the gate electrode; Performing a ion implantation to form a second impurity region of a second conductivity type for a photodiode in contact with one side of the gate electrode and extending to a lower portion of the first impurity region; And a fourth step of performing ion implantation to form a third impurity region for a photodiode of the first conductivity type on the surface of the first impurity region.

전위 구배, 전하 운송, 정전 용량, PD, FD, LDD, 틸트.Potential gradient, charge transport, capacitance, PD, FD, LDD, tilt.

Description

이미지센서 제조 방법{Fabricating method of Image sensor} Fabrication method of Image sensor             

도 1a 내지 도 1b는 종래기술에 따른 이미지센서 제조 공정을 도시한 단면도,1a to 1b is a cross-sectional view showing an image sensor manufacturing process according to the prior art,

도 2a 내지 도 2c는 본 발명의 일실시예에 따른 이미지센서 제조 공정을 도시한 단면도,2A to 2C are cross-sectional views illustrating a manufacturing process of an image sensor according to an embodiment of the present invention;

도 3은 도 2의 공핍 영역의 단면 및 정전위를 도시한 개략도.
3 is a schematic diagram showing a cross section and a potential of the depletion region of FIG.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

20 : 반도체층20: semiconductor layer

21 : 필드 절연막21: field insulating film

22, 23 : 게이트전극22, 23: gate electrode

25 : 스페이서
25: spacer

본 발명은 반도체 소자에 관한 것으로 특히, 이미지센서에 관한 것으로, 더욱 상세하게는 저농도 N형 불순물 이온주입을 2회로 분할실시 함으로써 포토다이오드의 정전 용량 및 전하 운송 능력을 향상시킬 수 있는 이미지센서 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and in particular, to an image sensor. More particularly, a method of manufacturing an image sensor capable of improving capacitance and charge transport capability of a photodiode by dividing a low concentration of N-type impurity ion into two circuits. It is about.

일반적으로, 이미지센서라 함은 광학 영상(Optical image)을 전기 신호로 변환시키는 반도체소자로서, 이중 전하결합소자(CCD : Charge Coupled Device)는 개개의 MOS(Metal-Oxide-Silicon) 커패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 커패시터에 저장되고 이송되는 소자이며, CMOS(Complementary MOS; 이하 CMOS) 이미지센서는 제어회로(Control circuit) 및 신호처리회로(Signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수만큼 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력(Output)을 검출하는 스위칭 방식을 채용하는 소자이다.In general, an image sensor is a semiconductor device that converts an optical image into an electrical signal. In a double charge coupled device (CCD), individual metal-oxide-silicon (MOS) capacitors are very different from each other. A device in which charge carriers are stored and transported in a capacitor while being located in close proximity, and CMOS (Complementary MOS) image sensor is a CMOS technology that uses a control circuit and a signal processing circuit as peripheral circuits. Is a device that employs a switching method that creates MOS transistors by the number of pixels and sequentially detects the output using them.

이러한 다양한 이미지센서를 제조함에 있어서, 이미지센서의 감광도(Photo sensitivity)를 증가시키기 위한 노력들이 진행되고 있는 바, 그 중 하나가 집광기술이다. 예컨대, CMOS 이미지센서는 빛을 감지하는 포토다이오드와 감지된 빛을 전기적 신호로 처리하여 데이터화하는 CMOS 로직회로부분으로 구성되어 있는 바, 광감도를 높이기 위해서는 전체 이미지센서 면적에서 포토다이오드의 면적이 차지하는 비율(이를 통상 Fill Factor"라 한다)을 크게 하려는 노력이 진행되고 있다.In the manufacture of such various image sensors, efforts are being made to increase the photo sensitivity of the image sensor, one of which is a condensing technology. For example, a CMOS image sensor is composed of a photodiode for detecting light and a portion of a CMOS logic circuit for processing the detected light into an electrical signal to make data. To increase light sensitivity, the ratio of the photodiode to the total image sensor area is increased. Efforts have been made to increase (usually referred to as Fill Factor).

도 1a 내지 도 1b는 종래기술에 따른 이미지센서 제조 공정을 도시한 단면도이다. 1A to 1B are cross-sectional views illustrating an image sensor manufacturing process according to the prior art.                         

이하, 도 1a 내지 도 1b를 참조하여 종래의 이미지센서 제조 공정을 살펴보는 바, 여기서 반도체층(10)은 고농도인 P++ 층 및 P-Epi층이 적층된 것을 이용하는 바, 이하 도면의 간략화를 위해 반도체층(10)으로 칭한다.Hereinafter, a conventional image sensor manufacturing process will be described with reference to FIGS. 1A to 1B. Here, the semiconductor layer 10 is formed by stacking a high concentration of a P ++ layer and a P-Epi layer. The semiconductor layer 10 is called.

먼저, 이후 열공정에 의한 측면 확산(Lateral Diffusion)을 통해 소스 팔로워(Source Follower) 역할을 하는 드라이브 게이트(Drive Gate, Dx)와 스위칭(Switching) 역할로 어드레싱(Addressing)을 할 수 있도록 하는 셀렉트 게이트(Select Gate, Sx)를 내포할 수 있도록 P-well(도시하지 않음)을 형성시키는 공정을 실시한다. First of all, the drive gate (Dx) serving as a source follower and the switching gate (addressing) can be addressed by switching. A step of forming a P-well (not shown) is carried out so as to contain (Select Gate, Sx).

이어서, 도 1a에 도시된 바와 같이, 반도체층(10)에 국부적으로 필드 절연막(11)을 형성한 다음, 필드 절연막(11)과 떨어진 영역에 게이트전극(12, 13) 예컨대, 트랜스퍼 게이트(Transfer gate)를 형성하는 바, 이는 포토다이오드에서 플로팅 센싱 노드(Floating sensing node; 이하 FD라 함)로 광전자를 운반하기 위한 역할을 한다. 이어서, 이온주입 마스크(14)를 이용하여 필드 절연막(11)과 게이트전극(12, 13)에 접하는 포토다이오드용 불순물 영역(n-)을 반도체층(10) 내부에 소정의 깊이로 형성하는 바, 높은 에너지 예컨대, 160KeV 내지 180KeV의 에너지를 이용하여 저농도로 도핑한다.Subsequently, as shown in FIG. 1A, the field insulating film 11 is locally formed in the semiconductor layer 10, and then the gate electrodes 12 and 13, for example, a transfer gate are transferred to a region away from the field insulating film 11. A gate is formed, which serves to transport the optoelectronics from the photodiode to the floating sensing node (hereinafter referred to as FD). Subsequently, an impurity region n- for photodiode contacting the field insulating film 11 and the gate electrodes 12 and 13 by using the ion implantation mask 14 is formed in the semiconductor layer 10 to a predetermined depth. Doping at low concentrations using high energy, for example from 160KeV to 180KeV.

다음으로 도 1b에 도시된 바와 같이, 피알 스트립(PR strip)을 통해 이온주입 마스크(14)를 제거한 다음, 질화막 등을 전면에 증착한 후 전면식각을 통해 게이트전극(12, 13) 측벽에 스페이서(15)를 형성한다. 여기서, 스페이서는 후속 이온주입을 통한 얕은 드레인 접합(Lightly Doped Drain; 이하 LDD라 함)을 형성하여 핫 캐리어(Hot carrier) 효과 등을 억제하기 위한 것이다. 이어서, FD 형성을 위한 고농도의 N형 불순물을 이온주입하여 n+를 형성한다.Next, as shown in FIG. 1B, after removing the ion implantation mask 14 through a PR strip, a nitride film or the like is deposited on the entire surface, and then spacers are formed on the sidewalls of the gate electrodes 12 and 13 through etching. (15) is formed. Here, the spacer is to form a lightly doped drain (LDD) through subsequent ion implantation to suppress a hot carrier effect. Subsequently, a high concentration of N-type impurities for forming FD is ion-implanted to form n +.

이어서, 포토다이오드용 P형 전극 형성을 위한 이온주입을 실시하여 n- 영역의 상부와 반도체층(10) 표면에 접하는 불순물 영역(P0)을 형성함으로써, P/N/P 접합에 의해 공핍영역이 형성되면서 포토다이오드가 형성되고 P/N 접합의 FD(n+)가 형성된다.Subsequently, ion implantation for forming a P-type electrode for photodiode is performed to form an impurity region P0 in contact with the top of the n- region and the surface of the semiconductor layer 10, whereby the depletion region is formed by P / N / P junction. As a result, a photodiode is formed and an FD (n +) of a P / N junction is formed.

그러나, 상술한 바와 같은 종래의 이미지센서는 PD 상부에 있는 P0 영역이 확산으로 인해 PD에서 트랜스터 게이트(12, 13)를 지나 FD에 이르는 전하운송 통로에 P형에 의한 장벽인 전위장벽(Potential barrier)을 형성하여 전하 운송을 방해하게 되며, 이온주입을 통해 형성되는 PD의 n- 영역의 불순물 농도는 PD 표면에서의 농도가 내부에 비해 낮으므로 n- 영역의 최고 농도를 갖는 지점에 비해 트랜스퍼 게이트(12, 13)에 가까운 표면의 n- 영역이 PD의 내부보다 빨리 공핍되기 때문에 전하 운송을 위해 트랜스터 게이트를 동작시킬 때, n- 영역에서의 전하 운송에 도움을 구는 전위구배(Fringing field)가 발달하지 못하게 되어 완전한 전하 운송에 방해가 된다. 따라서, PD의 용량을 충분히 확보하기 위해 n- 영역을 더욱 깊게 할 수 없게 된다. However, the conventional image sensor described above has a potential barrier, which is a P-type barrier, in the charge transport path from the PD to the FD through the transfer gates 12 and 13 due to diffusion of the P0 region on the PD. impeding charge transport by forming a barrier, and the impurity concentration in the n- region of the PD formed through ion implantation is lower than that in the PD surface. Fringing field assists charge transport in the n- region when operating the transfer gate for charge transport because the n- region on the surface close to gates 12 and 13 depletes faster than the interior of the PD. ) Does not develop, which hinders full charge transport. Therefore, the n- region cannot be deepened in order to sufficiently secure the capacity of the PD.

한편, 상기와 같은 데드존(Dead zone) 특성 확보를 위해 n- 영역 형성을 위한 이온주입시 틸트(Tilt)를 증가시키는 방법이 강구되었으나, 이는 정전용량의 층분한 확보가 어렵게 되며, 이에 따라 암신호(Dark signal)이 증가하게 되어 포화 신호 마진(Saturation signal margin)이 크게 감소하는 문제점이 발생하게 된다.On the other hand, in order to secure the dead zone (dead zone) characteristics as described above, a method of increasing the tilt (Tilt) during the ion implantation for forming the n- region has been devised, which makes it difficult to secure a sufficient layer of capacitance, thereby As the dark signal increases, the saturation signal margin greatly decreases.

상기와 같은 종래 기술의 문제점을 해결하기 위해 제안된 본 발명은, 틸트 및 틸트가 없는 이온주입을 통해 n- 영역을 구현함으로써 정전 용량 및 전하 운송 능력을 향상시킬 수 있는 이미지센서 제조 방법을 제공하는데 그 목적이 있다.
The present invention proposed to solve the problems of the prior art, to provide an image sensor manufacturing method that can improve the capacitance and charge transport capacity by implementing the n- region through the ion implantation without tilt and tilt. The purpose is.

상기 목적을 달성하기 위하여 본 발명은, 제1도전형의 반도체층 상에 게이트전극을 형성하는 제1단계; 틸트를 이용한 이온주입을 실시하여 상기 게이트전극의 일측 하부까지 확장된 제2도전형의 포토다이오드용 제1불순물 영역을 형성하는 제2단계; 이온주입을 실시하여 상기 게이트전극 일측에 접하며 상기 제1불순물 영역 하부까지 확장된 포토다이오드용 제2도전형의 제2불순물 영역을 형성하는 제3단계; 및 이온주입을 실시하여 상기 제1불순물 영역 상부의 표면에 제1도전형의 포토다이오드용 제3불순물 영역을 형성하는 제4단계를 포함하여 이루어지는 이미지센서 제조 방법을 제공한다.The present invention to achieve the above object, the first step of forming a gate electrode on the semiconductor layer of the first conductivity type; Performing a second ion implantation using a tilt to form a first impurity region for a photoconductor of a second conductivity type which extends to a lower side of the gate electrode; Performing a ion implantation to form a second impurity region of a second conductivity type for a photodiode in contact with one side of the gate electrode and extending to a lower portion of the first impurity region; And a fourth step of performing ion implantation to form a third impurity region for a photodiode of the first conductivity type on the surface of the first impurity region.

바람직하게, 본 발명의 상기 제2단계의 이온주입시, 4°내지 7°의 틸트를 이용하는 것을 특징으로 하며, 상기 제2단계 및 상기 제3단계의 이온주입시, 1.0E11/㎤ 내지 7.0E12/㎤ 농도의 불순물을 이용하는 것을 특징으로 하며, 상기 제4단계의 이온주입시, 1.0E12/㎤ 내지 5.0E13/㎤ 농도의 불순물을 이용하는 것을 특징으로 하며, 상기 제2단계 및 제3단계의 이온주입은, 동일 마스크를 이용하는 것을 특징으로 하며, 상기 제1도전형은 P형이며, 상기 제2도전형은 N형인 것을 특 징으로 한다.
Preferably, the ion implantation of the second step of the present invention, characterized in that using a tilt of 4 ° to 7 °, when the ion implantation of the second step and the third step, 1.0E11 / cm3 to 7.0E12 It is characterized in that the impurity of / cm 3 concentration, the ion implantation of the fourth step, it characterized in that the impurity of 1.0E12 / cm3 to 5.0E13 / cm3 concentration, the ion of the second and third steps Injection is characterized in that the same mask is used, wherein the first conductivity type is P type, and the second conductivity type is N type.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.

도 2a 내지 도 2c는 본 발명의 일실시예에 따른 이미지센서 제조 공정을 도시한 단면도이다.2A through 2C are cross-sectional views illustrating an image sensor manufacturing process according to an exemplary embodiment of the present invention.

이하, 도 2a 내지 도 2c를 참조하여 본 발명에 따른 이미지센서 제조 공정을 살펴보는 바, 여기서 반도체층(20)은 고농도인 P++ 층 및 P-Epi층이 적층된 것을 이용하는 바, 이하 도면의 간략화를 위해 반도체층(20)으로 칭한다.Hereinafter, a process of manufacturing an image sensor according to the present invention will be described with reference to FIGS. 2A to 2C, wherein the semiconductor layer 20 uses a high concentration of a P ++ layer and a P-Epi layer. The semiconductor layer 20 is referred to for this purpose.

먼저, 이후 열공정에 의한 측면 확산(Lateral Diffusion)을 통해 소스 팔로워(Source Follower) 역할을 하는 드라이브 게이트(Drive Gate, Dx)와 스위칭(Switching) 역할로 어드레싱(Addressing)을 할 수 있도록 하는 셀렉트 게이트(Select Gate, Sx)를 내포할 수 있도록 P-well(도시하지 않음)을 형성시키는 공정을 실시한다. First of all, the drive gate (Dx) serving as a source follower and the switching gate (addressing) can be addressed by switching. A step of forming a P-well (not shown) is carried out so as to contain (Select Gate, Sx).

이어서, 도 2a에 도시된 바와 같이, 반도체층(20)에 국부적으로 필드 절연막(21)을 형성한 다음, 필드 절연막(21)과 떨어진 영역에 게이트전극(22, 23) 예컨대, 트랜스퍼 게이트(Transfer gate)를 형성하는 바, 이는 포토다이오드에서 플로팅 센싱 노드(Floating sensing node; 이하 FD라 함)로 광전자를 운반하기 위한 역할을 한다. Subsequently, as shown in FIG. 2A, the field insulating film 21 is locally formed in the semiconductor layer 20, and then the gate electrodes 22 and 23, for example, a transfer gate are transferred to a region away from the field insulating film 21. A gate is formed, which serves to transport the optoelectronic from the photodiode to the floating sensing node (hereinafter referred to as FD).                     

이어서, 이온주입 마스크(24)를 이용한 틸트 이온주입을 실시하여 반도체층(20) 내부에 소정의 깊이로 형성되며, 게이트전극(22, 23)의 일측 하부까지 확장된 N형의 포토다이오드용 불순물 영역(n1-)을 형성하는 바, 4°내지 7°의 틸트를 이용하여, 1.0E11/㎤ 내지 7.0E12/㎤ 인 저농도의 불순물을 이용한다.Subsequently, tilt ion implantation using the ion implantation mask 24 is performed to form a predetermined depth inside the semiconductor layer 20, and the N-type photodiode impurities extended to one lower side of the gate electrodes 22 and 23. When the region n1- is formed, a low concentration of impurities of 1.0E11 / cm 3 to 7.0E12 / cm 3 is used by using a tilt of 4 ° to 7 °.

따라서, 불순물 영역(n1-)은 게이트전극(22, 23) 하부로 ΔL만큼 증가하게 되며, 게이트전극(22, 23)으로 이루어진 트랜스퍼 게이트의 채널 길이(Rp)는 감소하게 됨에 따라 포화전류가 증가하게 된다. 따라서, 전하 전송 효율(Charge transfer efficiency)이 증가 즉, 데드존 특성이 향상된다.Therefore, the impurity region n1-1 is increased by ΔL below the gate electrodes 22 and 23, and the saturation current increases as the channel length Rp of the transfer gate including the gate electrodes 22 and 23 decreases. Done. Therefore, the charge transfer efficiency is increased, that is, the dead zone characteristic is improved.

상기와 같은 일련의 메카니즘(Mechanism)을 다음의 수학식 즉, 전하 제어 방정식(Charge control equation)을 통해 증명이 된다.Such a series of mechanisms (Mechanism) is proved by the following equation, the charge control equation.

Id = μn·C0X × W/L(Vg- Vth- 1/2Vds) ·Vds I d = μ n · C 0X × W / L (V g - V th - 1 / 2V ds) · V ds

여기서, W는 트랜스터 게이트를 포함하는 트랜스퍼 트랜지스터의 폭(Eidth)을 나타내며, L은 트랜스퍼 트랜지스터의 길이(Length), μn은 전자의 이동도(Mobility), C0X는 게이트 절연막(22)의 유전율, Vg는 게이트 전압, Vth 는 문턱 전압(Threshold voltage), Vds는 드레인과 소스간의 전압차를 나타낸다.Here, W represents the width (Eidth) of the transfer transistor including the transfer gate, L is the length (Length) of the transfer transistor, μ n is the mobility of the electrons, C 0X is the gate insulating film 22 The dielectric constant, V g is the gate voltage, V th is the threshold voltage, and V ds is the voltage difference between the drain and the source.

따라서, 상기한 바와 같은 틸트를 이용한 이온주입에 따라 트랜스퍼 트랜지스터의 실제 길이 LREAL은 L - ΔL이 되고 이것은 틸트가 0°즉, 수직 이온주입일 경 우보다 더 작게 된다.Accordingly, the ion implantation using tilt as described above results in the actual length L REAL of the transfer transistor being L − ΔL, which is smaller than when the tilt is 0 °, that is, vertical ion implantation.

따라서, 제1수학식의 L에 LREAL을 대입하게 되면, L이 감소하게 되므로 Id 즉, 포화전류가 증가하게 되므로 전하 전송 효율이 증가하게 되어 데드존이 감소하게 된다.Therefore, when L REAL is substituted into L of the first equation, since L is decreased, Id, that is, the saturation current is increased, the charge transfer efficiency is increased and the dead zone is reduced.

다음으로 도 2b에 도시된 바와 같이, 이온주입 마스크(24)를 이용한 이온주입을 실시하여 게이트전극(22, 23) 일측에 접하며 n1- 영역 하부까지 확장된 포토다이오드용 N형의 불순물 영역 즉, n2- 영역을 형성한다.Next, as shown in FIG. 2B, an ion implantation using the ion implantation mask 24 is performed to contact the one side of the gate electrodes 22 and 23 and extend to the lower portion of the n1- region, that is, an N-type impurity region for the photodiode. to form n2-regions.

이때, 1.0E11/㎤ 내지 7.0E12/㎤ 농도의 불순물을 이용하여 상기 n1- 이온주입 보다 더 큰 에너지를 이용하게 되면, 그 깊이가 더 깊게 형성되어 전극 용량이 증가하게 되며, S/N(Signal/Noise)비가 증가하게 된다.At this time, when using a larger energy than the n1-ion implantation using impurities having a concentration of 1.0E11 / cm3 to 7.0E12 / cm3, the depth is deeper and the electrode capacity increases, and S / N (Signal / Noise) ratio increases.

다음으로 도 2c에 도시된 바와 같이, 피알 스트립(PR strip)을 통해 이온주입 마스크(24)를 제거한 다음, 질화막 등을 전면에 증착한 후 전면식각을 통해 게이트전극(22, 23) 측벽에 스페이서(25)를 형성한다. 여기서, 스페이서(25)는 후속 이온주입을 통한 얕은 드레인 접합(Lightly Doped Drain; 이하 LDD라 함)을 형성하여 핫 캐리어(Hot carrier) 효과 등을 억제하기 위한 것이다. 이어서, 센싱노드(Floating Diffusion; 이하 FD라 함) 형성을 위한 고농도의 N형 불순물을 이온주입하여 n+ 영역(소스/드레인)을 형성한다.Next, as shown in FIG. 2C, after removing the ion implantation mask 24 through a PR strip, a nitride film or the like is deposited on the entire surface, and then spacers are formed on the sidewalls of the gate electrodes 22 and 23 through front etching. To form 25. Here, the spacer 25 is to form a lightly doped drain (LDD) through subsequent ion implantation to suppress a hot carrier effect. Subsequently, a high concentration of N-type impurities for forming a floating node (hereinafter referred to as FD) is ion implanted to form an n + region (source / drain).

이어서, 포토다이오드용 P형 전극 형성을 위한 이온주입을 실시하여 n- 영역의 상부와 반도체층(20) 표면에 접하는 불순물 영역(P0)을 형성함으로써, P/N/P 접합에 의해 공핍영역이 형성되면서 포토다이오드가 형성되고 P/N 접합의 FD(n+)가 형성된다.Subsequently, ion implantation for forming a P-type electrode for photodiode is performed to form an impurity region P0 in contact with the top of the n- region and the surface of the semiconductor layer 20, whereby the depletion region is formed by P / N / P junction. As a result, a photodiode is formed and an FD (n +) of a P / N junction is formed.

이 때, 1.0E12/㎤ 내지 5.0E13/㎤ 농도의 고농도 불순물을 이용하며, 이에 따라 트랜스퍼 트랜지스터의 n- 영역 및 채널 경계에 존재하는 전위 장벽(Barrier potential)이 커지게 되므로 광이 없는(No light) 상태에서의 광전자 이동을 억제할 수 있게 된다.At this time, a high concentration impurity of 1.0E12 / cm3 to 5.0E13 / cm3 is used, so that a potential barrier existing in the n- region and the channel boundary of the transfer transistor is increased, thus making no light. Photoelectron migration in the) state can be suppressed.

도 3은 도 2의 '가' 즉, 공핍 영역(Depletion region)의 단면 및 정전위(Electrostatic potential)를 도시한 개략도로서 도 3에 도시된 바와 같이, 틸트 및 틸트가 없는 이온주입을 그리고, 고농도의 P0 형성에 따라 전하 운송을 위한 경로에서의 전하의 흐름이 원할하게 이루어질 수 있는 전위 분포가 이루어져 있으며, 광이 없는 상태에서의 광전자 이동 또한 억제할 수 있는 전위 장벽이 형성됨을 알 수 있다.
FIG. 3 is a schematic diagram showing the cross section and electrostatic potential of the depletion region of the depletion region of FIG. 2 and depicts ion implantation without tilt and tilt, as shown in FIG. According to the formation of P0, the potential distribution is made to facilitate the flow of charge in the path for charge transport, and it can be seen that a potential barrier is formed to suppress photoelectron transfer in the absence of light.

상기한 바와 같이 이루어지는 본 발명은, P/N/P 구조의 PD 형성시 트랜스퍼 게이트 양면에 틸트를 주어 n- 불순물을 이온주입함으로써 트랜스퍼 게이트 하부에 전위 구배를 발달시켜 전하 운송을 원활하게 해주고, 충분한 에너지를 이용하여 깊게 추가의 이온주입을 실시함으로써 PD의 정전 용량을 향상시킬 수 있으며, PD 표면의 P0 불순물 영역의 확산에 의한 전위 장벽 형성을 방지하여 데드존 특성을 향상시킬 수 있음을 실시예를 통해 알아 보았다.
According to the present invention as described above, the formation of the potential gradient in the lower portion of the transfer gate facilitates charge transport by providing a tilt on both sides of the transfer gate and ion implantation of n- impurity in the formation of PD having a P / N / P structure. By performing additional ion implantation deeply using energy, PD capacitance can be improved, and dead zone characteristics can be improved by preventing potential barrier formation due to diffusion of P0 impurity regions on the PD surface. I found out.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으 나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
Although the technical spirit of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

상술한 본 발명은, 별도의 마스크 형성 공정 없이 포토다이오드의 정전 용량을 증가시키며, 트랜스퍼 게이트 하부의 전위 구배를 발달시켜 전하 운송을 원활하게 함과 동시에 데드존 특성을 향상시킬 수 있어, 궁극적으로 이미지센서의 성능 및 수율을 크게 향상시킬 수 있는 탁월한 효과를 기대할 수 있다.
The present invention described above can increase the capacitance of the photodiode without a separate mask forming process, develop a potential gradient under the transfer gate to facilitate charge transport and at the same time improve dead zone characteristics, thereby ultimately providing an image. Excellent effects can be expected to significantly improve the performance and yield of the sensor.

Claims (6)

이미지센서 제조 방법에 있어서,In the image sensor manufacturing method, 제1도전형의 반도체층 상에 게이트전극을 형성하는 제1단계;A first step of forming a gate electrode on the first conductive semiconductor layer; 틸트를 이용한 이온주입을 실시하여 상기 게이트전극의 일측 하부까지 확장된 제2도전형의 포토다이오드용 제1불순물 영역을 형성하는 제2단계;Performing a second ion implantation using a tilt to form a first impurity region for a photoconductor of a second conductivity type which extends to a lower side of the gate electrode; 이온주입을 실시하여 상기 게이트전극 일측에 접하며 상기 제1불순물 영역 하부까지 확장된 포토다이오드용 제2도전형의 제2불순물 영역을 형성하는 제3단계; 및Performing a ion implantation to form a second impurity region of a second conductivity type for a photodiode in contact with one side of the gate electrode and extending to a lower portion of the first impurity region; And 이온주입을 실시하여 상기 제1불순물 영역 상부의 표면에 제1도전형의 포토다이오드용 제3불순물 영역을 형성하는 제4단계A fourth step of forming a third impurity region for a photodiode of a first conductivity type on the surface of the first impurity region by performing ion implantation 를 포함하여 이루어지는 이미지센서 제조 방법.Image sensor manufacturing method comprising a. 제 1 항에 있어서,The method of claim 1, 상기 제2단계의 이온주입시, 4°내지 7°의 틸트를 이용하는 것을 특징으로 하는 이미지센서 제조 방법.When the ion implantation of the second step, the image sensor manufacturing method characterized in that using a tilt of 4 ° to 7 °. 제 1 항에 있어서,The method of claim 1, 상기 제2단계 및 상기 제3단계의 이온주입시, 1.0E11/㎤ 내지 7.0E12/㎤ 농도의 불순물을 이용하는 것을 특징으로 하는 이미지센서 제조 방법.In the ion implantation of the second step and the third step, an image sensor manufacturing method using an impurity having a concentration of 1.0E11 / cm3 to 7.0E12 / cm3. 제 1 항에 있어서,The method of claim 1, 상기 제4단계의 이온주입시, 1.0E12/㎤ 내지 5.0E13/㎤ 농도의 불순물을 이용하는 것을 특징으로 하는 이미지센서 제조 방법.When the ion implantation of the fourth step, an impurity having a concentration of 1.0E12 / cm3 to 5.0E13 / cm3 is used. 제 1 항에 있어서,The method of claim 1, 상기 제2단계 및 제3단계의 이온주입은, 동일 마스크를 이용하는 것을 특징으로 하는 이미지센서 제조 방법.The ion implantation of the second step and the third step, the image sensor manufacturing method, characterized in that using the same mask. 제 1 항에 있어서,The method of claim 1, 상기 제1도전형은 P형이며, 상기 제2도전형은 N형인 것을 특징으로 하는 이미지센서 제조 방법.The first conductive type is a P-type, the second conductive type is an image sensor manufacturing method, characterized in that the N-type.
KR1020010037511A 2001-06-28 2001-06-28 Fabricating method of Image sensor KR100677045B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010037511A KR100677045B1 (en) 2001-06-28 2001-06-28 Fabricating method of Image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010037511A KR100677045B1 (en) 2001-06-28 2001-06-28 Fabricating method of Image sensor

Publications (2)

Publication Number Publication Date
KR20030001141A KR20030001141A (en) 2003-01-06
KR100677045B1 true KR100677045B1 (en) 2007-01-31

Family

ID=27711812

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010037511A KR100677045B1 (en) 2001-06-28 2001-06-28 Fabricating method of Image sensor

Country Status (1)

Country Link
KR (1) KR100677045B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100725367B1 (en) * 2005-10-04 2007-06-07 삼성전자주식회사 Image sensor and method for fabricating the same
KR100878124B1 (en) * 2007-05-03 2009-01-12 동부일렉트로닉스 주식회사 Image Sensor and Method for Manufacturing thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243549A (en) * 1992-03-02 1993-09-21 Matsushita Electron Corp Solid-state image sensing device and its manufacture
JP2000223687A (en) * 1999-01-28 2000-08-11 Sony Corp Fabrication of solid state image pickup
KR20010027712A (en) * 1999-09-15 2001-04-06 김영환 Solid state image sensor and for manufacturing the same
KR20030000653A (en) * 2001-06-26 2003-01-06 주식회사 하이닉스반도체 Fabricating method of Image sensor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243549A (en) * 1992-03-02 1993-09-21 Matsushita Electron Corp Solid-state image sensing device and its manufacture
JP2000223687A (en) * 1999-01-28 2000-08-11 Sony Corp Fabrication of solid state image pickup
KR20010027712A (en) * 1999-09-15 2001-04-06 김영환 Solid state image sensor and for manufacturing the same
KR20030000653A (en) * 2001-06-26 2003-01-06 주식회사 하이닉스반도체 Fabricating method of Image sensor

Also Published As

Publication number Publication date
KR20030001141A (en) 2003-01-06

Similar Documents

Publication Publication Date Title
KR100436067B1 (en) Image sensor and method of fabricating the same
KR100760913B1 (en) CMOS Image Sensor and Method for Manufacturing the same
US7939859B2 (en) Solid state imaging device and method for manufacturing the same
KR100562668B1 (en) A fabricating method of image sensor with decreased dark signal
US7645652B2 (en) CMOS image sensor and method for fabricating the same
KR100748323B1 (en) A fabricating method of image sensor
KR100893054B1 (en) Imase sensor with improved capability of protection against crosstalk and method for fabricating thereof
KR100677045B1 (en) Fabricating method of Image sensor
KR100853793B1 (en) CMOS Image Sensor and Method of Manufaturing Thereof
KR100677044B1 (en) Fabricating method of Image sensor
KR100776151B1 (en) A fabricating method of image sensor with improved high intergation
KR100390836B1 (en) Image sensor capable of improving capacitance of photodiode and charge transport and method for forming the same
KR100790287B1 (en) Fabricating method of Image sensor
KR100619408B1 (en) Imase sensor with improved capability of protection against crosstalk and method for fabricating thereof
KR100790286B1 (en) Fabricating method of image sensor
KR100730470B1 (en) Method for manufacturing image sensor
KR100700266B1 (en) Fabricating method for Image sensor
KR100748314B1 (en) Image sensor and fabricating method of the same
KR100788483B1 (en) Pixel structure of image sensor and manufacturing method
KR100870823B1 (en) Imase sensor and method for fabricating of the same
KR100851497B1 (en) Imase sensor with improved capability of low light level and method for fabricating thereof
KR100440775B1 (en) Image sensor and fabricating method of the same
KR20060059553A (en) Image sensor having a floating diffusion and methods of forming the same
KR20030001139A (en) A forming method of photodiode
KR100748316B1 (en) Fabricating method of image sensor

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee