KR100790229B1 - Image sensor and fabricating method of the same - Google Patents

Image sensor and fabricating method of the same Download PDF

Info

Publication number
KR100790229B1
KR100790229B1 KR1020010038829A KR20010038829A KR100790229B1 KR 100790229 B1 KR100790229 B1 KR 100790229B1 KR 1020010038829 A KR1020010038829 A KR 1020010038829A KR 20010038829 A KR20010038829 A KR 20010038829A KR 100790229 B1 KR100790229 B1 KR 100790229B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
region
photodiode
impurity region
image sensor
Prior art date
Application number
KR1020010038829A
Other languages
Korean (ko)
Other versions
KR20030002089A (en
Inventor
권경국
이경락
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020010038829A priority Critical patent/KR100790229B1/en
Publication of KR20030002089A publication Critical patent/KR20030002089A/en
Application granted granted Critical
Publication of KR100790229B1 publication Critical patent/KR100790229B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 이미지센서에 관한 것으로, 특히 공핍영역 하부에 저농도의 N형 불순물 영역을 형성하여 PD 하부의 전위 분포를 변화시켜 사광에 의해 발생된 광전자의 흐름을 원천적으로 차단함으로써 PD간의 크로스 토크를 방지할 수 있는 이미지센서 및 그 제조 방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 제1도전형의 반도체층; 상기 반도체층 표면으로부터 소정의 깊이로 형성되며, 그 하부에 제2도전형의 제1불순물 영역을 갖는 포토다이오드; 상기 반도체층 내의 상기 포토다이오드 하부에 형성되어 상기 반도체층 및 상기 포토다이오드에 의해 형성된 공핍영역의 제1전위보다 낮은 제2전위를 갖는 제2도전형의 제2불순물 영역; 상기 반도체층 내에 형성되며, 상기 포토다이오드의 일측에 접하는 제1도전형의 채널 스탑 영역; 및 상기 반도체층 상부에 상기 채널 스탑 영역과 오버랩되도록 형성된 광차단금속층을 포함하여 이루어지는 이미지센서를 제공한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image sensor, and in particular, to form a low concentration N-type impurity region under the depletion region to change the potential distribution under the PD, thereby preventing cross talk between PDs by blocking the flow of photoelectrons generated by dead light. To provide an image sensor and a method of manufacturing the same, for this purpose, the present invention, the first conductive semiconductor layer; A photodiode formed at a predetermined depth from the surface of the semiconductor layer and having a first impurity region of a second conductivity type thereunder; A second impurity region of a second conductivity type formed under the photodiode in the semiconductor layer and having a second potential lower than a first potential of the depletion region formed by the semiconductor layer and the photodiode; A channel stop region of a first conductivity type formed in the semiconductor layer and in contact with one side of the photodiode; And a light blocking metal layer formed on the semiconductor layer to overlap the channel stop region.

또한, 본 발명은, 상기한 구조의 이미지센서 제조 방법을 제공한다.
In addition, the present invention provides an image sensor manufacturing method of the above structure.

포토다이오드, 크로스 토크, 채널 스탑 영역, 공핍영역, Saddle point.Photodiode, cross talk, channel stop area, depletion area, saddle point.

Description

이미지센서 및 그 제조 방법{Image sensor and fabricating method of the same} Image sensor and fabrication method {Image sensor and fabricating method of the same}             

도 1은 통상적인 CMOS 이미지센서의 단위 화소 회로도,1 is a unit pixel circuit diagram of a conventional CMOS image sensor;

도 2는 종래기술에 따른 이미지센서를 도시한 단면도,2 is a cross-sectional view showing an image sensor according to the prior art,

도 3은 도 2를 A-A'으로 절단하였을 경우의 전위 분포를 도시한 개략도,3 is a schematic diagram showing the potential distribution when FIG. 2 is cut at A-A ';

도 4는 본 발명에 따른 이미지센서를 도시한 단면도,4 is a cross-sectional view showing an image sensor according to the present invention;

도 5는 도 4를 A-A'으로 절단하였을 경우의 전위 분포를 도시한 개략도,.
FIG. 5 is a schematic diagram showing a potential distribution when FIG. 4 is cut at A-A ';

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

10 : 반도체층10: semiconductor layer

PD : 포토다이오드PD: Photodiode

CST : 채널 스탑 영역CST: Channel Stop Area

SM : 광차단금속층
SM: Light Blocking Metal Layer

본 발명은 반도체 소자에 관한 것으로 특히, 이미지센서에 관한 것으로, 더욱 상세하게는 크로스 토크(Cross Talk)를 최소화할 수 있는 이미지센서 및 그 제조 방법에 관한 것이다.The present invention relates to a semiconductor device, and more particularly, to an image sensor, and more particularly, to an image sensor and a method of manufacturing the same that can minimize cross talk.

일반적으로, 이미지센서라 함은 광학 영상(Optical image)을 전기 신호로 변환시키는 반도체소자로서, 이중 전하결합소자(CCD : Charge Coupled Device)는 개개의 MOS(Metal-Oxide-Silicon) 커패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 커패시터에 저장되고 이송되는 소자이며, CMOS(Complementary MOS; 이하 CMOS) 이미지센서는 제어회로(Control circuit) 및 신호처리회로(Signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수만큼 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력(Output)을 검출하는 스위칭 방식을 채용하는 소자이다.In general, an image sensor is a semiconductor device that converts an optical image into an electrical signal. In a double charge coupled device (CCD), individual metal-oxide-silicon (MOS) capacitors are very different from each other. A device in which charge carriers are stored and transported in a capacitor while being located in close proximity, and CMOS (Complementary MOS) image sensor is a CMOS technology that uses a control circuit and a signal processing circuit as peripheral circuits. Is a device that employs a switching method that creates MOS transistors by the number of pixels and sequentially detects the output using them.

이러한 다양한 이미지센서를 제조함에 있어서, 이미지센서의 감광도(Photo sensitivity)를 증가시키기 위한 노력들이 진행되고 있는 바, 그 중 하나가 집광기술이다. 예컨대, CMOS 이미지센서는 빛을 감지하는 포토다이오드와 감지된 빛을 전기적 신호로 처리하여 데이터화하는 CMOS 로직회로부분으로 구성되어 있는 바, 광감도를 높이기 위해서는 전체 이미지센서 면적에서 포토다이오드의 면적이 차지하는 비율(이를 통상 Fill Factor"라 한다)을 크게 하려는 노력이 진행되고 있다.In the manufacture of such various image sensors, efforts are being made to increase the photo sensitivity of the image sensor, one of which is a condensing technology. For example, a CMOS image sensor is composed of a photodiode for detecting light and a portion of a CMOS logic circuit for processing the detected light into an electrical signal to make data. To increase light sensitivity, the ratio of the photodiode to the total image sensor area is increased. Efforts have been made to increase (usually referred to as Fill Factor).

도 1은 통상적인 CMOS 이미지센서의 단위 화소(Unit Pixer) 회로도로서, 광감도(Sensitivity)를 높이고, 단위 화소간의 크로스 토크 효과를 줄이기 위하여 서 브미크론 CMOS Epi 공정을 적용하였다.1 is a circuit diagram of a unit pixel of a conventional CMOS image sensor, and a submicron CMOS Epi process is applied to increase sensitivity and reduce cross talk between unit pixels.

단위 화소 내에는 1개의 저전압 베리드 포토 다이오드(Buried Photodiode)와 4개의 NMOS 트랜지스터로 구성되어 있는데, 저전압 베리드 포토 다이오드 구조는 기존의 포토 게이트 구조와 달리 광감지 영역(Light Sensing Region)이 폴리실리콘으로 덮여있지 않아 단파장의 청색광에 대한 광감도가 우수할 뿐 만아니라 광감지영역에서의 공핍층 깊이(Depletion Depth)를 증가시킬 수 있어 장파장의 적색광 또는 적외선에 대한 광감도 또한 우수한 특성을 갖는다. 한편, 저전압 베리드 포토 다이오드 구조를 사용하면 광감지영역에 모인 광전하(Photogenerated Charge)를 플로팅 센싱 노드(Floating Sensing Node)로 완전히 운송할 수 있어서 전하 운송 효율(Charge Transfer Efficiency)을 현저하게 증가시킬 수 있는 장점이 있다. The unit pixel is composed of one low voltage buried photodiode and four NMOS transistors. Unlike the conventional photo gate structure, the low voltage buried photodiode has a polysilicon with a light sensing region. Not only is it covered, it has excellent light sensitivity for short wavelength blue light as well as increase the depth of depletion in the light sensing area, so the light sensitivity for long wavelength red or infrared light is also excellent. On the other hand, the low-voltage buried photodiode structure allows photogenerated charges in the photosensitive area to be completely transported to the Floating Sensing Node, which significantly increases the charge transfer efficiency. There are advantages to it.

그리고 4개의 트랜지스터 중에서 광전하를 운송하는 역할을 하는 트랜스퍼 게이트(Transfer Gate, Tx) 즉, 게이트전극과 리셋 게이트(Reset Gate, Rx)는 양의 문턱 전압(Positive Threshold Voltage)으로 인한 전압 강하로 전자가 손실되어 전하 운송 효율이 저하되는 현상을 방지하기 위하여 음의 문턱 전압을 갖는 Native NMOS 트랜지스터로 구성하며 아울러 이와같이 하면 N-LDD 이온 주입을 생략함으로써 게이트전극 및 리셋 게이트와 플로팅 센싱 노드와의 오버랩 캐패시턴스(Overlap Capacitance)를 저하시킬 수 있어 운송되는 전하량에 따른 플로팅 센싱 노드의 전위 변화량을 증폭시킬 수 있다.(△ V-△Q/C) In addition, the transfer gate (Tx), that is, the gate electrode and the reset gate (Rx), which transfer photocharges among the four transistors, is caused by a voltage drop due to a positive threshold voltage. In order to prevent the loss of charge transport efficiency, the NMOS transistor has a negative threshold voltage. In this case, the N-LDD ion implantation is omitted so that the overlap capacitance between the gate electrode and the reset gate and the floating sensing node is reduced. (Overlap Capacitance) can be lowered, so that the potential change of the floating sensing node can be amplified according to the amount of charge carried. (△ V-ΔQ / C)

한편, 소스 팔로워(Source Follower) 역할을 하는 드라이브 게이트(Drive Gate, Sx)는 일반적인 서브미크론 NMOS 트랜지스터로 이루어져 있다. 이와같은 구 조는 서브미크론 CMOS Epi 공정을 최소한으로 바꾸면서 구성되었고, 특히 열공정(Thermal Cycle)은 전혀 변화가 없도록 고안되었다. 한편, 칼라 이미지 구현을 위해서 이와같은 단위 화소 배열(Unit Pixel Array)위에 레드(Red), 그린(Green), 블루(Blue) 또는 엘로우(Yellow), 마젠타(Magenta), Cyan등으로 구성된 칼라 필터 배열(Color Filter Array) 형성 공정을 진행한다.Meanwhile, the drive gate (Sx) serving as a source follower is composed of a general submicron NMOS transistor. This structure was constructed with minimal changes to the submicron CMOS Epi process, and specifically the thermal cycle was designed to be completely unchanged. On the other hand, a color filter array composed of red, green, blue, or yellow, magenta, cyan, and the like on a unit pixel array for implementing a color image. (Color Filter Array) The process of forming.

이러한 단위 화소로부터 출력을 얻어내는 동작원리를 살펴보면 다음과 같다.The operation principle of obtaining an output from such a unit pixel is as follows.

가. Tx, Rx, Sx를 오프 시킨다. 이때 저전압 베리드 포토 다이오드는 완전한 공핍(Fully depletion) 상태이다. end. Turn off Tx, Rx, Sx. The low voltage buried photodiode is then fully depletion.

나. 광전하(Photogenerated Charge)를 저전압 Buried 포토 다이오드에 모은다.I. Photogenerated charge is collected in a low voltage buried photo diode.

다. 적정 인터그레이션(Integration) 시간후에 Rx를 온시켜 플로팅 센싱 노드(Floating Sensing Node)를 1차 리셋(Reset) 시킨다.All. After a proper integration time, the Rx is turned on to reset the floating sensing node first.

라. Sx를 온시켜 단위 화소를 온시킨다.la. The unit pixel is turned on by turning on Sx.

마. 소스 팔로워 버퍼(Source Follower Buffer)의 출력전압(V1)을 측정한다. 이 값은 단지 플로팅 센싱 노드(Floating Sensing Node)의 직류 전위 변화(CD level shift)를 의미한다.hemp. Measure the output voltage (V1) of the source follower buffer. This value simply means the CD level shift of the Floating Sensing Node.

바. Tx를 온 시킨다.bar. Turn on Tx.

사. 모든 광전하(Photogenerated Charge)는 플로팅 센싱 노드(Floating Sensing Node)로 운송된다.four. All photogenerated charges are transported to Floating Sensing Nodes.

아. Tx를 오프 시킨다. Ah. Turn off Tx.                         

자. 소스 팔로워 버퍼(Source Follower Buffer)의 출력전압(V2)을 측정한다.character. Measure the output voltage (V2) of the source follower buffer.

차. 출력신호(V1-V2)는 V1과 V2 사이의 차이에서 얻어진 광전하 운송의 결과이며, 이느 노이즈(Noise)가 배제된 순수 시그날 값이 된다. 이러한 방법을 CDS(Corelated Double Sampling)라고 한다.car. The output signals V1-V2 are the result of the photocharge transport resulting from the difference between V1 and V2 and are pure signal values without noise. This method is called CDS (Corelated Double Sampling).

카. '가' ∼ '차' 과정을 반복한다. 단, 저전압 베리드 포토 다이오드는 '사' 과정에서 완전한 공핍상태(Fully Depletion)로 되어 있다.Ka. Repeat the process of 'a' to 'tea'. However, the low voltage buried photodiode is fully depleted during the 'dead' process.

도 2는 종래기술에 따른 이미지센서를 도시한 단면도이다.2 is a cross-sectional view showing an image sensor according to the prior art.

도 2를 참조하면, 반도체층(10) 내부에 P0와 n- 구조의 포토다이오드(Photo Diode; 이하 PD라 함)가 이온주입 등의 공정을 통해 형성되어 있으며, 이러한 이웃하는 PD간의 데이타 간섭에 따른 크로스 토크를 방지하기 위한 P형의 채널 스탑 영역(Channel STop; 이하 CST라 함)이 형성되어 있는 바, CST는 통상적으로 P형 불순물 이온주입을 통하여 필드절연막(도시하지 않음) 하부에 형성된다. 또한, PD와 오버랩되지 않는 상부에 트랜스퍼 게이트(도시하지 않음)로의 광 입사 및 사광(α)에 의한 PD간의 트로스 토크를 방지하기 위한 광차단금속층(Shielding Metal; 이하 SM이라 함)이 형성되어 있다.Referring to FIG. 2, a P0 and an n- structure photodiode (hereinafter referred to as PD) are formed in the semiconductor layer 10 through a process such as ion implantation, and the data interference between neighboring PDs is prevented. A P-type channel stop region (hereinafter referred to as CST) is formed to prevent cross talk, and CST is typically formed under a field insulating film (not shown) through P-type impurity ion implantation. . In addition, a light blocking metal layer (hereinafter referred to as SM) is formed on the upper portion which does not overlap with the PD to prevent the light incident to the transfer gate (not shown) and the throttle torque between the PD due to the dead light α. have.

여기서, 게이트전극 즉, 트랜스퍼 게이트와 소스/드레인은 도면의 간략화를 위해 생략하였으며, SM 하부의 평탄화막 등도 생략하였다. 또한, 반도체층(10)은 고농도의 P++층 P-Epi층이 적층된 구조 또는 P-웰(Well) 등을 포함한다.Here, the gate electrodes, that is, the transfer gate and the source / drain, are omitted for simplicity of the drawings, and the planarization film under the SM is also omitted. In addition, the semiconductor layer 10 may include a structure in which a high concentration P ++ layer P-Epi layer is stacked or a P-well.

상기한 바와 같이 이루어지는 종래의 이미지센서에서, 외부의 강한 입사광이 조사될 경우 굴절율이 다른 층들간의 다층반사 또는 불균일한 막의 표면에 의해 발 생되는 굴절 등에 기인한 사광(α)이 발생하게 되는 바, 도시된 바와 같이 반도체층(10) 표면에서 부터 SM 까지의 거리가 멀어, 즉 그 사이의 막 등이 두꺼워 α와같은 사광에 의한 크로스 토크를 방지하지 못하는 실정이다.In the conventional image sensor made as described above, when the external strong incident light is irradiated, the dead light α due to the multilayer reflection between the layers having different refractive indices or the refraction generated by the surface of the non-uniform film is generated. As shown in the drawing, the distance from the surface of the semiconductor layer 10 to the SM is far, that is, the film between them is thick, and thus, it is impossible to prevent cross talk due to the ray of light such as α.

여기서, X는 새들 포인트(Saddle point)를 나타내는 것으로, 이는 n- 영역에 의해 P형의 반도체층(10)이 공핍화되는 곳과 중성 영역(Neutral region)으로 남는 경계점으로 P형의 반도체층(10)의 준위가 0V로 되는 최초점이라고 할 수 있다.Here, X represents a saddle point, which is a boundary point where the P-type semiconductor layer 10 is depleted by the n- region and remains as a neutral region. It can be said that the level of 10) is the first point at which the level becomes 0V.

도 3은 도 2를 A-A'으로 절단하였을 경우의 전위 분포를 개략적으로 도시하고 있는 바, α사광에 의해 P형의 반도체층(10) 내부에서 생성된 광전자 α' 또한, 드리프트(Drift) 및 전위차에 의해 공핍영역으로 확산됨으로써 크로스 토크를 유발하게 된다.FIG. 3 schematically shows the potential distribution when FIG. 2 is cut at A-A ', and the photoelectrons α' generated inside the P-type semiconductor layer 10 by α-radiation also exhibit drift. And diffusion into the depletion region by the potential difference to cause cross talk.

한편, 이러한 사광에 의한 PD간의 크로스 토크를 방지하기 위해 SM과 반도체층(10) 표면과의 거리를 짧게 즉, 중간의 막을 생략 또는 얇게할 수도 있으나, 이는 평탄화 및 스트레스 증가로 인한 물리적 파괴 등 오히려 소자의 특성에 악영향을 끼치게 된다. 따라서, 이러한 사광에 의한 크로스 토크를 방지하기 위한 근본적인 해결책이 필요하다.
On the other hand, in order to prevent crosstalk between the PD due to the light projection, the distance between the SM and the surface of the semiconductor layer 10 may be shortened, that is, the intermediate film may be omitted or thinned. It adversely affects the characteristics of the device. Therefore, there is a need for a fundamental solution for preventing cross talk caused by such light.

상기와 같은 종래 기술의 문제점을 해결하기 위해 제안된 본 발명은, 공핍영역 하부에 저농도의 N형 불순물 영역을 형성하여 PD 하부의 전위 분포를 변화시켜 사광에 의해 발생된 광전자의 흐름을 원천적으로 차단함으로써 PD간의 크로스 토크 를 방지할 수 있는 이미지센서 및 그 제조 방법을 제공하는데 그 목적이 있다.
The present invention proposed to solve the problems of the prior art as described above, by forming a low concentration of the N-type impurity region under the depletion region to change the potential distribution of the lower PD to fundamentally block the flow of optoelectronic generated by the dead light It is an object of the present invention to provide an image sensor and a method of manufacturing the same that can prevent cross talk between PDs.

상기 목적을 달성하기 위하여 본 발명은, 제1도전형의 반도체층; 상기 반도체층 표면으로부터 소정의 깊이로 형성되며, 그 하부에 제2도전형의 제1불순물 영역을 갖는 포토다이오드; 상기 반도체층 내의 상기 포토다이오드 하부에 형성되어 상기 반도체층 및 상기 포토다이오드에 의해 형성된 공핍영역의 제1전위보다 낮은 제2전위를 갖는 제2도전형의 제2불순물 영역; 상기 반도체층 내에 형성되며, 상기 포토다이오드의 일측에 접하는 제1도전형의 채널 스탑 영역; 및 상기 반도체층 상부에 상기 채널 스탑 영역과 오버랩되도록 형성된 광차단금속층을 포함하여 이루어지는 이미지센서를 제공한다.In order to achieve the above object, the present invention, the first conductive semiconductor layer; A photodiode formed at a predetermined depth from the surface of the semiconductor layer and having a first impurity region of a second conductivity type thereunder; A second impurity region of a second conductivity type formed under the photodiode in the semiconductor layer and having a second potential lower than a first potential of the depletion region formed by the semiconductor layer and the photodiode; A channel stop region of a first conductivity type formed in the semiconductor layer and in contact with one side of the photodiode; And a light blocking metal layer formed on the semiconductor layer to overlap the channel stop region.

또한, 상기 목적을 달성하기 위하여 본 발명은, 제1도전형의 반도체층 내부에 제2도전형의 제2불순물 영역을 형성하는 제1단계; 상기 반도체층 내부에 상기 반도체층 표면에 접하도록 제1도전형의 채널 스탑 영역을 형성하는 제2단계; 이온주입을 통해 상기 반도체층 내의 상기 제2불순물 영역 상부에 포토다이오드용 제2도전형의 제1불순물 영역을 형성하되, 상기 채널 스탑 영역의 일측에 접하도록 하는 제3단계; 상기 제1불순물 영역 상부의 상기 반도체층과 접하는 계면에 제1도전형의 제3불순물 영역을 형성하는 제4단계; 및 상기 채널 스탑 영역과 오버랩되도록 상기 반도체층 상부에 광차단금속층을 형성하는 제5단계를 포함하여 이루어지는 이미지센서 제조 방법을 제공한다. In addition, the present invention to achieve the above object, the first step of forming a second impurity region of the second conductive type inside the semiconductor layer of the first conductive type; Forming a channel stop region of a first conductivity type in the semiconductor layer to be in contact with a surface of the semiconductor layer; A third step of forming a first impurity region of a second conductivity type for photodiode on the second impurity region in the semiconductor layer through ion implantation, wherein the first impurity region is in contact with one side of the channel stop region; A fourth step of forming a third impurity region of a first conductivity type at an interface in contact with the semiconductor layer above the first impurity region; And a fifth step of forming a light blocking metal layer on the semiconductor layer so as to overlap the channel stop region.                     

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.

도 4는 본 발명의 이미지센서를 도시한 단면도이다.4 is a cross-sectional view showing an image sensor of the present invention.

도 4를 참조하면, 본 발명의 이미지센서는 P형의 반도체층(10)과, 반도체층(10) 표면으로부터 소정의 깊이로 형성되며, 그 하부에 N형의 불순물 영역(n1-)을 갖는 포토다이오드(PD)와, 반도체층(10) 내의 포토다이오드(PD) 하부에 형성되어 반도체층(10) 및 포토다이오드(PD)에 의해 형성된 공핍영역의 제1전위보다 낮은 제2전위를 갖는 N형의 불순물 영역(n2-)과, 반도체층(10) 내에 형성되며, 포토다이오드(PD)의 일측에 접하는 P형의 채널 스탑 영역(CST)과, 상기 반도체층(10) 상부에 채널 스탑 영역(CST)과 오버랩되도록 형성된 광차단금속층(SM)을 구비하여 구성되며, 여기서, 게이트전극 즉, 트랜스퍼 게이트와 소스/드레인은 도면의 간략화를 위해 생략하였으며, SM 하부의 평탄화막 등도 생략하였다. 또한, 반도체층(10)은 고농도의 P++층 P-Epi층이 적층된 구조 또는 P-웰(Well) 등을 포함한다. 또한, 불순물 영역(n1-) 상부의 반도체층(10)과 접하는 계면에 포토다이오드(PD)용 P형의 불순물 영역(P0)이 형성되어 있다.Referring to FIG. 4, the image sensor of the present invention is formed with a P-type semiconductor layer 10, a predetermined depth from the surface of the semiconductor layer 10, and has an N-type impurity region n1- below. N having a photodiode PD and a second potential lower than the first potential of the depletion region formed by the semiconductor layer 10 and the photodiode PD formed under the photodiode PD in the semiconductor layer 10. Type impurity region n2-, a P-type channel stop region CST formed in the semiconductor layer 10 and in contact with one side of the photodiode PD, and a channel stop region on the semiconductor layer 10. The light blocking metal layer SM is formed to overlap the CST, and the gate electrodes, that is, the transfer gate and the source / drain, are omitted for the sake of simplicity, and the planarization film under the SM is omitted. In addition, the semiconductor layer 10 may include a structure in which a high concentration P ++ layer P-Epi layer is stacked or a P-well. Further, a P-type impurity region P0 for photodiode PD is formed at an interface in contact with the semiconductor layer 10 above the impurity region n1-.

상기한 구성을 갖는 본 발명의 이미지센서는 P0영역과 n1- 영역과 반도체층으로 형성되어 있는 종래의 P/N/P형 PD 구조에 n2- 영역을 추가로 형성함으로써, P/N/P/N/P 구조를 가지고 있으므로, '가'와 같이 입사하는 사광에 의해 생성된 광전자의 흐름을 n2- 영역에서 처리하도록 함으로써, 크로스 토크를 방지하도록 하는 특징을 갖고 있다.In the image sensor of the present invention having the above-described configuration, P / N / P / is formed by additionally forming n2-region in the conventional P / N / P-type PD structure formed of P0 region, n1-region, and semiconductor layer. Since it has an N / P structure, cross talk is prevented by processing the photoelectron generated by incident light like 'ga' in the n2- region.

즉, 도 4를 A-A' 방향으로 절단하여 전위 분포를 개략적으로 도시한 도 5에 도시된 바와 같이, 가'은 새들 포인트(X')에서 전위가 더 낮은 n2- 영역에 의해 일종의 전위 장벽으로 막혀 PD 영역으로 확산하지 못하게 된다. 따라서, 사광에 의해 생성된 광전자 가'에 의한 크로스 토크를 근본적으로 방지할 수 있게 된다.That is, as shown in FIG. 5 schematically showing the potential distribution by cutting FIG. 4 in the AA 'direction, Ga' is blocked by a kind of potential barrier by the n2- region with lower potential at the saddle point X '. It does not spread to the PD region. Therefore, it is possible to fundamentally prevent the crosstalk caused by the photoelectron generated by the dead light.

이 때, n2- 영역이 접지전위를 갖도록 할 수도 있으며, 일정한 DC(Direct Current)를 가할 수도 있다. 또한, 더 깊은 레벨로 형성하여 공핍영역을 더 넓게 형성할 수도 있다.At this time, the n2- region may have a ground potential, and a constant DC may be applied. In addition, the depletion region may be formed wider by forming at a deeper level.

한편, 상기한 구성을 갖는 이미지센서의 제조 공정을 살펴 본다.On the other hand, looks at the manufacturing process of the image sensor having the above configuration.

먼저, 반도체층(10) 내부에 n2- 영역을 이온주입을 통해 형성하는 바, 1.0E15/㎤ 내지 1.0E18/㎤ 농도의 불순물을 이용하여 1MeV 내지 5MeV의 에너지로 형성하여 후속의 PD용 n1- 영역의 농도 및 그 깊이에 따라 형성될 공핍영역의 세들 포인트를 조절할 수 있도록 한다. First, an n2- region is formed in the semiconductor layer 10 through ion implantation, and is formed with an energy of 1MeV to 5MeV by using impurities having a concentration of 1.0E15 / cm 3 to 1.0E18 / cm 3, followed by n1-n for PD. It is possible to adjust the saddle point of the depletion region to be formed according to the concentration and depth of the region.

이어서, 반도체층(10) 내부에 반도체층(10) 표면에 접하도록 P형의 채널 스탑 영역(CST)을 형성하는 바, 필드 절연막(도시하지 않음)을 형성한 후 이온주입을 통해 필드 절연막(도시하지 않음) 하부에 형성하며, 이때 PD의 폭을 줄이지 않도록 한다.Subsequently, a P-type channel stop region CST is formed in the semiconductor layer 10 to be in contact with the surface of the semiconductor layer 10. A field insulating film (not shown) is formed, followed by ion implantation to form a field insulating film ( It is formed in the lower portion, not to reduce the width of the PD at this time.

다음으로, 이온주입을 반도체층(10) 내의 n2- 영역 상부에 포토다이오드용 N형의 불순물 영역(n1- 영역)을 형성하되, 채널 스탑 영역(CST)의 일측에 접하도록 한다. n2- 영역 형성을 위한 이온주입 에너지보다 더 낮은 100KeV 내지 250KeV의 에너지를 이용한다.Next, an ion implantation is to form an N-type impurity region (n1-region) for photodiode on the n2- region in the semiconductor layer 10, and to be in contact with one side of the channel stop region (CST). Energy of 100KeV to 250KeV which is lower than the ion implantation energy for n2-region formation is used.

계속해서 PD용 P형 불순물 영역(P0)을 형성하는 바, n1- 영역 상부의 반도체층(10)과 접하는 계면에 형성되도록 함으로써, 포토다이오드 영역이 P/N/P/N/P 구조인 이미지센서가 형성되며, PD와 오버랩되지 않는 상부에 트랜스퍼 게이트(도시하지 않음)로의 광 입사 및 사광(가)에 의한 PD간의 트로스 토크를 방지하기 위한 광차단금속층(SM)이 형성한다.Subsequently, the P-type impurity region P0 for PD is formed so that the photodiode region has a P / N / P / N / P structure by forming the P-type impurity region P0 at an interface in contact with the semiconductor layer 10 above the n1-region. A sensor is formed, and a light blocking metal layer SM is formed on the upper portion which does not overlap with the PD for preventing incident light to the transfer gate (not shown) and thrust torque between the PD due to the dead light.

따라서, SM과 반도체층(10) 표면의 거리가 멀어도 n2- 영역에 의해 사광에 의해 형성된 광전자의 흐름에 의한 PD간의 크로스 토크가 효과적으로 방지된다.
Therefore, even if the distance between the SM and the surface of the semiconductor layer 10 is far, crosstalk between the PDs due to the flow of photoelectrons formed by the oblique light by the n2-region is effectively prevented.

상기한 바와 같이 이루어지는 본 발명은, PD 하부에 N형의 불순물 영역을 형성하여 전위우물(Potentail well)을 형성함으로써, 사광에 의해 생성된 광전자의 흐름을 억제하여 PD간의 크로스 토크를 근본적으로 방지할 수 있음을 실시예를 통해 알아 보았다.
According to the present invention as described above, an N-type impurity region is formed below the PD to form a potential well, thereby suppressing the flow of photoelectrons generated by dead light to fundamentally prevent cross talk between PDs. It can be seen through the examples.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

상술한 본 발명은, 포토다이오드간 데이타의 크로스 토크를 최소화함으로써, 궁극적으로 이미지센서의 성능을 크게 향상시킬 수 있는 탁월한 효과를 기대할 수 있다.
The present invention described above, by minimizing the cross talk of the data between the photodiode, it can be expected to have an excellent effect that can ultimately greatly improve the performance of the image sensor.

Claims (8)

이미지센서에 있어서,In the image sensor, 제1도전형의 반도체층;A first conductive semiconductor layer; 상기 반도체층 표면으로부터 소정의 깊이로 형성되며, 그 하부에 제2도전형의 제1불순물 영역을 갖는 포토다이오드;A photodiode formed at a predetermined depth from the surface of the semiconductor layer and having a first impurity region of a second conductivity type thereunder; 상기 반도체층 내의 상기 포토다이오드 하부에 형성되어 상기 반도체층 및 상기 포토다이오드에 의해 형성된 공핍영역의 제1전위보다 낮은 제2전위를 갖는 제2도전형의 제2불순물 영역; A second impurity region of a second conductivity type formed under the photodiode in the semiconductor layer and having a second potential lower than a first potential of the depletion region formed by the semiconductor layer and the photodiode; 상기 반도체층 내에 형성되며, 상기 포토다이오드의 일측에 접하는 제1도전형의 채널 스탑 영역; 및A channel stop region of a first conductivity type formed in the semiconductor layer and in contact with one side of the photodiode; And 상기 반도체층 상부에 상기 채널 스탑 영역과 오버랩되도록 형성된 광차단금속층을 포함하며,A light blocking metal layer formed to overlap the channel stop region on the semiconductor layer; 상기 포토다이오드는, 상기 제1불순물 영역 상부의 상기 반도체층과 접하는 계면에 제1도전형의 제3불순물 영역을 더 갖는 것을 특징으로 하는 이미지센서.And the photodiode further comprises a third impurity region of a first conductivity type at an interface in contact with the semiconductor layer above the first impurity region. 제 1 항에 있어서,The method of claim 1, 상기 제2불순물 영역이 접지 전위를 갖는 것을 특징으로 하는 이미지센서.And the second impurity region has a ground potential. 삭제delete 제 1 항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 제1도전형은 P형이며, 상기 제2도전형은 N형인 것을 특징으로 하는 이미지센서.The first conductive type is a P-type, the second conductive type is an image sensor, characterized in that the N-type. 이미지센서 제조 방법에 있어서,In the image sensor manufacturing method, 제1도전형의 반도체층 내부에 제2도전형의 제2불순물 영역을 형성하는 제1단계;A first step of forming a second impurity region of a second conductive type in the semiconductor layer of the first conductive type; 상기 반도체층 내부에 상기 반도체층 표면에 접하도록 제1도전형의 채널 스탑 영역을 형성하는 제2단계;Forming a channel stop region of a first conductivity type in the semiconductor layer to be in contact with a surface of the semiconductor layer; 이온주입을 통해 상기 반도체층 내의 상기 제2불순물 영역 상부에 포토다이오드용 제2도전형의 제1불순물 영역을 형성하되, 상기 채널 스탑 영역의 일측에 접하도록 하는 제3단계;A third step of forming a first impurity region of a second conductivity type for photodiode on the second impurity region in the semiconductor layer through ion implantation, wherein the first impurity region is in contact with one side of the channel stop region; 상기 제1불순물 영역 상부의 상기 반도체층과 접하는 계면에 제1도전형의 제3불순물 영역을 형성하는 제4단계; 및A fourth step of forming a third impurity region of a first conductivity type at an interface in contact with the semiconductor layer above the first impurity region; And 상기 채널 스탑 영역과 오버랩되도록 상기 반도체층 상부에 광차단금속층을 형성하는 제5단계A fifth step of forming a light blocking metal layer on the semiconductor layer to overlap the channel stop region; 를 포함하여 이루어지는 이미지센서 제조 방법.Image sensor manufacturing method comprising a. 제 5 항에 있어서,The method of claim 5, 상기 제1단계의 상기 제2불순물 영역의 형성시,Upon formation of the second impurity region of the first step, 1.0E15/㎤ 내지 1.0E18/㎤ 농도의 불순물을 이용하여 이온주입하는 것을 특징으로 하는 이미지센서 제조 방법.An ion sensor is implanted using impurities of 1.0E15 / cm 3 to 1.0E18 / cm 3 concentration. 제 6 항에 있어서,The method of claim 6, 상기 이온주입시, 1MeV 내지 5MeV의 에너지를 이용하는 것을 특징으로 하는 이미지센서 제조 방법.When the ion implantation, the image sensor manufacturing method, characterized in that using the energy of 1MeV to 5MeV. 제 5 항에 있어서,The method of claim 5, 상기 제1도전형은 P형이며, 상기 제2도전형은 N형인 것을 특징으로 하는 이미지센서 제조 방법.The first conductive type is a P-type, the second conductive type is an image sensor manufacturing method, characterized in that the N-type.
KR1020010038829A 2001-06-30 2001-06-30 Image sensor and fabricating method of the same KR100790229B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010038829A KR100790229B1 (en) 2001-06-30 2001-06-30 Image sensor and fabricating method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010038829A KR100790229B1 (en) 2001-06-30 2001-06-30 Image sensor and fabricating method of the same

Publications (2)

Publication Number Publication Date
KR20030002089A KR20030002089A (en) 2003-01-08
KR100790229B1 true KR100790229B1 (en) 2008-01-02

Family

ID=27712723

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010038829A KR100790229B1 (en) 2001-06-30 2001-06-30 Image sensor and fabricating method of the same

Country Status (1)

Country Link
KR (1) KR100790229B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100873293B1 (en) * 2002-07-15 2008-12-11 매그나칩 반도체 유한회사 Image sensor with improved protection of crosstalk
KR100705214B1 (en) * 2005-09-21 2007-04-06 매그나칩 반도체 유한회사 Fabricating method of pinned photodiode in image sensor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100188014B1 (en) * 1996-06-11 1999-06-01 윤종용 Solid-state image sensing device having improved smear and blooming characteristics
KR20000003413A (en) * 1998-06-29 2000-01-15 김영환 On-transfer photodiode
KR20000004883A (en) * 1998-06-30 2000-01-25 김영환 Method for manufacturing unit pixel having a negative substrate voltage in cmos image sensor
KR20000041443A (en) * 1998-12-22 2000-07-15 김영환 Cmos image sensor having deep field stop layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100188014B1 (en) * 1996-06-11 1999-06-01 윤종용 Solid-state image sensing device having improved smear and blooming characteristics
KR20000003413A (en) * 1998-06-29 2000-01-15 김영환 On-transfer photodiode
KR20000004883A (en) * 1998-06-30 2000-01-25 김영환 Method for manufacturing unit pixel having a negative substrate voltage in cmos image sensor
KR20000041443A (en) * 1998-12-22 2000-07-15 김영환 Cmos image sensor having deep field stop layer

Also Published As

Publication number Publication date
KR20030002089A (en) 2003-01-08

Similar Documents

Publication Publication Date Title
KR100278285B1 (en) Cmos image sensor and method for fabricating the same
KR100494030B1 (en) Image sensor and method for fabricating the same
KR100758321B1 (en) Image sensor with embedded photodiode region and fabrication method thereof
KR101352436B1 (en) An image sensor
US7659563B2 (en) Complementary metal-oxide-silicon (CMOS) image sensor and method of forming the same
KR100790229B1 (en) Image sensor and fabricating method of the same
KR100494645B1 (en) Method for fabricating CMOS image sensor with spacer block mask
KR100853793B1 (en) CMOS Image Sensor and Method of Manufaturing Thereof
KR100748314B1 (en) Image sensor and fabricating method of the same
KR100440775B1 (en) Image sensor and fabricating method of the same
KR100813801B1 (en) Image sensor with improved light sensitivity and fabricating method of the same
KR20070076887A (en) Image sensor with high transfer and sensitivity characteristics and manufacturing method thereof
KR100714604B1 (en) Image sensor and method for manufacturing the same
KR100873812B1 (en) Image sensor with improved charge capacity and fabricating method of the same
KR100851497B1 (en) Imase sensor with improved capability of low light level and method for fabricating thereof
KR100873293B1 (en) Image sensor with improved protection of crosstalk
KR100444490B1 (en) Image sensor for protecting the Reference broading effect
KR20030056060A (en) Image sensor with improved charge capacity and fabricating method of the same
KR100677045B1 (en) Fabricating method of Image sensor
KR100748345B1 (en) Image sensor with improved light sensitivityy and fabricating method of the same
KR100730470B1 (en) Method for manufacturing image sensor
KR100790286B1 (en) Fabricating method of image sensor
KR100736524B1 (en) Image sensor
KR100790584B1 (en) Image sensor having a partially fully depletion floating diffusion node
KR20030057709A (en) Image sensor and method for fabricating the same

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20111129

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee