KR100494645B1 - Method for fabricating CMOS image sensor with spacer block mask - Google Patents
Method for fabricating CMOS image sensor with spacer block mask Download PDFInfo
- Publication number
- KR100494645B1 KR100494645B1 KR10-2002-0085113A KR20020085113A KR100494645B1 KR 100494645 B1 KR100494645 B1 KR 100494645B1 KR 20020085113 A KR20020085113 A KR 20020085113A KR 100494645 B1 KR100494645 B1 KR 100494645B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- photodiode
- region
- transfer transistor
- image sensor
- Prior art date
Links
- 125000006850 spacer group Chemical group 0.000 title claims abstract description 46
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 claims abstract description 15
- 150000004767 nitrides Chemical class 0.000 claims abstract description 14
- 238000009792 diffusion process Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims abstract description 7
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 5
- 229920002120 photoresistant polymer Polymers 0.000 claims description 2
- 238000002513 implantation Methods 0.000 claims 2
- 238000010030 laminating Methods 0.000 abstract 1
- 238000005468 ion implantation Methods 0.000 description 14
- 238000002834 transmittance Methods 0.000 description 14
- 238000001312 dry etching Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 238000002955 isolation Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 206010034960 Photophobia Diseases 0.000 description 3
- 208000013469 light sensitivity Diseases 0.000 description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 241001397173 Kali <angiosperm> Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000779 smoke Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 시모스 이미지센서의 제조방법에 관한 것으로, 트랜지스터의 양 측벽에 구비되는 스페이서 형성시, 스페이서 블록마스크를 적용하여 포토다이오드의 표면에 형성된 스페이서 형성용 절연막은 식각하지 않음으로서 포토다이오드의 표면을 보호하여 암전류를 감소시킨 발명이다. 이를 위한 본 발명은 저전압 매몰 포토다이오드와 트랜스퍼 트랜지스터를 포함하여 이루어진 시모스 이미지센서의 제조방법에 있어서, 기판 상에 형성된 에피층의 일정영역에 활성영역과 필드영역을 정의하는 필드절연막을 형성하고, 상기 활성영역의 상기 에피층 상에 트랜스퍼 트랜지스터의 게이트 전극을 형성하는 단계; 상기 필드절연막과 상기 트랜스퍼 트랜지스터의 게이트 전극의 일측에 정렬되는 상기 저전압 매몰 포토다이오드용 도핑영역을 형성하는 단계; 전체 구조상에 산화막과 질화막이 적층되어 구성된 스페이서 형성용 절연막을 형성하는 단계; 상기 저전압 매몰 포토다이오드용 도핑영역을 제외한 나머지 영역을 오픈시키는 스페이서 블록마스크를 형성하고 전면 식각을 수행하는 단계; 및 상기 스페이서 블록마스크를 제거하고, 상기 트랜스퍼 트랜지스터의 타측에 플로팅확산영역을 형성하는 단계를 포함하여 이루어진다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a CMOS image sensor, wherein when forming spacers provided on both sidewalls of a transistor, an insulating film for forming a spacer formed on the surface of the photodiode by applying a spacer block mask is not etched so that the surface of the photodiode is not etched. The invention reduces the dark current by protecting. In accordance with an aspect of the present invention, there is provided a method of manufacturing a CMOS image sensor including a low voltage buried photodiode and a transfer transistor, wherein a field insulating film defining an active region and a field region is formed in a predetermined region of an epi layer formed on a substrate. Forming a gate electrode of a transfer transistor on the epi layer in the active region; Forming a doped region for the low voltage buried photodiode aligned with one side of the field insulating layer and the gate electrode of the transfer transistor; Forming an insulating film for spacer formation formed by laminating an oxide film and a nitride film on the entire structure; Forming a spacer block mask to open the remaining regions except the doped region for the low voltage buried photodiode and performing a front side etching; And removing the spacer block mask and forming a floating diffusion region on the other side of the transfer transistor.
Description
본 발명은 시모스 이미지센서의 제조방법에 관한 것으로 특히, 스페이서 형성을 위한 식각공정시에, 스페이서 블록마스크를 이용하여 포토다이오드 표면에 존재하는 스페이서 형성용 절연막을 식각하지 않고 남겨둠으로써 포토다이오드의 표면을 보호하여 암전류를 감소시킨 시모스 이미지센서의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a CMOS image sensor, and in particular, during an etching process for forming a spacer, by using a spacer block mask, the insulating film for forming a spacer, which is present on the surface of the photodiode, is left without etching, thereby preventing the surface of the photodiode from being etched. The present invention relates to a method for manufacturing a CMOS image sensor that reduces dark current by protecting the circuit.
일반적으로, 이미지센서라 함은 광학 영상(optical image)을 전기 신호로 변환시키는 반도체소자로서, 전하결합소자(CCD : charge coupled device)는 개개의 MOS(Metal-Oxide-Silicon) 캐패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 캐패시터에 저장되고 이송되는 소자이며, 시모스 이미지센서는 제어회로(control circuit) 및 신호처리회로(signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수 만큼의 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력(output)을 검출하는 스위칭 방식을 채용하는 소자이다.In general, an image sensor is a semiconductor device that converts an optical image into an electrical signal. A charge coupled device (CCD) is a device in which individual metal-oxide-silicon (MOS) capacitors are very close to each other. It is a device in which charge carriers are stored and transported in a capacitor while being positioned, and the CMOS image sensor uses a CMOS technology that uses a control circuit and a signal processing circuit as peripheral circuits. It is a device that adopts a switching method that makes a transistor and sequentially detects output using the transistor.
잘 알려진 바와 같이, 칼라 이미지를 구현하기 위한 이미지센서는 외부로부터의 빛을 받아 광전하를 생성 및 축적하는 광감지부분 상부에 칼라 필터가 어레이되어 있다. 칼라필터어레이(CFA : Color Filter Array)는 레드(Red), 그린(Green) 및 블루(Blue)의 3가지 칼라로 이루어지거나, 옐로우(Yellow), 마젠타(Magenta) 및 시안(Cyan)의 3가지 칼라로 이루어진다. As is well known, an image sensor for implementing a color image has an array of color filters on the light sensing portion that receives and receives light from the outside to generate and accumulate photocharges. The color filter array (CFA) consists of three colors: red, green, and blue, or three colors: yellow, magenta, and cyan. It is made of collar.
또한, 이미지센서는 빛을 감지하는 광감지부분과 감지된 빛을 전기적 신호로 처리하여 데이터화하는 로직회로 부분으로 구성되어 있는바, 광감도를 높이기 위하여 전체 이미지센서 소자에서 광감지부분의 면적이 차지하는 비율(Fill Factor)을 크게 하려는 노력이 진행되고 있지만, 근본적으로 로직회로 부분을 제거할 수 없기 때문에 제한된 면적하에서 이러한 노력에는 한계가 있다. 따라서 광감도를 높여주기 위하여 광감지부분 이외의 영역으로 입사하는 빛의 경로를 바꿔서 광감지부분으로 모아주는 집광기술이 등장하였는데, 이러한 집광을 위하여 이미지센서는 칼리필터 상에 마이크로렌즈(microlens)를 형성하는 방법을 사용하고 있다.In addition, the image sensor is composed of a light sensing part for detecting light and a logic circuit part for processing the detected light as an electrical signal to make data. The ratio of the area of the light sensing part to the overall image sensor element is increased to increase the light sensitivity. Efforts have been made to increase the fill factor, but these efforts are limited in a limited area because the logic circuit part cannot be removed. Therefore, a condensing technology has emerged to change the path of light incident to a region other than the light sensing portion to raise the light sensitivity, and to collect the light sensing portion. For this purpose, the image sensor forms microlens on the kali filter. I'm using the method.
도1a는 통상의 CMOS 이미지센서에서 1개의 포토다이오드(PD)와 4개의 MOS 트랜지스터로 구성된 단위화소(Unit Pixel)를 도시한 회로도로서, 빛을 받아 광전하를 생성하는 포토다이오드(100)와, 포토다이오드(100)에서 모아진 광전하를 플로팅확산영역(102)으로 운송하기 위한 트랜스퍼 트랜지스터(101)와, 원하는 값으로 플로팅확산영역의 전위를 세팅하고 전하를 배출하여 플로팅확산영역(102)를 리셋시키기 위한 리셋 트랜지스터(103)와, 소스 팔로워 버퍼 증폭기(Source Follower Buffer Amplifier) 역할을 하는 드라이브 트랜지스터(104), 및 스위칭(Switching) 역할로 어드레싱(Addressing)을 할 수 있도록 하는 셀렉트 트랜지스터(105)로 구성된다. 단위 화소 밖에는 출력신호(Output Signal)를 읽을 수 있도록 로드(load) 트랜지스터(106)가 형성되어 있다.FIG. 1A is a circuit diagram showing a unit pixel composed of one photodiode PD and four MOS transistors in a conventional CMOS image sensor, and includes a photodiode 100 for generating photocharges by receiving light. The transfer transistor 101 for transporting the photocharges collected from the photodiode 100 to the floating diffusion region 102 and resets the floating diffusion region 102 by setting the potential of the floating diffusion region to a desired value and discharging electric charges. To the reset transistor 103, the drive transistor 104 to act as a source follower buffer amplifier, and the select transistor 105 to address to the switching role. It is composed. Outside the unit pixel, a load transistor 106 is formed to read an output signal.
도1b 내지 도1g는 이러한 단위화소를 형성하는 제조공정을 트랜스퍼 트랜지스터와 리셋 트랜지스터를 중심으로 도시한 공정 단면도로서 이를 참조하면, 먼저 도1b에 도시된 바와같이 고농도의 p형 기판(10) 상에 저농도의 p형 에피층(11)을 형성한다. 이와 같이 저농도의 에피층(11)을 사용하는 이유는 포토다이오드의 공핍층 깊이를 증가시켜 특성을 향상시킬 수 있으며, 또한 고농도의 기판은 단위화소간의 크로스토크(cross talk)를 방지할 수 있기 때문이다.1B to 1G are cross-sectional views illustrating a manufacturing process for forming such unit pixels with a transfer transistor and a reset transistor as the center. Referring to FIG. 1B, first, as shown in FIG. 1B, a high concentration of p-type substrate 10 is shown. A low concentration p-type epi layer 11 is formed. The reason for using the low concentration epi layer 11 is to increase the depth of the depletion layer of the photodiode to improve the characteristics, and also because the high concentration substrate can prevent cross talk between unit pixels to be.
다음으로, 에피층의 일정영역에 열산화막을 이용하여 활성영역과 필드영역을 정의하는 필드절연막(12)을 형성한다. 다음으로 활성영역 상에 게이트 절연막(미도시)과 게이트 폴리실리콘(13) 및 텅스텐 실리사이드(14)를 증착하고 이를 패터닝하여 트랜스퍼 트랜지스터(13a) 및 리셋 트랜지스터(13b)의 게이트를 형성한다. 도1b에는 도시되어 있지 않지만, 드라이브 트랜지스터(Dx) 및 셀렉트 트랜지스터(Sx)의 게이트 전극도 같이 패터닝된다. Next, a field insulating film 12 defining an active region and a field region is formed in a predetermined region of the epi layer using a thermal oxide film. Next, a gate insulating film (not shown), a gate polysilicon 13, and a tungsten silicide 14 are deposited on the active region and patterned to form gates of the transfer transistor 13a and the reset transistor 13b. Although not shown in FIG. 1B, the gate electrodes of the drive transistor Dx and the select transistor Sx are also patterned.
다음으로 도1c 내지 도1d에 도시된 바와같이 포토다이오드가 형성될 영역을 오픈시키는 제 1 마스크(15)를 형성한 후, 고에너지 이온주입공정을 수행하여 포토다이오드용 n형 이온주입영역(16)을 트랜스퍼 트랜지스터(13a)와 필드절연막(12) 사이의 에피층(11) 내부에 형성한다. 연속적으로 저에너지 이온주입공정을 진행하여 포토다이오드용 p형 이온주입영역(17)을 상기 n형 이온주입영역(16)과 에피층의 표면 사이에 형성한다. 이와같은 공정을 통해 저전압 매몰 포토다이오드(Low Voltage Buried Photo Diode : LVBPD)가 완성된다.Next, as shown in FIGS. 1C to 1D, after forming the first mask 15 to open the region where the photodiode is to be formed, an n-type ion implantation region 16 for photodiode is performed by performing a high energy ion implantation process. ) Is formed in the epi layer 11 between the transfer transistor 13a and the field insulating film 12. A low energy ion implantation process is continuously performed to form a p-type ion implantation region 17 for photodiode between the n-type ion implantation region 16 and the surface of the epi layer. Through this process, a low voltage buried photo diode (LVBPD) is completed.
다음으로 도1e 내지 도1f에 도시된 바와같이 트랜지스터의 게이트 전극의 양 측벽에 질화막 또는 산화막으로 구성된 스페이서(18)를 형성하기 위해, 스페이서 형성용 절연막(18)을 전체 구조 상에 증착한다. 이어서 도1f에 도시된 바와같이 전면 건식식각공정을 진행하여 게이트 전극의 양 측벽에 스페이서(18)를 형성한다.Next, as shown in FIGS. 1E to 1F, a spacer forming insulating film 18 is deposited on the entire structure to form a spacer 18 composed of a nitride film or an oxide film on both sidewalls of the gate electrode of the transistor. Subsequently, as shown in FIG. 1F, a front dry etching process is performed to form spacers 18 on both sidewalls of the gate electrode.
이때, 포토다이오드의 표면이 상기 전면 건식식각공정에서 손상을 입게 되어 결정격자구조에 결함이 발생하게 된다. 이와같은 결함을 암전류를 발생시키는 소스로 작용한다. 암전류란 빛이 전혀 없는 상태에서도 포토다이오드에서 플로팅확산영역으로 이동하는 전자에 기인하는 것으로, 이러한 암전류는 주로 활성영역의 엣지 부분에 존재하는 각종 결함들(line defect, point defect, etc)이나 댕글링 본드(Dangling bond)에서 비롯된다고 보고되고 있으며, 암전류는 저조도 (low illumunation) 환경에서는 심각한 문제를 야기할 수도 있다.In this case, the surface of the photodiode is damaged in the front dry etching process, and defects occur in the crystal lattice structure. This defect acts as a source of dark current. The dark current is caused by electrons moving from the photodiode to the floating diffusion region even in the absence of light. The dark current is mainly caused by various defects (line defects, point defects, etc.) existing at the edge of the active region. It is reported that it originates from a bonding bond, and dark currents can cause serious problems in low illumunation environments.
다음으로 도1g에 도시된 바와같이, 플로팅확산영역(20)과 소스/드레인 영역(21)을 형성하기 위한 제 2 마스크(19)를 형성하고 n형 이온주입공정을 진행한다. 다음으로 통상적인 후속공정을 진행하여 단위화소 제조공정을 마무리한다.Next, as shown in FIG. 1G, a second mask 19 for forming the floating diffusion region 20 and the source / drain region 21 is formed and an n-type ion implantation process is performed. Next, the normal subsequent process is performed to finish the unit pixel manufacturing process.
이와같은 종래기술에서는 스페이서 형성을 위한 전면식각시에 포토다이오드의 표면이 손상을 받게 되고, 손상을 받은 실리콘 표면에 존재하는 댕글링본드(dangling bond) 등이 암전류를 유발할 수 있는 소스로 작용하는 문제점이 있었다.In the prior art, the surface of the photodiode is damaged when the entire surface is etched to form the spacer, and dangling bonds, etc., present on the damaged silicon surface act as a source that can cause dark current. There was this.
또한, 포토다이오드로 입사하는 광은 절연막(주로 산화막)을 지나 에피층으로 입사하는데, 산화막과 같이 반사계수가 적은 물질로부터 에피층과 같이 반사계수가 큰 물질로 입사하는 경우에, 청색광과 같은 단파장을 가진 빛은 반사가 심하여 광감도가 떨어지는 문제가 있었다.In addition, the light incident on the photodiode passes through the insulating film (mainly an oxide film) and enters the epi layer. When light enters a material having a small reflection coefficient, such as an oxide film, into a material having a large reflection coefficient, such as an epi layer, a short wavelength such as blue light is used. There was a problem that the light has a low light sensitivity due to reflection.
본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 스페이서 블록마스크를 사용하여 포토다이오드의 표면을 전면 건식각으로부터 보호하여 암전류를 감소시키며 또한, 포토다이오드 표면에 잔존한 스페이서 형성용 절연막을 이용하여 단파장의 광에 대한 특성을 향상시킨 시모스 이미지센서의 제조방법을 제공함을 목적으로 한다. The present invention is to solve the above-mentioned conventional problems, by using a spacer block mask to protect the surface of the photodiode from the front dry etching to reduce the dark current, and to use the insulating film for forming a spacer remaining on the photodiode surface It is an object of the present invention to provide a method for manufacturing a CMOS image sensor with improved characteristics for short wavelength light.
상기한 목적을 달성하기 위한 본 발명은, 저전압 매몰 포토다이오드와 트랜스퍼 트랜지스터를 구비하는 시모스 이미지센서의 제조방법에 있어서, 기판 상에 형성된 에피층의 일정영역에 활성영역과 필드영역을 정의하는 필드절연막을 형성하고, 상기 활성영역의 상기 에피층 상에 트랜스퍼 트랜지스터의 게이트 전극을 형성하는 단계; 상기 필드절연막과 상기 트랜스퍼 트랜지스터의 게이트 전극의 일측에 정렬되는 상기 저전압 매몰 포토다이오드용 도핑영역을 형성하는 단계; 전체 구조 상에 200Å 내지 2000Å 두께의 산화막과 200Å 내지 1000Å 두께의 질화막이 적층된 스페이서 형성용 절연막을 형성하는 단계; 상기 저전압 매몰 포토다이오드용 도핑영역을 제외한 나머지 영역을 오픈시키는 스페이서 블록마스크를 형성하고 전면 식각을 수행하는 단계; 및 상기 스페이서 블록마스크를 제거하고, 상기 트랜스퍼 트랜지스터의 타측에 플로팅확산영역을 형성하는 단계를 포함한다.According to an aspect of the present invention, there is provided a method of manufacturing a CMOS image sensor including a low voltage buried photodiode and a transfer transistor, the field insulating film defining an active region and a field region in a predetermined region of an epi layer formed on a substrate. Forming a gate electrode of a transfer transistor on the epitaxial layer of the active region; Forming a doped region for the low voltage buried photodiode aligned with one side of the field insulating layer and the gate electrode of the transfer transistor; Forming an insulating film for spacer formation in which an oxide film having a thickness of 200 mV to 2000 mV and a nitride film having a thickness of 200 mV to 1000 mV are stacked on the entire structure; Forming a spacer block mask to open the remaining regions except the doped region for the low voltage buried photodiode and performing a front side etching; And removing the spacer block mask and forming a floating diffusion region on the other side of the transfer transistor.
본 발명은 시모스 이미지센서의 제조방법에 관한 것으로 특히, 스페이서 형성을 위한 식각공정 시에, 스페이서 블록마스크를 이용하여 포토다이오드 표면에 존재하는 스페이서 형성용 절연막을 파장이 짧은 청색광에 대한 투과율을 높일 수 있도록 적절한 산화막과 질화막의 두께로 적층되는 구조로 식각하지 않고 남겨둠으로써 포토다이오드의 표면을 보호하여 암전류를 감소시킴과 동시에 청색광에 대한 투과도를 높인다.이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명한다.The present invention relates to a method for manufacturing a CMOS image sensor, and in particular, during an etching process for forming a spacer, a spacer block mask may be used to increase the transmittance of a spacer insulating film existing on a photodiode surface with a short wavelength. In order to protect the surface of the photodiode, the dark current is reduced and the transmittance of blue light is increased while leaving it without being etched in a structure that is laminated with an appropriate thickness of an oxide film and a nitride film. In order to explain in detail so that those skilled in the art can easily carry out the technical idea of the present invention, the most preferred embodiment of the present invention will be described with reference to the accompanying drawings.
삭제delete
도2a 내지 도2f는 본 발명의 일실시예에 따른 시모스 이미지센서의 제조공정을 트랜스퍼 트랜지스터와 리셋 트랜지스터를 중심으로 도시한 도면으로, 이를 참조하여 본 발명의 일실시예에 따른 시모스 이미지센서를 설명한다.2A to 2F are views illustrating a manufacturing process of a CMOS image sensor according to an embodiment of the present invention with reference to a transfer transistor and a reset transistor, and a CMOS image sensor according to an embodiment of the present invention will be described with reference to the figure. do.
먼저, 도2a에 도시된 바와같이 고농도의 p형 기판(30) 상에 저농도의 p형 에피층(31)을 형성한다. 이와 같이 저농도의 에피층(31)을 사용하는 이유는 포토다이오드의 공핍층 깊이를 증가시켜 특성을 향상시킬 수 있으며, 또한 고농도의 기판은 단위화소간의 크로스토크(cross talk)를 방지할 수 있기 때문이다.First, as shown in FIG. 2A, a low concentration p-type epitaxial layer 31 is formed on the high concentration p-type substrate 30. The reason why the low concentration epitaxial layer 31 is used is to increase the depth of the depletion layer of the photodiode to improve the characteristics, and the high concentration substrate can prevent cross talk between unit pixels. to be.
다음으로, 에피층(31)의 일정영역에 소자분리막을 형성하는데, 소자분리막으로는 열산화막을 이용한 필드절연막(32)을 형성한다. 본 발명의 일실시예에서는 열산화막을 이용한 필드절연막을 소자분리막으로 사용하였으나, 트렌치 구조를 이용한 소자분리막을 사용할 수도 있다.Next, an element isolation film is formed in a predetermined region of the epitaxial layer 31, and as the device isolation film, a field insulating film 32 using a thermal oxide film is formed. In an embodiment of the present invention, a field insulating film using a thermal oxide film is used as the device isolation film, but a device isolation film using a trench structure may be used.
다음으로 활성영역 상에 게이트 절연막(미도시)과 게이트 폴리실리콘(33) 및 텅스텐 실리사이드(34)를 연속적으로 증착하고, 이를 패터닝하여 트랜스퍼 트랜지스터(33a) 및 리셋 트랜지스터(33b)의 게이트를 형성한다. 도2a에는 도시되어 있지 않지만, 드라이브 트랜지스터(Dx) 및 셀렉트 트랜지스터(Sx)의 게이트 전극도 같이 패터닝된다. Next, a gate insulating film (not shown), a gate polysilicon 33, and a tungsten silicide 34 are sequentially deposited on the active region, and patterned to form a gate of the transfer transistor 33a and the reset transistor 33b. . Although not shown in FIG. 2A, the gate electrodes of the drive transistor Dx and the select transistor Sx are also patterned.
다음으로 도2b 내지 도2c에 도시된 바와같이, 포토다이오드가 형성될 영역을 오픈시키는 제 1 마스크(35)를 형성한 후, 고에너지 이온주입공정을 수행하여 포토다이오드용 n형 이온주입영역(36)을 트랜스퍼 트랜지스터(33a)와 필드절연막(32) 사이의 에피층(31) 내부에 형성한다. 연속적으로 제 1 마스크(35)를 이용한 저에너지 이온주입공정을 진행하여 포토다이오드용 p형 이온주입영역(37)을 상기 n형 이온주입영역(36)과 에피층(31)의 표면 사이에 형성한다. 이와같은 공정을 통해 저전압 매몰 포토다이오드(Low Voltage Buried Photo Diode : LVBPD)가 완성된다.Next, as shown in FIGS. 2B to 2C, after forming the first mask 35 to open the region where the photodiode is to be formed, a high energy ion implantation process is performed to perform the n-type ion implantation region for the photodiode ( 36 is formed in the epitaxial layer 31 between the transfer transistor 33a and the field insulating film 32. A low energy ion implantation process using the first mask 35 is continuously performed to form a p-type ion implantation region 37 for the photodiode between the n-type ion implantation region 36 and the surface of the epi layer 31. . Through this process, a low voltage buried photo diode (LVBPD) is completed.
다음으로 도2d 내지 도2e에 도시된 바와같이 트랜지스터의 게이트 전극의 양 측벽에 스페이서를 형성하기 위해, 스페이서 형성용 절연막(38)을 전체 구조 상에 증착한다. 본 발명의 일실시예에서 사용된 스페이서 형성용 절연막(38)으로는 산화막과 질화막이 적층된 구조의 절연막을 사용한다. 좀더 상세히 설명하면, 먼저 에피층(31) 표면에 산화막을 200 ∼ 2000Å의 두께로 증착한 후에, 그 상부에 질화막을 200 ∼ 1000Å의 두께로 적층 형성한다. 이는 단파장인 청색광에 대한 광특성 향상을 위한 것이며 이에 대해서는 후술한다.Next, as shown in Figs. 2D to 2E, a spacer forming insulating film 38 is deposited on the entire structure to form spacers on both sidewalls of the gate electrode of the transistor. As the insulating film 38 for forming a spacer used in one embodiment of the present invention, an insulating film having a structure in which an oxide film and a nitride film are laminated is used. In more detail, first, an oxide film is deposited to a thickness of 200 to 2000 GPa on the surface of the epi layer 31, and then a nitride film is laminated to a thickness of 200 to 1000 GPa thereon. This is to improve the optical characteristics for blue light having a short wavelength, which will be described later.
이어서, 포토다이오드 영역의 에피층 표면에 형성된 스페이서 형성용 절연막(38)이 후속 식각공정에서 제거되지 않도록, 스페이서 블록마스크(39)를 패터닝한다. 스페이서 블록마스크(39)는, 도2d에 도시된 바와같이 필드절연막(32)과 트랜스퍼 트랜지스터 게이트 전극(33a) 사이의 포토다이오드 영역은 마스킹하며, 그 이외의 영역은 노출시키도록 패터닝된다. 스페이서 블록마스크(39)는 저전압 매몰 포토다이오드 형성용 제 1 마스크(35)와 네가티브 포토레지스트(negative photoresist)를 이용하면 간단히 형성할 수 있다.Subsequently, the spacer block mask 39 is patterned so that the spacer formation insulating film 38 formed on the epi layer surface of the photodiode region is not removed in a subsequent etching process. The spacer block mask 39 is patterned to mask the photodiode region between the field insulating film 32 and the transfer transistor gate electrode 33a, and to expose other regions, as shown in FIG. 2D. The spacer block mask 39 can be formed simply by using the first mask 35 for forming a low voltage buried photodiode and a negative photoresist.
이와같이 스페이서 블록마스크(39)를 형성한 이후에, 전면 건식식각을 진행하여 도2e에 도시된 바와같이 게이트 전극의 양 측벽에 스페이서(40)를 형성하고 스페이서 불록마스크(39)는 제거한다. 이러한 전면 건식식각공정시에 스페이서 블록마스크(39)의 존재때문에 포토다이오드 상에는 스페이서 형성용 절연막(38)이 남아있게 된다.After the spacer block mask 39 is formed in this manner, dry etching is performed on the entire surface to form the spacer 40 on both sidewalls of the gate electrode as shown in FIG. 2E, and the spacer block mask 39 is removed. Due to the presence of the spacer block mask 39 in the front dry etching process, the insulating film 38 for forming a spacer remains on the photodiode.
다음으로 도2f에 도시된 바와같이 플로팅확산영역(42) 및 소스/드레인 영역(43)을 형성하기 위한 제 2 마스크(41)를 형성한 후에 n형 이온주입공정을 수행하여 플로팅확산영역(42) 및 소스/드레인 영역(43)을 형성한다.Next, as shown in FIG. 2F, after forming the second mask 41 for forming the floating diffusion region 42 and the source / drain region 43, an n-type ion implantation process is performed to form the floating diffusion region 42. ) And source / drain regions 43.
다음으로 제 2 마스크(41)를 제거하고 통상적인 후속공정을 진행하여 시모스 이미지센서를 제조한다.Next, the second mask 41 is removed and a conventional subsequent process is performed to manufacture a CMOS image sensor.
본 발명의 일실시예에 따른 시모스 이미지센서에서는, 포토다이오드의 표면에 스페이서 형성용 절연막이 그대로 남아있게 되어, 종래와 같은 전면 건식식각공정에서 포토다이오드의 표면이 손상되는 것을 방지할 수 있으며 결과적으로 암전류가 감소되는 장점이 있다.In the CMOS image sensor according to an embodiment of the present invention, the insulating film for forming a spacer remains on the surface of the photodiode, thereby preventing the surface of the photodiode from being damaged in the conventional dry etching process. There is an advantage that the dark current is reduced.
다음으로, 포토다이오드의 표면에 잔존한 스페이서 형성용 절연막(38)을 이용하여 청색광과 같은 단파장의 광에 대한 광특성을 향상시키는 방법에 대해 설명한다.Next, a method of improving optical characteristics with respect to light having a short wavelength such as blue light by using the spacer insulating film 38 remaining on the surface of the photodiode will be described.
도3a 내지 도3c는 스페이서 형성용 절연막으로 질화막과 산화막을 적층하여 사용하고, 이러한 스페이서 형성용 절연막이 포토다이오드의 표면에 잔존하는 경우에, 포토다이오드 입사하는 빛의 투과율에 대한 실험결과를 도시한 그래프로서 이를 참조하여 설명한다. 3A to 3C show an experimental result of the transmittance of light incident on a photodiode when a nitride film and an oxide film are stacked and used as a spacer forming insulating film, and the spacer forming insulating film remains on the surface of the photodiode. This will be described with reference to the graph.
도3a는 포토다이오드의 표면에 200Å의 두께를 갖는 산화막과 360 ∼ 480Å의 두께를 갖는 질화막이 적층되어 형성된 경우와 종래기술에 따른 일반적인 경우(도3a에서 'normal' 로 표시)에, 포토다이오드로 입사하는 광의 투과율을 도시한 그래프로서, 광원으로 0.45㎛ 또는 0.55㎛의 파장을 갖는 빛을 사용하는 경우를 도시한 그래프이다.FIG. 3A shows a photodiode in a case where an oxide film having a thickness of 200 mW and a nitride film having a thickness of 360 to 480 mW is formed on a surface of a photodiode and a general case according to the prior art (indicated by 'normal' in FIG. It is a graph which shows the transmittance | permeability of incident light, and is a graph which shows the case where light with a wavelength of 0.45 micrometer or 0.55 micrometer is used as a light source.
도3a를 참조하면 종래의 일반적인 경우의 광투과율의 평균치와 광원으로 0.45㎛ 또는 0.55㎛의 파장을 갖는 빛을 사용하는 경우의 광투과율의 평균치가 도시되어 있다.(도3a에서 직선에 가까운 선으로 평균치를 표시함.)Referring to Fig. 3A, the average value of the light transmittance in the conventional general case and the average value of the light transmittance when light having a wavelength of 0.45 mu m or 0.55 mu m is used as the light source are shown. Show average value.)
청색광에 해당하는 단파장영역을 참조하면, 질화막과 산화막이 적층된 경우에는 종래에 비해 광투과율이 증가하였음을 알 수 있다. 도3a에 도시된 그래프에서 X축은 빛의 파장을 나타내며(단위는 ㎛), Y 축은 광투과율을 나타낸다.Referring to the short wavelength region corresponding to the blue light, it can be seen that the light transmittance is increased when the nitride film and the oxide film are stacked. In the graph shown in FIG. 3A, the X axis represents the wavelength of light (unit is μm), and the Y axis represents the light transmittance.
도3b는 포토다이오드의 표면에 300Å의 두께를 갖는 산화막과 260 ∼ 380Å의 두께를 갖는 질화막이 적층되어 형성된 경우와 종래기술에 따른 일반적인 경우에, 포토다이오드로 입사하는 광의 투과율을 도시한 그래프이고, 도3c는 포토다이오드의 표면에 500Å의 두께를 갖는 산화막과 180Å의 두께를 갖는 질화막이 적층되어 형성된 경우와 종래기술에 따른 일반적인 경우에, 포토다이오드로 입사하는 광의 투과율을 도시한 그래프이다. 도3b 내지 도3c에서도 도3a에서와 같이 광원으로 0.45㎛ 또는 0.55㎛의 파장을 갖는 빛을 사용하였다.FIG. 3B is a graph showing the transmittance of light incident on a photodiode in the case where an oxide film having a thickness of 300 kPa and a nitride film having a thickness of 260-380 kPa is formed on the surface of the photodiode and a general case according to the prior art. FIG. 3C is a graph showing the transmittance of light incident on the photodiode in the case where an oxide film having a thickness of 500 mV and a nitride film having a thickness of 180 mV are laminated on the surface of the photodiode and in a general case according to the prior art. 3B to 3C, light having a wavelength of 0.45 μm or 0.55 μm was used as the light source as in FIG. 3A.
도3b 내지 도3c를 참조하면 종래의 일반적인 경우의 광투과율의 평균치와 광원으로 0.45㎛ 또는 0.55㎛의 파장을 갖는 빛을 사용하는 경우의 광투과율의 평균치가 도시되어 있다.(도3b 내지 도3c에서 직선에 가까운 선으로 평균치를 표시함.)3B to 3C, the average values of the light transmittances in the conventional general case and the average values of the light transmittances when light having a wavelength of 0.45 mu m or 0.55 mu m are used as the light source are shown. The average value is displayed as a line close to the straight line in.)
도3b 내지 도3c를 참조하여 청색광에 해당하는 단파장영역을 참조하여 보면, 질화막과 산화막이 적층된 경우에는 종래에 비해 광투과율이 증가하였음을 알 수 있다.Referring to FIGS. 3B to 3C, referring to the short wavelength region corresponding to blue light, it can be seen that the light transmittance is increased when the nitride film and the oxide film are stacked.
즉, 도3a 내지 도3c를 참조하여 보면 스페이서 절연막으로 일정두께의 질화막과 산화막이 적층된 구조의 절연막을 사용하고 또한, 상기 절연막을 포토다이오드의 표면에 잔존시킬 경우에는 청색광과 같이 단파장을 갖는 빛에 대해 광투과율이 향상됨을 알 수 있다.That is, referring to FIGS. 3A to 3C, when an insulating film having a structure in which a nitride film and an oxide film having a predetermined thickness are stacked as a spacer insulating film is used, and the insulating film is left on the surface of the photodiode, light having a short wavelength such as blue light is used. It can be seen that the light transmittance is improved with respect to.
이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.As described above, the present invention is not limited to the above-described embodiments and the accompanying drawings, and the present invention may be variously substituted, modified, and changed without departing from the spirit of the present invention. It will be apparent to those of ordinary skill in the art.
본 발명을 이미지센서에 적용하면, 포토다이오드 표면이 손상되어 암전류의 소스로 작용하는 단점을 극복할 수 있으며 또한, 포토다이오드로 입사하는 단파장의 빛에 대해 광특성을 향상시킬 수 있는 효과가 있다. When the present invention is applied to an image sensor, the surface of the photodiode may be damaged to act as a source of dark current, and the optical characteristic may be improved with respect to light having a short wavelength incident on the photodiode.
도1a는 통상적인 시모스 이미지센서의 단위화소 구조를 도시한 회로도,1A is a circuit diagram showing a unit pixel structure of a conventional CMOS image sensor;
도1b 내지 도1g는 종래기술에 따른 시모스 이미지센서의 제조방법을 도시한 공정단면도,1B to 1G are cross-sectional views illustrating a method of manufacturing a CMOS image sensor according to the prior art;
도2a 내지 도2f는 본 발명의 일실시예에 따른 시모스 이미지센서의 제조방법을 도시한 공정단면도.2A through 2F are cross-sectional views illustrating a method of manufacturing a CMOS image sensor according to an exemplary embodiment of the present invention.
도3a 내지 도3c는 본 발명의 일실시예에 따른 시모스 이미지센서에서 단파장을 갖는 빛이 포토다이오드로 입사하는 경우의 광 특성을 도시한 그래프. 3A to 3C are graphs showing optical characteristics when light having a short wavelength is incident on a photodiode in the CMOS image sensor according to an embodiment of the present invention.
*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
30 : 기판 31 : 에피층30 substrate 31 epi layer
32 : 필드전연막 32: field smoke screen
33a : 트랜스퍼 트랜지스터 게이트 폴리실리콘33a: transfer transistor gate polysilicon
33b : 리셋 트랜지스터 게이트 폴리실리콘33b: Reset Transistor Gate Polysilicon
34 : 텅스텐 실리사이드 35 : 제 1 마스크34: tungsten silicide 35: first mask
36 : 깊은 n형 이온주입영역 37 : p형 이온주입영역36: deep n-type ion implantation region 37: p-type ion implantation region
38 : 스페이서 형성용 절연막 39 : 스페이서 블록마스크38: insulating film for spacer formation 39: spacer block mask
40 : 스페이서 41 : 제 2 마스크40: spacer 41: second mask
42 : 플로팅확산영역 43 : 소스/드레인 영역42: floating diffusion area 43: source / drain area
Claims (4)
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0085113A KR100494645B1 (en) | 2002-12-27 | 2002-12-27 | Method for fabricating CMOS image sensor with spacer block mask |
| US10/669,996 US6974715B2 (en) | 2002-12-27 | 2003-09-24 | Method for manufacturing CMOS image sensor using spacer etching barrier film |
| TW092126469A TWI332262B (en) | 2002-12-27 | 2003-09-25 | Method for manufacturing cmos image sensor using spacer etching barrier film |
| JP2003430858A JP2004214665A (en) | 2002-12-27 | 2003-12-25 | Method of manufacturing cmos image sensor |
| US11/244,512 US7183129B2 (en) | 2002-12-27 | 2005-10-05 | Method for manufacturing CMOS image sensor using spacer etching barrier film |
| JP2011233129A JP5306436B2 (en) | 2002-12-27 | 2011-10-24 | Manufacturing method of CMOS image sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0085113A KR100494645B1 (en) | 2002-12-27 | 2002-12-27 | Method for fabricating CMOS image sensor with spacer block mask |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040058733A KR20040058733A (en) | 2004-07-05 |
| KR100494645B1 true KR100494645B1 (en) | 2005-06-13 |
Family
ID=37350807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0085113A KR100494645B1 (en) | 2002-12-27 | 2002-12-27 | Method for fabricating CMOS image sensor with spacer block mask |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100494645B1 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100660324B1 (en) * | 2004-07-01 | 2006-12-22 | 동부일렉트로닉스 주식회사 | Fabricating method of CMOS image sensor |
| KR100649000B1 (en) * | 2004-12-29 | 2006-11-27 | 동부일렉트로닉스 주식회사 | Method For Fabricating CMOS Image Sensor |
| KR100606908B1 (en) * | 2004-12-29 | 2006-08-01 | 동부일렉트로닉스 주식회사 | Method for manufacturing CMOS image sensor |
| KR100749269B1 (en) * | 2005-12-27 | 2007-08-13 | 매그나칩 반도체 유한회사 | Method for manufacturing cmos image sensor |
| KR100772316B1 (en) | 2006-04-28 | 2007-10-31 | 매그나칩 반도체 유한회사 | Method of manufacturing cmos image sensor with prlasma damage free photodiode |
| KR100806786B1 (en) * | 2006-07-24 | 2008-02-27 | 동부일렉트로닉스 주식회사 | Image Sensor and Manufacturing Method Thereof |
-
2002
- 2002-12-27 KR KR10-2002-0085113A patent/KR100494645B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040058733A (en) | 2004-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6974715B2 (en) | Method for manufacturing CMOS image sensor using spacer etching barrier film | |
| US7679113B2 (en) | CMOS image sensor and method of fabricating the same | |
| US7566925B2 (en) | Image sensor and method of fabricating the same | |
| US7217967B2 (en) | CMOS image sensor and method for manufacturing the same | |
| US20060208285A1 (en) | Image sensor with embedded photodiode region and fabrication method thereof | |
| JP2000012823A (en) | Solid-state image pickup device manufacture thereof | |
| KR100494645B1 (en) | Method for fabricating CMOS image sensor with spacer block mask | |
| KR100523668B1 (en) | Fabricating method of CMOS image sensor having reduced dark current with nitride layer and hydrogen annealing | |
| KR100365744B1 (en) | Photodiode in image sensor and method for fabricating the same | |
| US7868364B2 (en) | Image sensor | |
| KR100495411B1 (en) | Method for fabricating CMOS image sensor with spacer etching buffer nitride layer | |
| KR20030002877A (en) | Image sensor and fabricating method of thesame | |
| KR20050011955A (en) | Fabricating method of cmos image sensor with protecting microlense capping layer lifting | |
| KR100671699B1 (en) | Image sensor and fabricating method of the same | |
| KR100440775B1 (en) | Image sensor and fabricating method of the same | |
| KR100873812B1 (en) | Image sensor with improved charge capacity and fabricating method of the same | |
| KR100790229B1 (en) | Image sensor and fabricating method of the same | |
| KR20050011951A (en) | Fabricating method of cmos image sensor with protecting microlense capping layer lifting | |
| KR100461971B1 (en) | CMOS image sensor with protecting heavy metal ions for reducing dark current | |
| KR100851497B1 (en) | Imase sensor with improved capability of low light level and method for fabricating thereof | |
| KR20030056060A (en) | Image sensor with improved charge capacity and fabricating method of the same | |
| KR100748314B1 (en) | Image sensor and fabricating method of the same | |
| KR100748345B1 (en) | Image sensor with improved light sensitivityy and fabricating method of the same | |
| KR101266249B1 (en) | Pixel in cmos image sensor and fabricting method thereof | |
| KR100736524B1 (en) | Image sensor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110530 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |