KR20050011955A - Fabricating method of cmos image sensor with protecting microlense capping layer lifting - Google Patents
Fabricating method of cmos image sensor with protecting microlense capping layer lifting Download PDFInfo
- Publication number
- KR20050011955A KR20050011955A KR1020030051031A KR20030051031A KR20050011955A KR 20050011955 A KR20050011955 A KR 20050011955A KR 1020030051031 A KR1020030051031 A KR 1020030051031A KR 20030051031 A KR20030051031 A KR 20030051031A KR 20050011955 A KR20050011955 A KR 20050011955A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- microlens
- image sensor
- passivation
- cmos image
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 238000002161 passivation Methods 0.000 claims abstract description 56
- 150000004767 nitrides Chemical class 0.000 claims abstract description 45
- 238000000137 annealing Methods 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 claims abstract description 12
- 238000001312 dry etching Methods 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 230000000295 complement effect Effects 0.000 abstract 1
- 229910044991 metal oxide Inorganic materials 0.000 abstract 1
- 150000004706 metal oxides Chemical class 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 31
- 239000002184 metal Substances 0.000 description 20
- 239000011229 interlayer Substances 0.000 description 13
- 238000005468 ion implantation Methods 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 206010034960 Photophobia Diseases 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 208000013469 light sensitivity Diseases 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 241001397173 Kali <angiosperm> Species 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
- H01L27/14627—Microlenses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14685—Process for coatings or optical elements
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
Description
본 발명은 시모스 이미지센서의 제조방법에 관한 것으로 특히, 산화막과 질화막이 적층된 구조의 페시베이션막을 사용하는 시모스 이미지센서에, 암전류 소스를 제거하기 위한 고온 어닐 공정 이후에, 상기 질화막을 모두 제거하여 마이크로렌즈 캡핑레이어의 들뜸을 방지한 발명이다.The present invention relates to a method for manufacturing a CMOS image sensor, and more particularly, to a CMOS image sensor using a passivation film having a structure in which an oxide film and a nitride film are stacked, after the high temperature annealing process for removing a dark current source, all the nitride films are removed. The invention prevents the lifting of the microlens capping layer.
일반적으로, 이미지센서라 함은 광학 영상(optical image)을 전기 신호로 변환시키는 반도체소자로서, 전하결합소자(CCD : charge coupled device)는 개개의 MOS(Metal-Oxide-Silicon) 캐패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 캐패시터에 저장되고 이송되는 소자이며, 시모스 이미지센서는 제어회로(control circuit) 및 신호처리회로(signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수 만큼의 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력(output)을 검출하는 스위칭 방식을 채용하는 소자이다.In general, an image sensor is a semiconductor device that converts an optical image into an electrical signal. A charge coupled device (CCD) is a device in which individual metal-oxide-silicon (MOS) capacitors are very close to each other. It is a device in which charge carriers are stored and transported in a capacitor while being positioned, and the CMOS image sensor uses a CMOS technology that uses a control circuit and a signal processing circuit as peripheral circuits. It is a device that adopts a switching method that makes a transistor and sequentially detects output using the transistor.
잘 알려진 바와 같이, 칼라 이미지를 구현하기 위한 이미지센서는 외부로부터의 빛을 받아 광전하를 생성 및 축적하는 광감지부분 상부에 칼라 필터가 어레이되어 있다. 칼라필터어레이(CFA : Color Filter Array)는 레드(Red), 그린(Green) 및 블루(Blue)의 3가지 칼라로 이루어지거나, 옐로우(Yellow), 마젠타(Magenta) 및 시안(Cyan)의 3가지 칼라로 이루어진다.As is well known, an image sensor for implementing a color image has an array of color filters on the light sensing portion that receives and receives light from the outside to generate and accumulate photocharges. The color filter array (CFA) consists of three colors: red, green, and blue, or three colors: yellow, magenta, and cyan. It is made of collar.
또한, 이미지센서는 빛을 감지하는 광감지부분과 감지된 빛을 전기적 신호로 처리하여 데이터화하는 로직회로 부분으로 구성되어 있는바, 광감도를 높이기 위하여 전체 이미지센서 소자에서 광감지부분의 면적이 차지하는 비율(Fill Factor)을 크게 하려는 노력이 진행되고 있지만, 근본적으로 로직회로 부분을 제거할 수 없기 때문에 제한된 면적하에서 이러한 노력에는 한계가 있다. 따라서 광감도를 높여주기 위하여 광감지부분 이외의 영역으로 입사하는 빛의 경로를 바꿔서 광감지부분으로 모아주는 집광기술이 등장하였는데, 이러한 집광을 위하여 이미지센서는 칼리필터 상에 마이크로렌즈(microlens)를 형성하는 방법을 사용하고 있다.In addition, the image sensor is composed of a light sensing part for detecting light and a logic circuit part for processing the detected light as an electrical signal to make data. The ratio of the area of the light sensing part to the overall image sensor element is increased to increase the light sensitivity. Efforts have been made to increase the fill factor, but these efforts are limited in a limited area because the logic circuit part cannot be removed. Therefore, a condensing technology has emerged to change the path of light incident to a region other than the light sensing portion to raise the light sensitivity, and to collect the light sensing portion. For this purpose, the image sensor forms microlens on the kali filter. I'm using the method.
도1a는 통상의 CMOS 이미지센서에서 5개의 포토다이오드(PD)와 4개의 MOS 트랜지스터로 구성된 단위화소(Unit Pixel)를 도시한 회로도로서, 빛을 받아 광전하를 생성하는 포토다이오드(100)와, 포토다이오드(100)에서 모아진 광전하를 플로팅확산영역(102)으로 운송하기 위한 트랜스퍼 트랜지스터(101)와, 원하는 값으로 플로팅확산영역의 전위를 세팅하고 전하를 배출하여 플로팅확산영역(102)를 리셋시키기 위한 리셋 트랜지스터(103)와, 소스 팔로워 버퍼 증폭기(Source Follower Buffer Amplifier) 역할을 하는 드라이브 트랜지스터(104), 및 스위칭(Switching) 역할로 어드레싱(Addressing)을 할 수 있도록 하는 셀렉트 트랜지스터(105)로 구성된다. 단위 화소 밖에는 출력신호(Output Signal)를 읽을 수 있도록 로드(load) 트랜지스터(106)가 형성되어 있다.FIG. 1A is a circuit diagram showing a unit pixel composed of five photodiodes (PD) and four MOS transistors in a conventional CMOS image sensor, and includes a photodiode 100 for generating photocharges by receiving light. The transfer transistor 101 for transporting the photocharges collected from the photodiode 100 to the floating diffusion region 102 and resets the floating diffusion region 102 by setting the potential of the floating diffusion region to a desired value and discharging electric charges. To the reset transistor 103, the drive transistor 104 to act as a source follower buffer amplifier, and the select transistor 105 to address to the switching role. It is composed. Outside the unit pixel, a load transistor 106 is formed to read an output signal.
도1b는 이러한 단위화소와 칼라필터 및 마이크로렌즈들을 포함하여 구성된 통상적인 시모스 이미지센서의 단면구조를 도시한 단면도이다.1B is a cross-sectional view showing a cross-sectional structure of a conventional CMOS image sensor including such unit pixels, color filters, and microlenses.
도1b를 참조하면, 종래의 통상적인 시모스 이미지센서는 기판(10) 상에 형성된 소자분리막(11)과, 기판 내의 일정영역에 형성된 p형 웰, n형 웰과, 기판 상에 형성되며 스페이서(13)를 구비한 게이트 전극(12)과, 포토다이오드를 포함하는 단위화소(14)와, n형 이온주입영역(15)과, p형 이온주입영역(16)과, 상기 게이트 전극을 포함하는 기판 상에 형성된 층간절연막(17)과, 층간절연막(17) 상에 형성된 제 1 금속배선(18)과, 제 1 금속배선(18)을 덮는 제 1 금속층간절연막(19)과, 상기 제 1 금속층간절연막(19) 상에 형성된 제 2 금속배선(20)과, 제 2 금속배선(20)을 덮는 제 2 금속층간절연막(21)과, 상기 제 2 금속층간절연막(21) 상에 형성된 제 3 금속배선(23)과, 제 3 금속배선(22)을 덮으며 소자보호를 위한 페시베이션막(23)과, 페시베이션막(23) 상의 단위화소 영역에 형성된 칼라필터(24)와, 칼라필터로 인한 단차를 보상하는 평탄화막(25)과, 평탄화막(25) 상에 형성된 마이크로렌즈(26)와, 마이크로렌즈를 보호하기 위한 마이크로렌즈 캡핑레이어(27)를 포함하여 구성되어 있다.Referring to FIG. 1B, a conventional CMOS image sensor includes a device isolation film 11 formed on a substrate 10, a p-type well, an n-type well formed in a predetermined region within the substrate, and a spacer ( A gate electrode 12 having a gate electrode 13, a unit pixel 14 including a photodiode, an n-type ion implantation region 15, a p-type ion implantation region 16, and the gate electrode An interlayer insulating film 17 formed on the substrate, a first metal wiring 18 formed on the interlayer insulating film 17, a first metal interlayer insulating film 19 covering the first metal wiring 18, and the first A second metal wiring 20 formed on the metal interlayer insulating film 19, a second metal interlayer insulating film 21 covering the second metal wiring 20, and a second metal interlayer insulating film 21 formed on the second metal interlayer insulating film 21. 3, the passivation film 23 for protecting the device and covering the third metal wiring 23, the third metal wiring 22, and a knife formed in the unit pixel region on the passivation film 23; A la filter 24, a flattening film 25 for compensating for the step caused by the color filter, a microlens 26 formed on the flattening film 25, and a microlens capping layer 27 for protecting the microlens It is configured to include.
한편, 마이크로렌즈 캡핑레이어(capping layer)(27)는 단위화소가 형성된 수광영역에서는 주로 마이크로렌즈(26)와 평탄화막(25) 상에 형성되고 있으나, 패드 오픈(pad open) 영역에서는 페시베이션막(23) 상에 바로 형성되고 있다.Meanwhile, the microlens capping layer 27 is mainly formed on the microlens 26 and the planarization layer 25 in the light receiving region in which the unit pixels are formed, but the passivation layer in the pad open region. It is just formed on (23).
여기서, 페시베이션막(23)으로는 산화막과 질화막이 적층된 구조가 사용된다. 산화막과 질화막이 적층된 구조의 페시베이션막을 사용할 경우에는, 후속 어닐공정을 통해 암전류 소스를 억제할 수 있는 기능이 있으므로, 이러한 구조의 페시베이션막이 많이 적용되고 있다.Here, as the passivation film 23, a structure in which an oxide film and a nitride film are laminated is used. In the case of using a passivation film having a structure in which an oxide film and a nitride film are laminated, since the dark current source is suppressed through a subsequent annealing process, many passivation films of such a structure have been applied.
도1c는 도1b에 도시된 구조중에서 패드 오픈 영역을 확대하여 도시한 도면으로, 평탄화막(25)이 도시되어 있고, 칼라필터와 마이크로렌즈는 도시되어 있지 않다. 이를 참조하면 페시베이션막(23)은 전술한 바와같이 산화막(23a)과 질화막(23b)이 적층된 구조를 갖고 있으며, 따라서 패드 오픈부에서 캡핑레이어(27)는 질화막(23b) 상에 바로 형성된다.FIG. 1C is an enlarged view of the pad open area in the structure shown in FIG. 1B, in which a planarization film 25 is shown, and a color filter and a microlens are not shown. Referring to this, the passivation film 23 has a structure in which the oxide film 23a and the nitride film 23b are stacked as described above, so that the capping layer 27 is formed directly on the nitride film 23b at the pad opening. do.
이와같은 경우, 패드 오픈부에서는 막 간의 스트레스 차이로 인해 캡핑레이어가 들뜨는 현상이 발생하는 문제가 있었다.In this case, the pad opening has a problem that the capping layer is lifted due to the stress difference between the films.
본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 산화막과 질화막이 적층된 페시베이션막 중에서 고온 어닐공정이후에 질화막을 모두 제거하여 패드 오픈부에서 마이크로렌즈 캡핑레이어 들뜸 현상을 방지한 시모스 이미지센서의 제조방법을 제공함을 그 목적으로 한다.The present invention is to solve the above-mentioned problems, the CMOS image sensor to prevent the microlens capping layer lifting phenomenon in the pad opening by removing all the nitride film after the high temperature annealing process of the passivation film laminated oxide film and nitride film Its purpose is to provide a method for manufacturing.
도1a는 통상적인 시모스 이미지센서의 단위화소 구조를 도시한 회로도,1A is a circuit diagram showing a unit pixel structure of a conventional CMOS image sensor;
도1b는 종래기술에 따른 시모스 이미지센서의 단면구조를 도시한 단면도,Figure 1b is a cross-sectional view showing a cross-sectional structure of the CMOS image sensor according to the prior art,
도1c는 도1b에 도시된 패드 오픈부를 확대하여 도시한 단면도,1C is an enlarged cross-sectional view of the pad opening shown in FIG. 1B;
도2a 내지 도2b는 본 발명의 일실시예에 따른 시모스 이미지센서의 제조공정을 도시한 공정단면도.Figures 2a to 2b is a process cross-sectional view showing a manufacturing process of the CMOS image sensor according to an embodiment of the present invention.
*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
50 : 기판 51 : 필드산화막50 substrate 51 field oxide film
52 : 게이트 53 : 스페이서52: gate 53: spacer
54 : 단위화소 55 : n형 이온주입영역54 unit pixel 55 n-type ion implantation region
56 : p형 이온주입영역 57 : 층간절연막56 p-type ion implantation region 57 interlayer insulating film
58 : 제 1 금속배선 59 : 제 1 금속층간절연막58: first metal wiring 59: first metal interlayer insulating film
60 : 제 2 금속배선 61 : 제 2 금속층간절연막60: second metal wiring 61: second metal interlayer insulating film
62 : 제 3 금속배선 63 : 페시베이션막62: third metal wiring 63: passivation film
70 : 칼라필터 71 : 평탄화막70 color filter 71 flattening film
72 : 마이크로렌즈 캡핑레이어72: Micro Lens Capping Layer
상기한 목적을 달성하기 위한 본 발명은, 수광영역과 패드 오픈부를 구비한 시모스 이미지센서의 제조방법에 있어서, 수광소자를 비롯한 관련소자를 기판 상에형성하는 단계; 상기 기판 상에 패드를 형성하고, 상기 패드를 포함하는 전체 구조상에 산화막과 질화막이 적층된 구조의 페시베이션막을 형성하는 단계; 암전류 소스를 제거하기 위한 어닐공정을 수행하는 단계; 상기 질화막을 제거하는 단계; 수광영역에 마이크로렌즈를 형성하고, 상기 마이크로렌즈를 포함한 전체 구조상에 마이크로렌즈 캡핑레이어를 형성하는 단계; 및 패드 오픈부의 상기 패드를 노출시키는 단계를 포함하여 이루어진다.According to an aspect of the present invention, there is provided a method of manufacturing a CMOS image sensor having a light receiving area and a pad opening, the method including: forming a related device including a light receiving device on a substrate; Forming a pad on the substrate, and forming a passivation film having a structure in which an oxide film and a nitride film are stacked on the entire structure including the pad; Performing an annealing process to remove the dark current source; Removing the nitride film; Forming a microlens in the light receiving region, and forming a microlens capping layer on the entire structure including the microlens; And exposing the pad of the pad opening.
종래에는 산화막과 질화막이 적층된 페시베이션막이 사용되는 경우, 패드 오픈부에서는 상기 질화막 상에 마이크로렌즈 캡핑레이어가 바로 형성되므로, 마이크로렌즈 캡핑레이어가 들뜨는 현상이 발생하였는데, 본 발명에선 암전류 소스제거를 위한 고온 어닐공정이후에 패시베이션막으로 사용된 질화막을 모두 제거함으로써 마이크로렌즈 캡핑레이어의 들뜸 현상을 방지한 발명이다.Conventionally, when a passivation film in which an oxide film and a nitride film are stacked is used, since a microlens capping layer is directly formed on the nitride film in the pad opening part, a phenomenon in which the microlens capping layer is lifted has occurred. After the high temperature annealing process for removing the nitride film used as a passivation film to prevent the lifting phenomenon of the microlens capping layer.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명한다.Hereinafter, the most preferred embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention.
먼저, 본 발명의 일실시예에 따른 시모스 이미지센서 제조방법에서, 페시베이션막을 형성하기까지의 공정은 종래기술과 동일하다. 즉, 도2a를 참조하면 먼저 반도체 기판(51) 상에 활성영역과 필드영역을 정의하는 필드산화막(51)을 형성한다.First, in the CMOS image sensor manufacturing method according to an embodiment of the present invention, the process up to forming the passivation film is the same as in the prior art. That is, referring to FIG. 2A, first, a field oxide film 51 defining an active region and a field region is formed on a semiconductor substrate 51.
다음으로 적절한 이온주입 마스크를 이용하여 n형 웰과 p형 웰을 형성하고, 다음으로 스페이서(53)를 구비한 게이트 전극(52)을 기판 상의 소정영역에 패터닝하여 형성한다.Next, n-type wells and p-type wells are formed using an appropriate ion implantation mask, and then a gate electrode 52 having spacers 53 is patterned and formed in a predetermined region on the substrate.
이어서, 포토다이오드를 포함하여 구성된 단위화소(54)를 형성하고, LDD 영역을 구비한 트랜지스터의 소스/드레인에 해당하는 n형 이온주입 영역(55) 및 p형 이온주입 영역(56)을 형성한다.Subsequently, a unit pixel 54 including a photodiode is formed, and an n-type ion implantation region 55 and a p-type ion implantation region 56 corresponding to the source / drain of the transistor including the LDD region are formed. .
다음으로 게이트 전극을 포함하는 기판 상에 층간절연막(57)을 형성하고, 상기 층간절연막 상에 제 1 금속배선(58)을 패터닝한다. 도2a에는 3개층의 금속배선을 사용하는 경우를 도시하였다.Next, an interlayer insulating film 57 is formed on the substrate including the gate electrode, and the first metal wiring 58 is patterned on the interlayer insulating film. FIG. 2A shows a case where three layers of metal wirings are used.
이어서, 제 2 내지 제 3 금속배선(60, 62) 및 제 1 내지 제 2 금속층간절연막(59, 61)을 적층형성한다.Subsequently, the second to third metal wires 60 and 62 and the first to second interlayer insulating films 59 and 61 are laminated.
이와같이 제 3 금속배선(62)까지 형성한 이후에, 산화막(63a)과 질화막(63b)이 적층된 구조의 페시베이션막(63)을 전체구조 상에 형성한다. 이후부터, 페시베이션막(63)을 구성하는 산화막(63a)은 페시베이션 산화막이라 칭하기로 하고, 페시베이션막을 구성하는 질화막(63b)을 페시베이션 질화막이라 칭하기로 한다.After the third metal wiring 62 is formed in this manner, a passivation film 63 having a structure in which the oxide film 63a and the nitride film 63b are laminated is formed on the entire structure. From now on, the oxide film 63a constituting the passivation film 63 will be referred to as a passivation oxide film, and the nitride film 63b constituting the passivation film will be referred to as a passivation nitride film.
이러한 페시베이션막(63)은 스크래치(scratch) 등으로 부터 소자를 보호하기 위한 목적으로 형성되며 또한, 암전류 제거를 위한 목적도 갖고 있다. 즉, 페시베이션막(63) 형성 후에, 실리콘 표면의 암전류 소스를 제거하기 위해 고온의 어닐공정을 수행된다.The passivation film 63 is formed for the purpose of protecting the device from scratches and the like, and also has the purpose of removing the dark current. That is, after the passivation film 63 is formed, a high temperature annealing process is performed to remove the dark current source on the silicon surface.
본 발명의 일실시예에서는 페시베이션막으로 사용된 페시베이션 산화막(63a)의 두께를 종래보다 두껍게 사용하였으며, 바람직하게는 4000 ∼ 8000Å 정도로 설정하였다.In one embodiment of the present invention, the thickness of the passivation oxide film 63a used as the passivation film was used thicker than the conventional one, and it is preferably set to about 4000 to 8000 kPa.
본 발명에서는 후속공정을 통해 페시베이션 질화막(63b)은 제거될 것이므로, 페시베이션 산화막(63a)만으로 소자보호를 위한 페시베이션막의 기능을 수행하기 위해, 페시베이션 산화막(63a)의 두께를 종래보다 두텁게 설정하였다.In the present invention, since the passivation nitride film 63b will be removed through a subsequent process, the thickness of the passivation oxide film 63a is made thicker than the conventional one in order to perform the function of the passivation film for protecting the device with only the passivation oxide film 63a. Set.
본 발명의 일실시예에서는 페시베이션 질화막(63b)의 두께 역시, 종래보다 두꺼운 6000 ∼ 10000Å 정도로 하였는데 그 이유에 대해 설명하면 다음과 같다.In one embodiment of the present invention, the thickness of the passivation nitride film 63b is also about 6000 to 10000 mm thick, which will be described below.
페시베이션막 증착 후에는, 암전류 소스를 제거하기 위한 고온 어닐공정이 진행됨을 전술한 바와같다. 이와같은 고온 어닐공정에서, 페시베이션 질화막(63b)의 두께는 어느 정도 이상이 되어야만 암전류 억제에 최적을 효과를 얻을 수 있다.As described above, after the passivation film deposition, a high temperature annealing process is performed to remove the dark current source. In such a high temperature annealing process, the passivation nitride film 63b must have a thickness of at least a certain degree to obtain an optimum effect for suppressing dark current.
하지만, 종래에는 전술한 어닐공정에서 최적의 효과를 얻기위한 페시베이션 질화막의 두께를 확보할 수 없었는데, 그 이유는 질화막의 광 특성때문이다. 질화막은 산화막보다 광 투과율이 저하되므로, 질화막의 두께를 제한할 수 밖에 없었다.However, conventionally, the thickness of the passivation nitride film for obtaining the optimum effect in the annealing process described above cannot be secured because of the optical properties of the nitride film. Since the nitride film has a lower light transmittance than the oxide film, the thickness of the nitride film has to be limited.
하지만, 본 발명에서는 페시베이션 질화막(63b)이 후속공정을 통해 제거되므로, 광 투과율 저하를 신경쓰지 않고, 어닐공정에서 암전류 제거를 위한 최적두께까지 페시베이션 질화막의 두께를 확보할 수 있는 장점이 있다.However, in the present invention, since the passivation nitride film 63b is removed through a subsequent process, it is possible to secure the thickness of the passivation nitride film to the optimum thickness for removing the dark current in the annealing process without worrying about the decrease in light transmittance. .
이와같이 페시베이션 산화막과 페시베이션 질화막이 적층되어 형성된 페시베이션막을 형성한 후, 300 ∼ 500℃ 의 고온에서 어닐공정을 수행하여 실리콘 기판에 존재하는 암전류 소스를 제거한다.After forming the passivation film formed by stacking the passivation oxide film and the passivation nitride film in this manner, an annealing process is performed at a high temperature of 300 to 500 ° C. to remove the dark current source present in the silicon substrate.
다음으로, 습식식각법 또는 건식식각법을 이용하여, 페시베이션 질화막(63b)을 모두 제거한다. 이와같이 페시베이션 질화막(63b)이 제거된 이후의 후속공정은 도2b를 참조하여 설명한다.Next, all of the passivation nitride film 63b is removed using a wet etching method or a dry etching method. The subsequent process after the passivation nitride film 63b is removed will be described with reference to FIG. 2B.
도2b는 마이크로렌즈 캡핑레이어(72)까지 형성한 이후에, 패드(62)를 오픈시킨 모습을 보인 단면도로서, 페시베이션 질화막 제거후의 공정은 다음과 같다.FIG. 2B is a cross-sectional view showing the pad 62 being opened after the microlens capping layer 72 is formed. The process after the passivation nitride film is removed is as follows.
즉, 도2b에 도시된 바와같이 산화막(63a) 상에 칼라필터 형성용 물질을 도포하고 이를 패터닝하여 칼라필터(70)를 형성한다. 여기서, 칼라필터는 단위화소와 대응되는 영역에만 칼라필터를 형성한다. 따라서, 패드가 오픈되는 영역에는 칼라필터가 형성되어 있지 않음을 알 수 있다.That is, as shown in FIG. 2B, the color filter forming material is coated on the oxide film 63a and patterned to form the color filter 70. Here, the color filter forms the color filter only in an area corresponding to the unit pixel. Therefore, it can be seen that no color filter is formed in the area where the pad is opened.
다음으로, 칼라필터로 인한 단차를 보상하여, 평탄화된 표면에 마이크로렌즈를 형성하기 위한 목적으로 평탄화막(71)이 형성된다. 이어서, 평탄화막 상에 마이크로렌즈(미도시)가 형성되는데, 평탄화막(71)과 마이크로렌즈 역시 단위화소와 대응되는 영역에만 형성되며, 따라서 패드가 오픈되는 영역에는 형성되지 않는다.Next, the flattening film 71 is formed for the purpose of compensating the step due to the color filter, thereby forming the microlens on the flattened surface. Subsequently, a microlens (not shown) is formed on the planarization film, and the planarization film 71 and the microlens are also formed only in an area corresponding to the unit pixel, and thus are not formed in the area where the pad is opened.
다음으로, 마이크로렌즈를 포함하는 전체구조 상에 마이크로렌즈 캡핑레이어(72)를 형성한다. 마이크로렌즈 캡핑레이어로는 광 투과성이 우수한 산화막계열의 막의 사용된다.Next, the microlens capping layer 72 is formed on the entire structure including the microlenses. As the microlens capping layer, an oxide-based film having excellent light transmittance is used.
이때, 페시베이션 질화막(63b)은 모두 제거된 상태이므로, 패드 오픈부에서는 페시베이션 산화막(62a) 상에 마이크로렌즈 캡핑레이어(72)가 형성되고 있음을 알 수 있다.At this time, since the passivation nitride film 63b is completely removed, it can be seen that the microlens capping layer 72 is formed on the passivation oxide film 62a in the pad opening portion.
따라서, 산화막 계열의 막인 마이크로렌즈 캡핑레이어(72)가 같은 산화막계열의 막인 페시베이션 산화막(62a) 상에 형성되고 있으므로, 접착력이 향상되어 후속 패드 오픈공정 이후에도, 들뜸 현상이 발생하는 것을 방지할 수 있다.Therefore, since the microlens capping layer 72, which is an oxide film-based film, is formed on the passivation oxide film 62a, which is the same oxide film, the adhesion is improved, so that the lifting phenomenon can be prevented even after the subsequent pad opening process. have.
이와같이 마이크로렌즈 캡핑레이어(72)가 형성된 다음에, 패드를 오픈시키기 위한 패드 오픈공정이 진행된다. 즉, 패드 오픈공정을 통해 마이크로렌즈 캡핑레이어(72), 페시베이션 산화막(63a)을 제거하여 패드(62)를 노출시킨다.After the microlens capping layer 72 is formed in this manner, a pad opening process for opening the pad is performed. That is, the pad 62 is exposed by removing the microlens capping layer 72 and the passivation oxide layer 63a through a pad opening process.
전술한 바와같은 본 발명에서는, 페시베이션 질화막을 모두 제거함으로써, 마이크로렌즈 캡핑레이어의 들뜸 현상을 방지하였다. 즉, 종래에는 마이크로렌즈 캡핑레이어까지 모두 형성한 이후에, 한번의 패드 식각공정을 통해 패드를 노출시켰다.In the present invention as described above, by removing all of the passivation nitride film, the lifting phenomenon of the microlens capping layer is prevented. That is, conventionally, after forming all the microlens capping layer, the pad was exposed through one pad etching process.
이와같은 경우, 패드 오픈부에서는 산화막 계열인 마이크로렌즈 캡핑레이어가 페시베이션 질화막 상에 바로 형성되고 있으므로, 패드 오픈공정 이후에 마이크로렌즈 캡핑레이어가 들뜨는 현상이 발생하였다.In such a case, since the oxide-based microlens capping layer is formed directly on the passivation nitride film, the microlens capping layer is lifted up after the pad opening process.
하지만, 본 발명에서는 페시베이션막 형성 후, 고온열처리까지 진행한 이후에, 페시베이션 질화막을 모두 제거한 다음, 칼라필터, 평탄화막, 마이크로렌즈, 및 마이크로렌즈 캡핑레이어가 적층형성되었다.However, in the present invention, after the passivation film is formed and then proceeded to high temperature heat treatment, all the passivation nitride films are removed, and then the color filter, the planarization film, the microlens, and the microlens capping layer are laminated.
따라서, 본 발명의 일실시예에 따른 시모스 이미지센서의 패드 오픈부에서는, 페시베이션 산화막(63a) 상에 마이크로렌즈 캡핑레이어(72)가 적층형성되므로, 마이크로렌즈 캡핑레이어(72)의 들뜸 현상을 억제할 수 있다.Therefore, in the pad opening of the CMOS image sensor according to the exemplary embodiment of the present invention, since the microlens capping layer 72 is stacked on the passivation oxide layer 63a, the phenomenon of lifting the microlens capping layer 72 is prevented. It can be suppressed.
또한, 본 발명의 일실시예에서는 페시베이션 질화막이 어닐 공정이후에 제거되므로, 어닐공정시 최적효과를 얻기위한 페시베이션 질화막의 두께를 확보할 수 있었다.In addition, in one embodiment of the present invention, since the passivation nitride film is removed after the annealing process, it is possible to secure the thickness of the passivation nitride film for obtaining the optimum effect during the annealing process.
이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.As described above, the present invention is not limited to the above-described embodiments and the accompanying drawings, and the present invention may be variously substituted, modified, and changed without departing from the spirit of the present invention. It will be apparent to those of ordinary skill in Esau.
본 발명에서는 소자보호 및 암전류 억제용으로 증착하였던 페시베이션 질화막을 패드오픈부에서 제거하므로, 후속공정에서 마이크로렌즈 캡핑레이어가 들뜨는 현상을 방지할 수 있어 소자의 신뢰성을 향상시킬 수 있다.In the present invention, since the passivation nitride film deposited for device protection and dark current suppression is removed from the pad opening portion, the phenomenon in which the microlens capping layer is lifted up in a subsequent process can be prevented, thereby improving the reliability of the device.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030051031A KR20050011955A (en) | 2003-07-24 | 2003-07-24 | Fabricating method of cmos image sensor with protecting microlense capping layer lifting |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030051031A KR20050011955A (en) | 2003-07-24 | 2003-07-24 | Fabricating method of cmos image sensor with protecting microlense capping layer lifting |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050011955A true KR20050011955A (en) | 2005-01-31 |
Family
ID=37223876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030051031A KR20050011955A (en) | 2003-07-24 | 2003-07-24 | Fabricating method of cmos image sensor with protecting microlense capping layer lifting |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050011955A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100654052B1 (en) * | 2005-12-28 | 2006-12-05 | 동부일렉트로닉스 주식회사 | Method of fabricating complementary metal oxide silicon image sensor |
| KR100731132B1 (en) * | 2005-12-29 | 2007-06-22 | 동부일렉트로닉스 주식회사 | Complementary metal oxide silicon image sensor and method of fabricating the same |
| KR100731134B1 (en) * | 2005-12-29 | 2007-06-22 | 동부일렉트로닉스 주식회사 | Method of fabricating complementary metal oxide silicon image sensor |
| KR100806778B1 (en) * | 2006-11-30 | 2008-02-27 | 동부일렉트로닉스 주식회사 | Method for manufacturing of cmos image sensor |
| US7670863B2 (en) | 2005-12-28 | 2010-03-02 | Dongbu Electronics Co., Ltd. | Method of fabricating complementary metal oxide silicon image sensor |
| WO2019192376A1 (en) * | 2018-04-04 | 2019-10-10 | Wuhan Xinxin Semiconductor Manufacturing Co., Ltd. | Manufacturing method of image sensing device |
-
2003
- 2003-07-24 KR KR1020030051031A patent/KR20050011955A/en not_active Application Discontinuation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100654052B1 (en) * | 2005-12-28 | 2006-12-05 | 동부일렉트로닉스 주식회사 | Method of fabricating complementary metal oxide silicon image sensor |
| US7611921B2 (en) | 2005-12-28 | 2009-11-03 | Dongbu Electronics Co., Ltd. | Method for manufacturing CMOS image sensor which improves sensitivity by removing a passivation membrane in a pixel region of the CMOS image sensor |
| US7670863B2 (en) | 2005-12-28 | 2010-03-02 | Dongbu Electronics Co., Ltd. | Method of fabricating complementary metal oxide silicon image sensor |
| KR100731132B1 (en) * | 2005-12-29 | 2007-06-22 | 동부일렉트로닉스 주식회사 | Complementary metal oxide silicon image sensor and method of fabricating the same |
| KR100731134B1 (en) * | 2005-12-29 | 2007-06-22 | 동부일렉트로닉스 주식회사 | Method of fabricating complementary metal oxide silicon image sensor |
| KR100806778B1 (en) * | 2006-11-30 | 2008-02-27 | 동부일렉트로닉스 주식회사 | Method for manufacturing of cmos image sensor |
| WO2019192376A1 (en) * | 2018-04-04 | 2019-10-10 | Wuhan Xinxin Semiconductor Manufacturing Co., Ltd. | Manufacturing method of image sensing device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101861964B1 (en) | Solid-state imaging device, method of manufacturing the same, and electronic equipment | |
| KR100660714B1 (en) | Cmos image sensor with backside illumination and method for manufacturing the same | |
| KR20180108525A (en) | Solid-state imaging element, method of manufacturing the same, solid-state imaging apparatus, and imaging apparatus | |
| US20040129990A1 (en) | Method for manufacturing CMOS image sensor using spacer etching barrier film | |
| US7504681B2 (en) | Image sensor and method for fabricating the same | |
| US7741667B2 (en) | CMOS image sensor for improving the amount of light incident a photodiode | |
| JP2005353626A (en) | Photoelectric conversion film laminated solid state imaging element and its manufacturing method | |
| KR20050011955A (en) | Fabricating method of cmos image sensor with protecting microlense capping layer lifting | |
| KR20050011951A (en) | Fabricating method of cmos image sensor with protecting microlense capping layer lifting | |
| KR100718785B1 (en) | Cmos image sensor, and method for fabricating the same | |
| KR100494645B1 (en) | Method for fabricating CMOS image sensor with spacer block mask | |
| KR100440774B1 (en) | Image sensor with Light shield layer | |
| KR20050041176A (en) | Fabricating method for image sensor | |
| KR100815937B1 (en) | Image sensor and manufacturing method of the same | |
| KR20050106932A (en) | Image sensor and fabricating method thereof | |
| KR100806786B1 (en) | Image Sensor and Manufacturing Method Thereof | |
| KR100731093B1 (en) | Cmos image sensor and method for manufacturing the same | |
| KR100495411B1 (en) | Method for fabricating CMOS image sensor with spacer etching buffer nitride layer | |
| KR20060114414A (en) | Image sensor and method for fabrication thereof | |
| KR20070034292A (en) | CMOS image sensor and its manufacturing method | |
| KR20070036532A (en) | Method for manufacturing cmos image sensor | |
| KR20060125177A (en) | Cmos image sensor, and method for fabricating the same | |
| KR20060020387A (en) | Fabricating method of cmos image sensor with improved light concentration | |
| KR100461971B1 (en) | CMOS image sensor with protecting heavy metal ions for reducing dark current | |
| KR20070035905A (en) | Fabricating method of cmos image sensor with reduced loss of light |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |