KR20050041176A - Fabricating method for image sensor - Google Patents
Fabricating method for image sensor Download PDFInfo
- Publication number
- KR20050041176A KR20050041176A KR1020030076238A KR20030076238A KR20050041176A KR 20050041176 A KR20050041176 A KR 20050041176A KR 1020030076238 A KR1020030076238 A KR 1020030076238A KR 20030076238 A KR20030076238 A KR 20030076238A KR 20050041176 A KR20050041176 A KR 20050041176A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- image sensor
- insulating film
- metal wiring
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 50
- 229910052751 metal Inorganic materials 0.000 claims abstract description 59
- 239000002184 metal Substances 0.000 claims abstract description 59
- 239000011229 interlayer Substances 0.000 claims abstract description 44
- 150000004767 nitrides Chemical class 0.000 claims abstract description 41
- 238000002161 passivation Methods 0.000 claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000000137 annealing Methods 0.000 claims abstract description 16
- 230000007547 defect Effects 0.000 claims abstract description 13
- 238000001465 metallisation Methods 0.000 claims abstract description 6
- 230000001681 protective effect Effects 0.000 claims abstract description 6
- 238000000059 patterning Methods 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 13
- 238000005498 polishing Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 description 6
- 206010034960 Photophobia Diseases 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 208000013469 light sensitivity Diseases 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000035876 healing Effects 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 241001397173 Kali <angiosperm> Species 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
- H01L27/14627—Microlenses
Abstract
본 발명은 이미지센서의 제조방법에 관한 것으로, 특히 금속층간 절연막 형성시 질화막과 어닐공정을 도입하여 기판의 결함을 치료해 주고, 후속공정으로 상기 질화막은 제거하여 줌으로써, 광감도 특성의 저하없이 소자의 저조도 특성과 소자의 수율을 향상시킨 발명이다. 이를 위한 본 발명은 시모스 이미지센서의 제조방법에 있어서, 기판상에 포토다이오드와 논리소자를 형성하는 단계; 결과물 상에 금속배선전 절연막을 형성하는 단계; 상기 금속배선전 절연막 상에 금속배선을 패터닝하고, 상기 금속배선을 덮는 금속층간 절연막을 형성하는 단계; 상기 금속층간 절연막 상에 질화막을 형성하고 어닐링 공정을 수행하여 상기 기판에 존재하는 결함을 치유하는 단계; 상기 질화막을 제거하는 단계; 결과물 상에 최종금속배선을 형성하는 단계; 상기 최종금속배선을 덮는 페시베이션막을 형성하는 단계; 칼라필터와 마이크로렌즈 형성공정을 포함하는 후속공정을 진행하는 단계; 및 상기 마이크로렌즈 상에 산화막 계열의 마이크로렌즈 보호막을 형성하는 단계를 포함하여 이루어진다. The present invention relates to a method of manufacturing an image sensor, and in particular, when forming a metal interlayer insulating film to introduce a nitride film and an annealing process to treat the defects of the substrate, and to remove the nitride film in a subsequent process, thereby reducing the low light intensity of the device It is the invention which improved the characteristic and the yield of an element. In accordance with another aspect of the present invention, a method of manufacturing a CMOS image sensor includes: forming a photodiode and a logic device on a substrate; Forming an insulating film before metallization on the resultant product; Patterning a metal wiring on the pre-metal wiring insulating film, and forming a metal interlayer insulating film covering the metal wiring; Forming a nitride film on the interlayer insulating film and performing an annealing process to heal defects present in the substrate; Removing the nitride film; Forming a final metallization on the resultant; Forming a passivation film covering the final metal wiring; Performing a subsequent process including a color filter and a microlens forming process; And forming an oxide film-based microlens protective film on the microlens.
Description
본 발명은 이미지센서의 제조방법에 관한 것으로 특히, 금속층간 절연막 공정시에 질화막과 어닐공정을 도입하여 기판 표면의 결함을 치료한 후, 후속공정으로 상기 질화막을 제거함으로서 종래의 문제점을 해결한 발명이다.The present invention relates to a method of manufacturing an image sensor, and more particularly, to introduce a nitride film and an annealing process during a metal interlayer insulating film process to treat defects on the surface of a substrate, and to solve the conventional problem by removing the nitride film in a subsequent process. to be.
일반적으로, 이미지센서라 함은 광학 영상(optical image)을 전기 신호로 변환시키는 반도체소자로서, 전하결합소자(CCD : charge coupled device)는 개개의 MOS(Metal-Oxide-Silicon) 캐패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 캐패시터에 저장되고 이송되는 소자이며, 시모스 이미지센서는 제어회로 및 신호처리회로를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수 만큼의 MOS 트랜지스터를 만들고, 이것을 이용하여 차례차례 출력(output)을 검출하는 스위칭 방식을 채용하는 소자이다.In general, an image sensor is a semiconductor device that converts an optical image into an electrical signal. A charge coupled device (CCD) is a device in which individual metal-oxide-silicon (MOS) capacitors are very close to each other. It is a device in which charge carriers are stored and transported in a capacitor while being positioned, and CMOS image sensor uses CMOS technology that uses a control circuit and a signal processing circuit as a peripheral circuit to make as many MOS transistors as the number of pixels, and then sequentially uses them. It is a device that adopts a switching method for detecting an output.
또한, 이미지센서는 빛을 감지하는 광감지 부분과 감지된 빛을 전기적 신호로 처리하여 데이터화하는 로직회로 부분으로 구성되어 있는 바, 광감도를 높이기 위하여 전체 이미지센서 소자에서 광감지부분의 면적이 차지하는 비율(Fill Factor)을 크게 하려는 노력이 진행되고 있지만, 근본적으로 로직회로 부분을 제거할 수 없기 때문에 제한된 면적하에서 이러한 노력에는 한계가 있다. 따라서 광감도를 높여주기 위하여 광감지부분 이외의 영역으로 입사하는 빛의 경로를 바꿔서 광감지부분으로 모아주는 집광기술이 등장하였는데, 이러한 집광을 위하여 이미지센서는 칼리필터 상에 마이크로렌즈(microlens)를 형성하는 방법을 사용하고 있다.In addition, the image sensor is composed of a light sensing part for detecting light and a logic circuit part for processing the detected light as an electrical signal to make data. The ratio of the area of the light sensing part of the entire image sensor element to increase the light sensitivity is also included. Efforts have been made to increase the fill factor, but these efforts are limited in a limited area because the logic circuit part cannot be removed. Therefore, a condensing technology has emerged to change the path of light incident to a region other than the light sensing portion to raise the light sensitivity, and to collect the light sensing portion. For this purpose, the image sensor forms microlens on the kali filter. I'm using the method.
도1은 통상의 CMOS 이미지센서에서 1개의 포토다이오드(PD)와 4개의 MOS 트랜지스터로 구성된 단위화소(Unit Pixel)를 도시한 회로도로서, 빛을 받아 광전하를 생성하는 포토다이오드(100)와, 포토다이오드(100)에서 모아진 광전하를 플로팅확산영역(102)으로 운송하기 위한 트랜스퍼 트랜지스터(101)와, 원하는 값으로 플로팅확산영역의 전위를 세팅하고 전하를 배출하여 플로팅확산영역(102)를 리셋시키기 위한 리셋 트랜지스터(103)와, 소스 팔로워 버퍼 증폭기(Source Follower Buffer Amplifier) 역할을 하는 드라이브 트랜지스터(104), 및 스위칭(Switching) 역할로 어드레싱(Addressing)을 할 수 있도록 하는 셀렉트 트랜지스터(105)로 구성된다. 단위 화소 밖에는 출력신호(Output Signal)를 읽을 수 있도록 로드(load) 트랜지스터(106)가 형성되어 있다. 1 is a circuit diagram showing a unit pixel composed of one photodiode (PD) and four MOS transistors in a conventional CMOS image sensor, and includes a photodiode 100 for generating photocharges by receiving light; The transfer transistor 101 for transporting the photocharges collected from the photodiode 100 to the floating diffusion region 102 and resets the floating diffusion region 102 by setting the potential of the floating diffusion region to a desired value and discharging electric charges. To the reset transistor 103, the drive transistor 104 to act as a source follower buffer amplifier, and the select transistor 105 to address to the switching role. It is composed. Outside the unit pixel, a load transistor 106 is formed to read an output signal.
도2a는 단위화소와 칼라필터 및 마이크로렌즈들을 포함하여 구성된 시모스 이미지센서의 단면을 도시한 단면도면으로, 이를 참조하여 종래의 시모스 이미지센서의 제조공정을 설명하면 다음과 같다.FIG. 2A is a cross-sectional view illustrating a cross section of a CMOS image sensor including a unit pixel, a color filter, and microlenses. Referring to this, a manufacturing process of a conventional CMOS image sensor will be described below.
먼저, 반도체 기판(10) 상에 활성영역과 필드영역을 정의하는 필드산화막(11)을 형성한다.First, a field oxide film 11 defining an active region and a field region is formed on the semiconductor substrate 10.
다음으로 시모스 이미지센서의 단위화소(12)를 형성한다. 단위화소(12)는 포토다이오드 및 여러개의 트랜지스터들로 구성되어 있으며, 이러한 단위화소의 구성은 전술한 바와 같으므로 자세한 설명은 생략한다.Next, the unit pixel 12 of the CMOS image sensor is formed. The unit pixel 12 includes a photodiode and a plurality of transistors. Since the unit pixel is configured as described above, a detailed description thereof will be omitted.
그리고, 단위화소가 형성되어 있는 영역은 수광부라 칭하고, 그외의 신호처리회로가 형성된 영역을 통상적으로 주변회로 영역이라 칭하기도 하는데, 도2a에 도시된 게이트 전극(13)은 주변회로 영역에 형성된 게이트 전극을 나타내고 있다. 미설명 도면부호 14는 게이트 스페이서이다.The area in which the unit pixel is formed is called a light receiving unit, and the area in which other signal processing circuits are formed is generally referred to as a peripheral circuit area. The gate electrode 13 shown in FIG. 2A is a gate formed in the peripheral circuit area. The electrode is shown. Reference numeral 14 denotes a gate spacer.
이와같이 스페이서(14)를 구비한 게이트 전극(13) 및 단위화소(12)를 형성한 이후에, 이들을 덮는 층간절연막(15)을 전체 구조 상에 형성하고, 상기 층간절연막(15) 상에 제 1 금속배선(16)을 패터닝한다.After the gate electrode 13 and the unit pixel 12 having the spacers 14 are formed in this manner, an interlayer insulating film 15 covering them is formed on the entire structure, and a first interlayer insulating film 15 is formed on the interlayer insulating film 15. The metal wiring 16 is patterned.
다음으로 제 1 금속배선(16)을 덮는 제 1 금속층간 절연막(17)을 형성한다. 여기서, 제 1 금속층간절연막(17)은 평탄화 역할을 하는 SOG(Spin On Glass) 막, 막질이 열악한 상기 SOG 막을 상하로 격리하기 위한 제 1 산화막 및 제 2 산화막으로 구성되어 있으나, 이에 대한 설명은 후술한다.Next, a first interlayer insulating film 17 covering the first metal wiring 16 is formed. Here, the first interlayer insulating layer 17 is composed of a spin on glass (SOG) film that serves as a planarization layer, and a first oxide film and a second oxide film to vertically isolate the SOG film having poor film quality. It will be described later.
다음으로 제 1 금속층간 절연막(17) 상에 제 2 금속배선(18)을 패턴닝한 후, 그 상부에 제 2 금속층간 절연막(19)을 형성한다. 제 2 금속층간절연막(19)의 구성 역시, 제 1 금속층간절연막(17)과 동일하다.Next, after patterning the second metal wiring 18 on the first interlayer insulating film 17, a second interlayer insulating film 19 is formed thereon. The structure of the second interlayer insulating film 19 is also the same as that of the first interlayer insulating film 17.
도2a는 총 3개 층의 금속배선을 사용하는 경우를 도시한 도면으로서 따라서, 제 2 금속층간절연막(19) 상에 최종 금속배선인 제 3 금속배선(20)이 패터닝된다. FIG. 2A shows a case where a total of three layers of metal wirings are used. Accordingly, the third metal wiring 20, which is the final metal wiring, is patterned on the second interlayer insulating film 19. As shown in FIG.
이와같이 제 3 금속배선(20)까지 형성한 이후에, 소자를 습기나 스크래치로부터 보호하기 위한 페시베이션막(21)이 전체구조 상에 형성된다.After the third metal wiring 20 is formed in this manner, a passivation film 21 for protecting the device from moisture and scratches is formed on the entire structure.
종래기술에 따른 페시베이션막(21)으로는 산화막과 질화막이 적층된 구조가 사용되었으며, 이에 대해서는 도2b를 참조하여 후술한다.As the passivation film 21 according to the related art, a structure in which an oxide film and a nitride film are stacked is used, which will be described later with reference to FIG. 2B.
이와같이 페시베이션막(21)까지 형성한 다음, 페시베이션막 상에 칼라필터 형성용 물질을 도포하고 이를 적절한 마스크를 이용하여 패턴닝하여 수광영역의 단위화소에 대응되는 영역에 칼라필터(22)를 형성한다. After forming the passivation film 21 as described above, the color filter forming material is coated on the passivation film and patterned using an appropriate mask to apply the color filter 22 to the area corresponding to the unit pixel of the light receiving area. Form.
이어서, 칼라필터(22)로 인한 단차를 보상하기 위해 평탄막(23)을 형성하고, 평탄화막(23) 상에 마이크로렌즈(24)를 형성한다. 다음으로 마이크로렌즈를 보호하기 위한 마이크로렌즈 보호막(25)을 전체 구조 상에 증착한다. 마이크로렌즈 보호막(25)으로는 통상적으로 LTO(Low Temperature Oxide) 산화막이 주로 사용된다.Subsequently, the flat film 23 is formed to compensate for the step caused by the color filter 22, and the microlens 24 is formed on the flat film 23. Next, a microlens protective film 25 for protecting the microlens is deposited on the entire structure. As the microlens passivation film 25, a low temperature oxide (LTO) oxide film is usually used.
다음으로 패드를 오픈하기 위한 패드 오픈공정이 진행되며, 도2a는 패드 오픈용 포토레지스트를 이용하여 패드가 오픈된 상태를 도시하고 있다.Next, a pad opening process for opening a pad is performed, and FIG. 2A illustrates a state in which a pad is opened using a photoresist for pad opening.
도2a를 참조하면, 패드 오픈부 주위 또는 주변회로 영역에서는 페시베이션막(21) 상에 바로 마이크로렌즈 보호막(25)이 형성되고 있음을 알 수 있는데, 이러한 구조는 여러가지 문제점을 야기하고 있다. Referring to FIG. 2A, it can be seen that the microlens passivation layer 25 is formed directly on the passivation layer 21 in the periphery of the pad opening or the peripheral circuit region. This structure causes various problems.
도2b는 도2a의 A 부분을 확대하여 도시한 도면으로, 이를 참조하여 종래기술의 문제점을 설명한다.FIG. 2B is an enlarged view of a portion A of FIG. 2A, and will be described with reference to the related art.
도2b를 참조하면, 제 2 금속배선(18), 제 2 금속배선과 콘택으로 연결되어 있는 제 3 금속배선(20) 및 제 2 금속층간 절연막(19)이 도시되어 있으며, 또한 제 3 금속배선(20) 상부에는 페시베이션막(21)과 마이크로렌즈 보호막(25)이 형성되어 있다.Referring to FIG. 2B, there is shown a second metal wiring 18, a third metal wiring 20 and a second metal interlayer insulating film 19 connected in contact with the second metal wiring 18, and a third metal wiring. The passivation film 21 and the microlens passivation film 25 are formed on the upper portion 20.
또한, 패드인 제 3 금속배선의 상부에서는 페시베이션막(21)과 마이크로렌즈 보호막(25)이 선택적으로 식각되어 패드(20)가 오픈되어 있다. In addition, the passivation film 21 and the microlens passivation film 25 are selectively etched on the third metal wiring, which is a pad, to open the pad 20.
여기서, 페시베이션막(21)은 산화막(21a)과 질화막(21b)이 적층된 구조를 갖는데, 이와같은 구조를 갖는 이유는 다음과 같다.Here, the passivation film 21 has a structure in which the oxide film 21a and the nitride film 21b are laminated. The reason for having such a structure is as follows.
기존의 시모스 이미지센서 제조시에는 각종 식각공정, 중금속 오염등으로 인해 기판 표면에 각종 결함(defect)들이 발생하였으며, 이러한 결함들은 암전류(dark current) 소스로 작용하여 시모스 이미지센서의 저조도 특성을 저하시키는 요인이 되어왔다.In the conventional CMOS image sensor manufacturing, various defects occurred on the surface of the substrate due to various etching processes and heavy metal contamination, and these defects act as a dark current source to degrade the low light characteristics of the CMOS image sensor. It has been a factor.
따라서, 종래기술에서는 이러한 저조도 특성의 저하를 방지하고자, 페시베이션막(21a) 상부에 질화막(21b)을 추가로 증착한 후, 어닐공정을 진행하여 결함성분들을 치유하는 기술을 채용하였다.Therefore, in the prior art, in order to prevent such degradation of the low light characteristics, a technique of further depositing the nitride film 21b on the passivation film 21a and then performing an annealing process to heal the defective components is employed.
즉, 질화막(Si3N4)(21b)을 형성하기 위해 사용되는 소스(source)에는 수소(H)가 포함되어 있는 바, 질화막(21b)을 페시베이션막(21a) 상에 형성하고, 후속으로 어닐공정을 진행하게 되면, 수소에 의해 결함들이 치유됨으로써 소자의 저조도 특성 향상을 도모하였다.That is, since the source used to form the nitride film (Si 3 N 4 ) 21b contains hydrogen (H), the nitride film 21b is formed on the passivation film 21a, and subsequently When the annealing process is performed, defects are healed by hydrogen to improve the low light characteristics of the device.
하지만, 종래기술에서는 이러한 어닐공정 이후에, 상기 질화막(21b)을 제거하지 않고 그대로 잔존시킨 상태에서 후속공정을 진행하였기 때문에 각종 문제점을 야기하고 있었다.However, in the prior art, after the annealing process, the subsequent process was performed in the state in which the nitride film 21b was left without being removed, causing various problems.
먼저, 질화막은 산화막보다 광 투과율이 작은 단점을 갖고 있는데, 종래기술에서는 광 투과율이 않 좋은 질화막(21b)이 페시베이션 산화막(21a) 상에 잔존하고 있기 때문에, 이미지센서의 광감도(sensitivity)를 저하시키고 있었다.First, the nitride film has a disadvantage in that the light transmittance is smaller than that of the oxide film. In the prior art, since the nitride film 21b having poor light transmittance remains on the passivation oxide film 21a, the sensitivity of the image sensor is reduced. I was letting go.
다음으로 도2a 내지 도2b를 참조하면, 패드 오픈 부위나 주변회로 영역에서는 페시베이션막(21)과 마이크로렌즈 보호막(25)이 직접 접하고 있다. 따라서, 종래기술에서는 페시베이션막 상에 잔존하고 있는 질화막(21b)과 LTO 산화막으로 구성된 마이크로렌즈 보호막(25)간의 스트레스 차이로 인해, 마이크로렌즈 보호막이 들뜨거나 또는 마이크로렌즈 보호막의 크랙 현상을 야기하였다.Next, referring to FIGS. 2A to 2B, the passivation layer 21 and the microlens passivation layer 25 are directly in contact with each other in the pad open region or the peripheral circuit region. Therefore, in the prior art, due to the stress difference between the nitride film 21b remaining on the passivation film and the microlens passivation film 25 composed of the LTO oxide film, the microlens passivation film is lifted up or a crack phenomenon of the microlens passivation film is caused. .
이는, 시모스 이미지센서 제조공정의 킬링소스(killing source)인 파티클(particle)로 작용하여 소자의 수율을 심각하게 저하시키고 있었다. This acts as a particle (killing source) of the CMOS image sensor manufacturing process (particles) to significantly reduce the yield of the device.
본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 본 발명에서는 금속층간 절연막 형성시 질화막과 어닐공정을 도입하여 기판의 결함을 치료해 준 이후, 상기 질화막은 제거하였다. 따라서, 산화막만으로 페시베이션막을 형성할 수 있어, 광 특성 저하 및 수율 저하를 방지한 시모스 이미지센서의 제조방법을 제공함을 그 목적으로 한다. The present invention has been made to solve the above-mentioned problems. In the present invention, the nitride film and the annealing process were introduced to form a metal interlayer insulating film, and then the nitride film was removed. Accordingly, an object of the present invention is to provide a method for manufacturing a CMOS image sensor which can form a passivation film using only an oxide film and prevents a decrease in optical properties and a decrease in yield.
상기한 목적을 달성하기 위한 본 발명은, 시모스 이미지센서의 제조방법에 있어서, 기판상에 포토다이오드와 논리소자를 형성하는 단계; 결과물 상에 금속배선전 절연막을 형성하는 단계; 상기 금속배선전 절연막 상에 금속배선을 패터닝하고, 상기 금속배선을 덮는 금속층간 절연막을 형성하는 단계; 상기 금속층간 절연막 상에 질화막을 형성하고 어닐링 공정을 수행하여 상기 기판에 존재하는 결함을 치유하는 단계; 상기 질화막을 제거하는 단계; 결과물 상에 최종금속배선을 형성하는 단계; 상기 최종금속배선을 덮는 페시베이션막을 형성하는 단계; 칼라필터와 마이크로렌즈 형성공정을 포함하는 후속공정을 진행하는 단계; 및 상기 마이크로렌즈 상에 산화막 계열의 마이크로렌즈 보호막을 형성하는 단계를 포함하여 이루어진다. The present invention for achieving the above object, in the manufacturing method of the CMOS image sensor, forming a photodiode and a logic element on a substrate; Forming an insulating film before metallization on the resultant product; Patterning a metal wiring on the pre-metal wiring insulating film, and forming a metal interlayer insulating film covering the metal wiring; Forming a nitride film on the interlayer insulating film and performing an annealing process to heal defects present in the substrate; Removing the nitride film; Forming a final metallization on the resultant; Forming a passivation film covering the final metal wiring; Performing a subsequent process including a color filter and a microlens forming process; And forming an oxide film-based microlens protective film on the microlens.
본 발명에서는 종래의 문제점을 해결하기 위하여 다음과 같은 방법을 사용하였다. 즉, 금속층간절연막 형성시에 질화막을 추가로 증착한 후, 어닐공정을 도입하여 기판에 형성된 결함을 치유하여 주었다. 이후에, 후속공정으로 상기 질화막은 제거하였으며, 그 결과 페시베이션막을 산화막만으로 진행할 수 있었으며 따라서, 본 발명에서는 마이크로렌즈 보호막과 페시베이션막 간의 스트레스 차이로 인한 문제를 해결할 수 있었다. In the present invention, the following method was used to solve the conventional problems. That is, after further depositing a nitride film at the time of forming the interlayer insulating film, an annealing process was introduced to heal the defect formed in the substrate. Subsequently, the nitride film was removed in a subsequent process, and as a result, the passivation film was able to proceed only with the oxide film. Thus, in the present invention, the problem due to the stress difference between the microlens passivation film and the passivation film was solved.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. Hereinafter, the most preferred embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention.
도3a 내지 도3b는 본 발명의 일실시예에 따른 시모스 이미지센서의 제조방법중에서, 금속배선 및 금속층간 절연막 형성공정을 중점적으로 도시한 도면으로, 이를 참조하여 본 발명의 일실시예를 설명한다.3A to 3B illustrate a process of forming a metal wiring and an interlayer insulating film in a method of manufacturing a CMOS image sensor according to an exemplary embodiment of the present invention. .
먼저, 금속배선을 형성하기까지의 공정은 종래기술과 동일하므로, 이에 대한 설명은 생략한다.First, since the process up to forming the metal wiring is the same as in the prior art, description thereof is omitted.
즉, 도3a를 참조하면, 필드산화막이나 단위화소, 게이트 전극 등은 도시되어 있지 않지만, 이러한 소자들을 형성하는 과정은 종래기술과 동일하며, 단지 설명의 편의를 위해 도3a에 도시하지 않은 것 뿐이다.That is, referring to FIG. 3A, a field oxide film, a unit pixel, a gate electrode, and the like are not shown. However, the process of forming such devices is the same as in the prior art, and is not shown in FIG. 3A for convenience of description. .
또한, 도3a를 참조하면 기판(30) 상에 형성된 금속배선전 절연막(Pre Metal Dielectrics : PMD)(31)이 도시되어 있는데, 이는 금속배선이 형성되기 전의 절연막을 통칭하는 막이다.Also, referring to FIG. 3A, a Pre Metal Dielectrics (PMD) 31 formed on the substrate 30 is illustrated, which is a film commonly referred to as an insulating film before metal wiring is formed.
즉, 도2a를 참조하면, 제 1 금속배선(16)은 층간절연막(15) 상에 형성되어 있으며, 제 2 금속배선(18)은 제 1 금속층간 절연막(17) 상에 형성되어 있다. 또한, 제 3 금속배선(20)은 제 2 금속층간 절연막(19) 상에 형성되어 있는 바, 도3a에 도시된 금속배선전 절연막(Pre Metal Dielectrics : PMD)(31)은 층간절연막(15), 제 1 금속층간 절연막(17) 및 제 2 금속층간 절연막(19)을 통칭하고 있다.That is, referring to FIG. 2A, the first metal wiring 16 is formed on the interlayer insulating film 15, and the second metal wiring 18 is formed on the first interlayer insulating film 17. In addition, since the third metal wiring 20 is formed on the second interlayer insulating film 19, the pre-metal dielectric insulating film (PMD) 31 shown in FIG. 3A is the interlayer insulating film 15. The first interlayer insulating film 17 and the second interlayer insulating film 19 are collectively referred to.
이러한 점을 참조하면, 본 발명의 일실시예에 따른 시모스 이미지센서 제조방법에서는, 기판(30) 상에 금속배선전 절연막(31)이 형성된 이후에, 금속배선전 절연막(31) 상에 금속배선(32)이 패턴닝된다. Referring to this point, in the CMOS image sensor manufacturing method according to an embodiment of the present invention, after the metal pre-insulation film 31 is formed on the substrate 30, the metal wiring on the pre-insulation film 31 32 is patterned.
다음으로, 상기 금속배선(32)을 덮는 금속층간 절연막(33,34,35)이 형성되는데, 금속층간 절연막은 통상적으로 제 1 산화막(33), SOG 막(34) 및 제 2 산화막(35)으로 이루어져 있음은 전술한 바와같다. Next, interlayer insulating films 33, 34 and 35 are formed to cover the metal wiring 32. The interlayer insulating film is typically a first oxide film 33, an SOG film 34 and a second oxide film 35. Consisting of is as described above.
즉, 금속층간 절연막으로는 평탄화를 위한 SOG 막(34)과, 막질이 열악한 상기 SOG 막(34)을 상하로 격리하는 역할의 제 1 산화막(33) 및 제 2 산화막(35)으로 구성되는 것이 일반적이나. 본 발명에서는 이러한 구조에 질화막(36)을 추가로 도입하였다.That is, the interlayer insulating film is composed of an SOG film 34 for planarization and a first oxide film 33 and a second oxide film 35 which serve to isolate the SOG film 34 having a poor film quality up and down. In general. In the present invention, the nitride film 36 is further introduced into this structure.
여기서 질화막(36)은 Si3N4 막으로, 상기 질화막을 형성하기 위한 소스에는 수소(H)가 함유되어 있으며, 이와같이 질화막(36)을 형성한 이후에, 후속으로 어닐공정을 진행하게 되면, 수소에 의해 기판의 결함들이 치유되어 소자의 저조도 특성이 향상된다.The nitride film 36 is a Si 3 N 4 film, and the source for forming the nitride film contains hydrogen (H). After the nitride film 36 is formed in this way, the annealing process is subsequently performed. Defects on the substrate are healed by hydrogen, thereby improving the low light characteristics of the device.
다음으로, 도3b에 도시된 바와같이 화학기계연마(Chemical Mechanical Polishing : CMP) 공정을 도입하여 추가로 형성된 질화막(36)을 제거한다. 본 발명의 일실시예에서는 화학기계연마가 사용되었지만 이외에도 에치벡(etch-back) 공정도 적용가능하다. Next, as illustrated in FIG. 3B, a chemical mechanical polishing (CMP) process is introduced to remove the formed nitride film 36. In one embodiment of the present invention, although chemical mechanical polishing is used, an etch-back process is also applicable.
이와같이 본 발명에서는 결함치유를 위한 목적으로 사용된 질화막이 어닐공정이후에 제거되었으므로, 질화막 잔류로 인한 문제점을 해결하였다. 즉, 광투과율이 나쁜 질화막이 잔존함으로써 광감도가 저하되는 문제를 해결할 수 있었다.Thus, in the present invention, since the nitride film used for the purpose of healing the defect was removed after the annealing process, the problem caused by the nitride film remaining was solved. In other words, it was possible to solve the problem that the light sensitivity was lowered because the nitride film having poor light transmittance remained.
또한, 본 발명에서는 결함치유를 위한 질화막을 금속층간 절연막 공정에 도입하고 있으므로, 페시베이션막은 산화막만으로 구성할 수 있었으며, 이에 대한 장점은 도4를 참조하여 설명한다.In addition, in the present invention, since the nitride film for the healing of defects is introduced into the interlayer insulating film process, the passivation film could be constituted only by the oxide film, which will be described with reference to FIG.
도4는 본 발명의 일실시예에 따른 금속배선간 절연막 형성공정 이후에, 칼라필터(45), 마이크로렌즈(47) 및 마이크로렌즈 보호막(48)까지 완성한 모습을 도시한 도면으로, 이를 참조하면, 기판(40) 상에 금속배선전 절연막(41) 형성되어 있으며, 금속배선전 절연막(41) 상에는 금속배선(42)이 패터닝되어 있다.FIG. 4 is a view illustrating a state in which a color filter 45, a microlens 47, and a microlens passivation layer 48 are completed after an intermetallic insulating film forming process according to an embodiment of the present invention. The pre-wiring insulating film 41 is formed on the substrate 40, and the metal wiring 42 is patterned on the pre-wiring insulating film 41.
그리고, 금속배선을 덮는 금속층간 절연막(43)이 도시되어 있는데, 여기서 금속층간 절연막(43)은, 본 발명의 일실시예에 따라 결함치유를 위한 질화막과 어닐공정이 도입된 금속층간 절연막이며, 질화막은 CMP로 제거한 상태이다.In addition, an intermetallic insulating film 43 covering the metal wiring is shown, wherein the interlayer insulating film 43 is an intermetallic insulating film in which a nitride film and an annealing process are introduced for a defect healing according to an embodiment of the present invention. The nitride film was removed by CMP.
다음으로, 금속층간 절연막(43) 상에 최종금속배선(44)이 패터닝되어 형성되어 있으며, 그 상부에 소자를 보호하기 위한 페시베이션막(45)이 도시되어 있다.Next, the final metal wiring 44 is patterned and formed on the interlayer insulating film 43, and a passivation film 45 for protecting the device is shown thereon.
이어서, 페시베이션막(45)의 상부에는 칼라필터(46), 칼라필터로 인한 단차를 보완해주는 평탄화막(47), 평탄화막 상에 형성된 마이크로렌즈(48)가 차례로 도시되어 있다.Subsequently, the color filter 46, the planarization film 47 that compensates for the step caused by the color filter, and the microlens 48 formed on the planarization film are sequentially shown on the passivation film 45.
또한, 마이크로렌즈(48) 상에는 마이크로렌즈를 보호하기 위해, 저온 산화막으로 이루어진 마이크로렌즈 보호막(49)이 형성되어 있으며, 패드부분은 오픈되어 있다.In addition, on the microlens 48, in order to protect the microlens, a microlens passivation film 49 made of a low temperature oxide film is formed, and the pad portion is open.
이와같은 도4를, 종래기술에 따른 도2a와 비교하면, 페시베이션막의 구성이 다르다.Compared with Fig. 4A according to the related art, Fig. 4 has a different configuration of the passivation film.
즉, 종래기술에서는 페시베이션막으로 산화막과 질화막이 적층된 구조를 사용하였으나, 본 발명의 일실시예에서는 페시베이션막(45)으로 산화막만을 사용하였다. That is, in the prior art, a structure in which an oxide film and a nitride film are laminated as a passivation film is used, but in the exemplary embodiment of the present invention, only an oxide film is used as the passivation film 45.
따라서, 패드 오픈부 또는 주변회로영역에서는 산화막만으로 이루어진 페시베이션막(44) 상에 역시 같은 산화막 계열인 마이크로렌즈 보호막(48)이 형성되고 있으므로, 스트레스 차이로 인한 들뜸현상이나 크랙현상을 방지할 수 있다.Accordingly, since the microlens passivation layer 48, which is also the same oxide layer, is formed on the passivation layer 44 made of only the oxide layer in the pad open portion or the peripheral circuit region, the phenomenon of lifting or cracking due to the stress difference can be prevented. have.
또한, 본 발명의 일실시예에 따라 질화막 및 어닐공정이 적용된 금속층간 절연막은, 제 1 금속배선과 제 2 금속배선 사이에 위치한 제 1 금속층간 절연막 일 수도 있으며, 아니면 제 2 금속배선과 제 3 금속배선 사이에 위치한 제 2 금속층간 절연막 일 수도 있다.In addition, the interlayer insulating film to which the nitride film and the annealing process are applied according to an embodiment of the present invention may be a first interlayer insulating film located between the first metal wire and the second metal wire, or the second metal wire and the third metal wire. It may be a second interlayer insulating film located between the metal wires.
또는, 제 1 금속층간 절연막과 제 2 금속층간 절연막 모두에 본 발명의 일실시예에 따라 질화막 및 어닐공정을 적용할 수도 있다. Alternatively, the nitride film and the annealing process may be applied to both the first interlayer insulating film and the second interlayer insulating film according to one embodiment of the present invention.
이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.As described above, the present invention is not limited to the above-described embodiments and the accompanying drawings, and the present invention may be variously substituted, modified, and changed without departing from the spirit of the present invention. It will be apparent to those of ordinary skill in Esau.
본 발명을 이미지센서에 적용하면, 광 감도의 저하없이 이미지센서의 저조도 특성을 향상시킬 수 있으며, 또한 마이크로렌즈 보호막이 들뜸현상과 크랙을 방지할 수 있어 소자의 수율의 향상시킬 수 있는 효과가 있다. When the present invention is applied to the image sensor, it is possible to improve the low light characteristics of the image sensor without deteriorating the light sensitivity, and the microlens protective film can prevent the lifting phenomenon and the crack, thereby improving the yield of the device. .
도1은 통상적인 시모스 이미지센서의 단위화소 구조를 도시한 회로도,1 is a circuit diagram showing a unit pixel structure of a conventional CMOS image sensor;
도2a는 종래의 시모스 이미지센서에서 칼라필터 및 마이크로렌즈를 포함한 단면구조를 도시한 단면도,Figure 2a is a cross-sectional view showing a cross-sectional structure including a color filter and a micro lens in a conventional CMOS image sensor,
도2b는 도2a의 A 부분을 확대하여 도시한 단면도,FIG. 2B is an enlarged cross-sectional view of part A of FIG. 2A;
도3a 내지 도3b는 본 발명의 일실시예에 따라 금속층간 절연막 형성시 질화막과 어닐공정을 도입한 공정단면도,3A to 3B are cross-sectional views illustrating a process of introducing a nitride film and an annealing process when forming an interlayer insulating film according to an embodiment of the present invention;
도4는 본 발명의 일실시예에 따라 형성된 이미지센서에서 칼라필터 및 마이크로렌즈를 포함한 단면구조를 도시한 단면도. Figure 4 is a cross-sectional view showing a cross-sectional structure including a color filter and a micro lens in the image sensor formed in accordance with an embodiment of the present invention.
*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
10 : 기판 11 : 필드산화막10 substrate 11 field oxide film
12 : 단위화소 13 : 게이트 전극12 unit pixel 13 gate electrode
14 : 스페이서 15 : 층간절연막14 spacer 15 interlayer insulating film
16 : 제 1 금속배선 17 : 제 1 금속층간절연막16: first metal wiring 17: first metal interlayer insulating film
18 : 제 2 금속배선` 19 : 제 2 금속층간절연막 18: second metal wiring `19: second metal interlayer insulating film
20 : 제 3 금속배선 21 : 페시베이션막20: third metal wiring 21: passivation film
22 : 칼라필터 23 : 평탄화막22: color filter 23: planarization film
24 : 마이크로렌즈 25 : 마이크로렌즈 보호막24: microlens 25: microlens protective film
30 : 기판30: substrate
31 : 금속배선 전 절연막(Pre Metal Dielectrics)31: Pre Metal Dielectrics
32 : 금속배선 33 : 제 1 산화막32 metal wiring 33 first oxide film
34 : SOG 막 35 : 제 2 산화막34 SOG film 35 Second oxide film
36 : 질화막 36: nitride film
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030076238A KR20050041176A (en) | 2003-10-30 | 2003-10-30 | Fabricating method for image sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030076238A KR20050041176A (en) | 2003-10-30 | 2003-10-30 | Fabricating method for image sensor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050041176A true KR20050041176A (en) | 2005-05-04 |
Family
ID=37242684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030076238A KR20050041176A (en) | 2003-10-30 | 2003-10-30 | Fabricating method for image sensor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050041176A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100654052B1 (en) * | 2005-12-28 | 2006-12-05 | 동부일렉트로닉스 주식회사 | Method of fabricating complementary metal oxide silicon image sensor |
| KR100731132B1 (en) * | 2005-12-29 | 2007-06-22 | 동부일렉트로닉스 주식회사 | Complementary metal oxide silicon image sensor and method of fabricating the same |
| KR100731134B1 (en) * | 2005-12-29 | 2007-06-22 | 동부일렉트로닉스 주식회사 | Method of fabricating complementary metal oxide silicon image sensor |
| KR100806778B1 (en) * | 2006-11-30 | 2008-02-27 | 동부일렉트로닉스 주식회사 | Method for manufacturing of cmos image sensor |
| KR100834247B1 (en) | 2006-12-27 | 2008-05-30 | 동부일렉트로닉스 주식회사 | Cmos image sensor and manufacturing method thereof |
| WO2009151273A3 (en) * | 2008-06-11 | 2010-03-25 | 크로스텍 캐피탈, 엘엘씨 | Method for manufacturing cmos image sensor |
-
2003
- 2003-10-30 KR KR1020030076238A patent/KR20050041176A/en not_active Application Discontinuation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100654052B1 (en) * | 2005-12-28 | 2006-12-05 | 동부일렉트로닉스 주식회사 | Method of fabricating complementary metal oxide silicon image sensor |
| KR100731132B1 (en) * | 2005-12-29 | 2007-06-22 | 동부일렉트로닉스 주식회사 | Complementary metal oxide silicon image sensor and method of fabricating the same |
| KR100731134B1 (en) * | 2005-12-29 | 2007-06-22 | 동부일렉트로닉스 주식회사 | Method of fabricating complementary metal oxide silicon image sensor |
| KR100806778B1 (en) * | 2006-11-30 | 2008-02-27 | 동부일렉트로닉스 주식회사 | Method for manufacturing of cmos image sensor |
| KR100834247B1 (en) | 2006-12-27 | 2008-05-30 | 동부일렉트로닉스 주식회사 | Cmos image sensor and manufacturing method thereof |
| WO2009151273A3 (en) * | 2008-06-11 | 2010-03-25 | 크로스텍 캐피탈, 엘엘씨 | Method for manufacturing cmos image sensor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100505894B1 (en) | Fabricating method of cmos image sensor protecting low temperature oxide delamination | |
| US7268009B2 (en) | Method for fabricating a CMOS image sensor | |
| JP4486043B2 (en) | CMOS image sensor and manufacturing method thereof | |
| JP2006080480A (en) | Complementary metal oxide semiconductor image sensors and its manufacturing method | |
| KR20050041176A (en) | Fabricating method for image sensor | |
| KR100544018B1 (en) | Cmos image sensor with detecting light in backside of wafer and having enlarged photodiode | |
| KR20060020400A (en) | Fabricating method of cmos image sensor with reduced loss of light | |
| KR100549324B1 (en) | Fabricating method for image sensor with pad open photoresist | |
| KR20050011955A (en) | Fabricating method of cmos image sensor with protecting microlense capping layer lifting | |
| KR20050011951A (en) | Fabricating method of cmos image sensor with protecting microlense capping layer lifting | |
| KR100757653B1 (en) | Method for fabricating light detecting device | |
| KR20070035905A (en) | Fabricating method of cmos image sensor with reduced loss of light | |
| KR100760140B1 (en) | Method of fabricating microlense in CMOS image sensor | |
| KR20060020395A (en) | Fabricating method of cmos image sensor | |
| KR100658928B1 (en) | Method for fabricating cmos image sensor | |
| KR101027844B1 (en) | Fabricating method for image sensor including wafer back grinding | |
| KR20050106932A (en) | Image sensor and fabricating method thereof | |
| KR20000008283A (en) | Solid pickup device and fabricating method of the same | |
| KR100741914B1 (en) | Manufacturing method of cmos image sensor | |
| KR100841861B1 (en) | Cmos image sensor and manufacturing method thereof | |
| KR20060077139A (en) | Method for fabrication of copper metal line in image sensor | |
| KR20050041183A (en) | Fabricating method for image sensor using casein | |
| KR20030002902A (en) | Image sensor and fabricating method of the same | |
| KR100988778B1 (en) | CMOS image sensor and method of manufacturing the same | |
| KR20070000818A (en) | Cmos image sensor, and method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |