KR20070000818A - Cmos image sensor, and method for fabricating the same - Google Patents

Cmos image sensor, and method for fabricating the same Download PDF

Info

Publication number
KR20070000818A
KR20070000818A KR1020050056452A KR20050056452A KR20070000818A KR 20070000818 A KR20070000818 A KR 20070000818A KR 1020050056452 A KR1020050056452 A KR 1020050056452A KR 20050056452 A KR20050056452 A KR 20050056452A KR 20070000818 A KR20070000818 A KR 20070000818A
Authority
KR
South Korea
Prior art keywords
photodiode
film
image sensor
polyimide film
cmos image
Prior art date
Application number
KR1020050056452A
Other languages
Korean (ko)
Inventor
조진연
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020050056452A priority Critical patent/KR20070000818A/en
Publication of KR20070000818A publication Critical patent/KR20070000818A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements

Abstract

A CMOS image sensor and a method for manufacturing the same are provided to prevent interference of light from adjacent pixels due to the difference of refractive index between an interlayer dielectric and an inter-metal dielectric by forming an air-gap region. A photodiode is formed in a substrate(201). An air-gap region(210) is formed on the upper portion of the photodiode. Passivation layers(209,211) are formed on the air-gap region. An insulating layer(204) is formed between the photodiode and the air-gap region. The thickness of the insulating layer between the photodiode and the air-gap region is 1000 to 3000 angstroms.

Description

씨모스 이미지 센서 및 그 제조 방법{CMOS IMAGE SENSOR, AND METHOD FOR FABRICATING THE SAME}CMOS image sensor and its manufacturing method {CMOS IMAGE SENSOR, AND METHOD FOR FABRICATING THE SAME}

도 1은 통상의 시모스 이미지센서에서 1개의 포토다이오드(PD)와 4개의 모스(MOS) 트랜지스터로 구성된 단위화소(Unit Pixel)를 도시한 회로도.1 is a circuit diagram showing a unit pixel composed of one photodiode (PD) and four MOS transistors in a conventional CMOS image sensor.

도 2는 종래 기술에 따른 씨모스 이미지 센서의 제조 공정을 나타낸 단면도.2 is a cross-sectional view showing a manufacturing process of the CMOS image sensor according to the prior art.

도 3은 본 발명에 따른 씨모스 이미지 센서를 나타낸 단면도.3 is a cross-sectional view showing a CMOS image sensor according to the present invention.

도 4a 내지 도 4c는 본 발명에 따른 씨모스 이미지 센서의 제조 공정을 나타낸 단면도.4A to 4C are cross-sectional views illustrating a manufacturing process of the CMOS image sensor according to the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

201 : 반도체 기판 202 : 소자분리막201: semiconductor substrate 202: device isolation film

203 : 포토다이오드 204 : 층간절연막203: photodiode 204: interlayer insulating film

205 : 제1 금속배선 206 : 제1 금속간절연막205: first metal wiring 206: first intermetallic insulating film

207 : 제2 금속배선 208 : 제2 금속간절연막207: second metal wiring 208: second intermetallic insulating film

209 : 제1 패시베이션막 210 : 에어갭 영역209: first passivation film 210: air gap region

211 : 제2 패시베이션막211: second passivation film

본 발명은 반도체 제조 기술에 관한 것으로 특히, 반도체 소자 제조 공정 중, 씨모스(CMOS) 이미지 센서(Image Sensor)의 제조 공정에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor manufacturing technology, and more particularly, to a manufacturing process of a CMOS image sensor during a semiconductor device manufacturing process.

일반적으로, 이미지 센서는 디지털 카메라, 휴대폰 등의 가정용 제품이나, 병원에서 사용되는 내시경, 지구를 돌고 있는 인공위성의 망원경에 이르기까지 매우 광범위한 분야에서 사용되고 있으며, 다양한 이미지 센서중, 씨모스 제조 기술로 생산되는 씨모스(CMOS) 이미지 센서는 광학적 이미지를 전기적 신호로 변환시키는 소자로서, 화소수 만큼 모스(MOS)트랜지스터를 만들고 이것을 이용하여 차례차례 출력을 검출하는 스위칭 방식을 채용하고 있다. 씨모스 이미지 센서는, 종래 이미지 센서로 널리 사용되고 있는 씨씨디(CCD) 이미지센서에 비하여 구동 방식이 간편하고 다양한 스캐닝 방식의 구현이 가능하며, 신호처리 회로를 단일칩에 집적할 수 있어 제품의 소형화가 가능할 뿐만 아니라, 호환성의 씨모스 기술을 사용하므로 제조 단가를 낮출 수 있고, 전력 소모 또한 크게 낮다는 장점을 지니고 있어서 휴대폰, PC, 감시 카메라 등의 저가, 저전력을 요하는 분야에 쓰이고 있다. In general, image sensors are used in a wide range of fields, from home products such as digital cameras and mobile phones, to endoscopes used in hospitals, and to satellite telescopes around the earth. The CMOS image sensor is a device that converts an optical image into an electrical signal, and employs a switching method in which a MOS transistor is formed by the number of pixels and the output is sequentially detected using the MOS transistor. The CMOS image sensor is simpler to drive than the CCD image sensor, which is widely used as a conventional image sensor, enables various scanning methods, and can integrate signal processing circuits onto a single chip. In addition to the use of compatible CMOS technology, the manufacturing cost can be lowered and the power consumption is significantly lower. Therefore, it is used in low cost and low power fields such as mobile phones, PCs and surveillance cameras.

도 1은 통상의 시모스 이미지센서에서 1개의 포토다이오드(PD)와 4개의 모스(MOS) 트랜지스터로 구성된 단위화소(Unit Pixel)를 도시한 회로도로서, 빛을 받아 광전하를 생성하는 포토다이오드(10)와, 포토다이오드(10)에서 모아진 광전하를 플 로팅확산영역(12)으로 운송하기 위한 트랜스퍼 트랜지스터(11)와, 원하는 값으로 플로팅 확산영역의 전위를 세팅하고 전하를 배출하여 플로팅 확산영역(12)를 리셋시키기 위한 리셋 트랜지스터 (13)와, 플로팅 확산영역의 전압이 게이트로 인가되어 소스 팔로워 버퍼 증폭기(Source Follower Buffer Amplifier) 역할을 하는 드라이브 트랜지스터(14)와, 스위칭(Switching) 역할로 어드레싱(Addressing) 역할을 수행하는 셀렉트 트랜지스터(15)로 구성된다. 단위 화소 밖에는 출력신호(Output Signal)를 읽을 수 있도록 로드(load) 트랜지스터(16)가 형성된 모습을 도시하고 있다.FIG. 1 is a circuit diagram illustrating a unit pixel composed of one photodiode (PD) and four MOS transistors in a conventional CMOS image sensor. ), A transfer transistor 11 for transporting the photocharges collected from the photodiode 10 to the floating diffusion region 12, and setting a potential of the floating diffusion region to a desired value and discharging electric charges to discharge the floating diffusion region ( 12, a reset transistor 13 for resetting, a drive transistor 14 serving as a source follower buffer amplifier by applying a voltage of a floating diffusion region to a gate, and addressing as a switching role. And a select transistor 15 which performs a role of (Addressing). Outside the unit pixel, a load transistor 16 is formed to read an output signal.

도 2는 종래 기술에 따른 씨모스 이미지 센서의 제조 공정을 나타낸 단면도이다.2 is a cross-sectional view showing a manufacturing process of the CMOS image sensor according to the prior art.

도 2를 참조하여, 반도체 기판(101)에 활성영역과 소자분리영역을 정의하는 소자분리막(102)을 형성한다.Referring to FIG. 2, an isolation layer 102 defining an active region and an isolation region is formed on the semiconductor substrate 101.

이때, 상기 반도체 기판(101)은 p+형 기판에 p에피층이 형성된 것으로써, 고농도의 p+형 기판 상에 저농도의 p에피층을 사용하는 이유는 첫째, 저농도의 p에피층이 존재하므로 포토다이오드의 공핍영역(Depletion region)을 크고, 깊게 증가시킬 수 있어 광전하를 모으기 위한 포토다이오드의 능력(ability)을 증가시킬 수 있고, 둘째, p에피층의 하부에 고농도의 p+형 기판을 갖게되면, 이웃하는 단위화소(pixel)로 전하가 확산되기 전에 이 전하가 빨리 재결합(Recombination)되기 때문에 광전하의 불규칙 확산(Random Diffusion)을 감소시켜 광전하의 전달 기능 변화를 감소시킬 수 있기 때문이다.In this case, since the p epitaxial layer is formed on the p + type substrate, the reason for using the low p concentration epitaxial layer on the high concentration p + type substrate is as follows. The depletion region of can be increased largely and deeply, thereby increasing the photodiode's ability to collect photocharges. Secondly, having a high concentration of p + type substrate under the p epilayer, This is because the charge is quickly recombined before the charge spreads to the neighboring pixel, thereby reducing the random diffusion of the photocharge, thereby reducing the change in the transfer function of the photocharge.

그리고, 상기 도 2에서는 STI(Shallow Trench Isolation) 공정을 통하여 상기 소자분리막(102)을 형성하였으나, 실리콘국부산화(Locos)방식등으로도 형성할 수 있다.In FIG. 2, the device isolation layer 102 is formed through a shallow trench isolation (STI) process. However, the device isolation layer 102 may be formed using a silicon localization method.

이어서, 게이트 절연막, 게이트 전도막을 순차적으로 증착한후, 선택적 식각하여 게이트 전극을 형성한다.Subsequently, the gate insulating film and the gate conductive film are sequentially deposited and then selectively etched to form a gate electrode.

이어서, 상기 게이트 전극의 상부 중 일부를 덮고, 포토다이오드가 형성될 광감지영역을 오픈하는 불순물 주입방지막을 형성한후, 불순물을 주입하여 포토다이오드 불순물영역(103)을 형성한다.Subsequently, an impurity implantation prevention layer covering a part of the upper portion of the gate electrode and opening the photosensitive region where the photodiode is to be formed is formed, and then the impurity is implanted to form the photodiode impurity region 103.

이어서, 상기 포토다이오드 불순물영역(103)이 형성된 기판에 층간절연막(104)을 형성한후, 상기 층간절연막(104) 상에 제1 금속층(105)을 형성한다. 이후, 상기 제1 금속층(105) 상에 금속간절연막(106)을 형성한후, 제2 금속층(107)을 형성한다. 본 도면에서는 제2 금속층까지만을 도시하였으나 제3 및 제4 금속층 형성 공정도 더 포함시킬 수 있다.Subsequently, after forming the interlayer insulating film 104 on the substrate on which the photodiode impurity region 103 is formed, the first metal layer 105 is formed on the interlayer insulating film 104. Thereafter, an intermetallic insulating film 106 is formed on the first metal layer 105, and then a second metal layer 107 is formed. Although only the second metal layer is shown in this drawing, the third and fourth metal layer forming processes may be further included.

이어서, 상기 제2 금속층(107) 상부에 평탄화 목적의 SOG(Silicon On Glass)막(108)을 형성하고 패시베이션막(109)을 형성한다. 이후 컬러 이미지 구현을 위한 컬러필터(110) 형성공정을 진행하고 OCL(Over Coating Layer)막(111)을 이용한 평탄화 공정을 진행하여 컬러필터어레이를 형성한다.Subsequently, a silicon on glass (SOG) film 108 for planarization is formed on the second metal layer 107 and a passivation film 109 is formed. Thereafter, a color filter 110 is formed to implement a color image, and a color filter array is formed by performing a planarization process using an over coating layer (OCL) layer 111.

이때, 상기 OCL막(111)은 일종의 포토레지스트로써 후속 마이크로렌즈 마스크 패터닝을 용이하게 하기 위한 평탄화 목적으로 쓰인다. At this time, the OCL film 111 is a kind of photoresist used for the purpose of planarization to facilitate subsequent microlens mask patterning.

이어서, 상기 OCL막(111)을 이용하여 평탄화공정을 수행한 다음 광집속율을 증가시키기 위해 마이크로렌즈(112)를 형성하는데, 상기 마이크로렌즈(112)는 주로 유기물 포토레지스트 물질을 이용하여 형성한다.Subsequently, after the planarization process is performed using the OCL film 111, a microlens 112 is formed to increase the light focusing rate. The microlens 112 is mainly formed using an organic photoresist material. .

여기서, 상술한 줄어든 디자인 룰에 의해 배선층 및 층간막이 증가하고, 상기 배선층 및 층간막의 증가로 인한 입사광의 왜곡이 심화되고 있다.Here, the wiring layer and the interlayer film are increased by the reduced design rule described above, and the distortion of incident light due to the increase of the wiring layer and the interlayer film is intensified.

뿐만 아니라 듀얼 다마신(Dual Damascene) 공정을 이용한 경우 층간막과 다른 굴절율을 갖는 식각 정지막이나 이온주입 방지막을 이용하게되므로 빛의 방향이 변화하게 되어 인접한 픽셀로 입사하게 되는 결함이 발생하게 된다.In addition, when the dual damascene process is used, an etch stop film or an ion implantation prevention film having a refractive index different from that of the interlayer film is used, and thus the direction of the light is changed to cause defects to enter the adjacent pixels.

또한, 층간막 형성시 플라즈마, 세정 및 열 공정에 의하여 상기 층간막의 굴절율에 변화가 발생하게 되어 인접한 픽셀로 상기 입사광이 입사하게 되는 문제점이 발생하게 된다.In addition, when the interlayer film is formed, a change occurs in the refractive index of the interlayer film by plasma, cleaning, and thermal processes, thereby causing a problem that the incident light is incident on adjacent pixels.

본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 수광 효율을 증대시키고, 인접 픽셀로 입사되는 광 손실 결함을 해결하는 씨모스 이미지 센서의 제조 방법을 제공하는 것을 그 목적으로 한다.The present invention has been proposed to solve the above problems of the prior art, and an object thereof is to provide a method of manufacturing a CMOS image sensor that increases light receiving efficiency and solves a light loss defect incident on an adjacent pixel.

상기의 목적을 달성하기 위한 본 발명의 일측면에 따르면, 포토다이오드가 형성된 기판, 상기 포토다이오드 상부에 형성된 에어갭영역 및 상기 에어갭영역 상에 형성된 패시베이션막을 구비하는 씨모스 이미지 센서가 제공된다.According to an aspect of the present invention for achieving the above object, there is provided a CMOS image sensor having a substrate with a photodiode, an air gap region formed on the photodiode and a passivation film formed on the air gap region.

또한, 포토다이오드가 형성된 기판을 준비하는 단계, 상기 포토다이오드 상에 절연막을 형성하는 단계,상기 포토다이오드 상부 영역의 상기 절연막을 리세스시켜 리세스부를 형성하는 단계, 상기 리세스부에 폴리이미드막을 형성하는 단계, 상기 폴리이미드막이 증착된 기판 상에 제1 패시베이션막을 증착하는 단계, 상기 제1 패시베이션막을 선택적 식각하여 상기 폴리이미드막을 노출시키는 단계, 노출된 상기 폴리이미드막을 제거하여 상기 리세스부에 에어갭 영역을 형성하는 단계 및 상기 제1 패시베이션막 상에 제2 패시베이션막을 증착하는 단계를 포함하는 씨모스 이미지 센서의 제조 방법이 제공된다.The method may further include preparing a substrate on which a photodiode is formed, forming an insulating layer on the photodiode, recessing the insulating layer in the upper region of the photodiode to form a recess, and forming a polyimide layer in the recess. Forming a first passivation film on the substrate on which the polyimide film is deposited, selectively etching the first passivation film to expose the polyimide film, and removing the exposed polyimide film to the recess part. A method of manufacturing a CMOS image sensor is provided, the method including forming an air gap region and depositing a second passivation layer on the first passivation layer.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. .

도 3은 본 발명에 따른 씨모스 이미지 센서를 나타낸 단면도이다.3 is a cross-sectional view showing a CMOS image sensor according to the present invention.

도 3을 참조하면, 반도체 기판(201)에 STI(Shallow Trench Isolation) 공정을 통하여, 활성영역과 소자분리영역을 정의하는 소자분리막(202)이 형성되어 있다.Referring to FIG. 3, an isolation layer 202 defining an active region and an isolation region is formed on a semiconductor substrate 201 through a shallow trench isolation (STI) process.

계속해서, 상기 소자분리막(102)의 일측에 형성된 포토다이오드(203)와 상기 포토다이오드(203) 상에 형성된 층간절연막(204), 상기 층간절연막(204) 상에 형성된 제1 금속배선(205), 상기 제1 금속배선(205) 상에 형성된 제1 금속간절연막(206), 상기 제1 금속간절연막(206) 상에 형성된 제2 금속배선(206), 상기 제2 금속배선(206) 상에 제2 금속간절연막(208)이 형성되어 있다.Subsequently, the photodiode 203 formed on one side of the device isolation layer 102, the interlayer insulating film 204 formed on the photodiode 203, and the first metal wiring 205 formed on the interlayer insulating film 204. A first intermetallic insulating layer 206 formed on the first metal interconnection 205, a second metal interconnection 206 formed on the first intermetallic insulating layer 206, and a second metal interconnection 206 formed on the first intermetallic insulating layer 206. A second intermetallic insulating film 208 is formed on the substrate.

계속해서, 상기 포토다이오드(203)과 오버랩되는 상기 층간절연막(204)과 제1 금속간절연막(206), 제2 금속간절연막(208)을 선택적 식각하여 형성된 에어갭 영역(210)이 있다.Subsequently, there is an air gap region 210 formed by selectively etching the interlayer insulating layer 204, the first intermetallic insulating layer 206, and the second intermetallic insulating layer 208 overlapping the photodiode 203.

이때, 상기 에어갭 영역(210)과 상기 포토다이오드(203) 사이에는 1000~3000Å의 두께로 상기 층간절연막(204)이 잔류하는 것이 바람직하다.In this case, it is preferable that the interlayer insulating film 204 remain between the air gap region 210 and the photodiode 203 at a thickness of 1000 to 3000 Å.

계속해서, 상기 에어갭 영역(210)을 덥는 하드마스크, 제1 및 제2 패시베이션막(209, 211)이 형성되어 있다.Subsequently, hard masks covering the air gap regions 210 and first and second passivation layers 209 and 211 are formed.

상술한 바와 같이 본 발명에서는 상기 층간절연막(204), 제1 및 제2 금속간절연막(206, 208)에 의해 입사광의 굴절 및 반사 현상을 제거하기 위해 상기 층간절연막(204), 제1 및 제2 금속간절연막(206, 208)을 일부 식각하여 에어갭 영역(210)을 형성한다.As described above, in the present invention, the interlayer insulating film 204, the first and the second interlayer insulating films 204 and the first and second intermetallic insulating films 206 and 208 are used to eliminate the phenomenon of refraction and reflection of incident light. The intermetallic insulating layers 206 and 208 are partially etched to form an air gap region 210.

도 4a 내지 도 4c는 본 발명에 따른 씨모스 이미지 센서의 제조 공정을 나타낸 단면도이다.4A to 4C are cross-sectional views illustrating a manufacturing process of the CMOS image sensor according to the present invention.

본 발명에 따른 씨모스 이미지 센서의 제조 공정은, 우선 도 4a에 도시된 바와 같이, 반도체 기판(301)에 활성영역과 소자분리영역을 정의하는 소자분리막(302)을 형성한다.In the manufacturing process of the CMOS image sensor according to the present invention, first, as shown in FIG. 4A, a device isolation layer 302 defining an active region and an isolation region is formed on a semiconductor substrate 301.

이때, 상기 반도체 기판(301)은 p+형 기판에 p에피층이 형성된 것으로써, 고농도의 p+형 기판 상에 저농도의 p에피층을 사용하는 이유는 첫째, 저농도의 p에피층이 존재하므로 포토다이오드의 공핍영역(Depletion region)을 크고, 깊게 증가시킬 수 있어 광전하를 모으기 위한 포토다이오드의 능력(ability)을 증가시킬 수 있 고, 둘째, p에피층의 하부에 고농도의 p+형 기판을 갖게되면, 이웃하는 단위화소(pixel)로 전하가 확산되기 전에 이 전하가 빨리 재결합(Recombination)되기 때문에 광전하의 불규칙 확산(Random Diffusion)을 감소시켜 광전하의 전달 기능 변화를 감소시킬 수 있기 때문이다.At this time, the semiconductor substrate 301 is formed with a p epitaxial layer on the p + type substrate, the reason for using a low concentration of the p epi layer on a high concentration p + type substrate, first, because there is a low concentration of p epi layer is a photodiode It can increase the depletion region of photons large and deeply, thereby increasing the photodiode's ability to collect photocharges. Secondly, having a high concentration of p + type substrate under the p epilayer This is because the charge is quickly recombined before the charge spreads to neighboring pixel, thereby reducing the random diffusion of the photocharge, thereby reducing the change in the transfer function of the photocharge.

그리고, 상기 도 4a에서는 STI(Shallow Trench Isolation) 공정을 통하여 상기 소자분리막(302)을 형성하였으나, 실리콘국부산화(Locos)방식등으로도 형성할 수 있다.In addition, although the device isolation layer 302 is formed through a shallow trench isolation (STI) process in FIG. 4A, the device isolation layer 302 may be formed using a silicon local oxidation method.

이어서, 게이트 절연막, 게이트 전도막을 순차적으로 증착한후, 선택적 식각하여 게이트 전극을 형성한다.Subsequently, the gate insulating film and the gate conductive film are sequentially deposited and then selectively etched to form a gate electrode.

이어서, 상기 게이트 전극의 상부 중 일부를 덮고, 포토다이오드가 형성될 광감지영역을 오픈하는 불순물 주입방지막을 형성한후, 불순물을 주입하여 포토다이오드(303)를 형성한다.Subsequently, an impurity implantation prevention layer covering a part of the upper portion of the gate electrode and opening the photosensitive region in which the photodiode is to be formed is formed, and then the impurity is implanted to form the photodiode 303.

이어서, 상기 포토다이오드(303)이 형성된 기판에 층간절연막(304)을 형성한후, 상기 층간절연막(304) 상에 제1 금속배선(305)을 형성한다. 이후, 상기 제1 금속배선(305) 상에 제1 금속간절연막(306)을 형성한후, 제2 금속배선(307)을 형성한다. 이후, 상기 제2 금속배선(307) 상에 제2 금속간절연막(306)을 형성한다. 본 도면에서는 제2 금속배선(307)까지 만을 도시하였으나 제3 및 제4 금속층 형성 공정도 더 포함시킬 수 있다.Subsequently, after the interlayer insulating film 304 is formed on the substrate on which the photodiode 303 is formed, the first metal wiring 305 is formed on the interlayer insulating film 304. Thereafter, a first intermetallic insulating layer 306 is formed on the first metal wire 305, and then a second metal wire 307 is formed. Thereafter, a second intermetallic insulating layer 306 is formed on the second metal wiring 307. Although only the second metal wiring 307 is shown in the drawing, the process of forming the third and fourth metal layers may be further included.

이어서, 상기 포토다이오드(303)와 오버랩되는 상기 제2 금속간절연막(308), 제1 금속간절연막(306) 및 층간절연막(304) 일부를 선택적 식각한다.Subsequently, portions of the second intermetallic insulating layer 308, the first intermetallic insulating layer 306, and the interlayer insulating layer 304 overlapping the photodiode 303 are selectively etched.

이때, 상기 층간절연막(304)은 상기 포토다이오드(303) 상에 두께가 1000~3000Å 만큼 잔류시키는 것이 바람직하다.At this time, the interlayer insulating film 304 is preferably left on the photodiode 303 by a thickness of 1000 ~ 3000Å.

다음으로, 도 4b에 도시된 바와 같이, 상기 제2 금속간절연막(308), 제1 금속간절연막(306) 및 층간절연막(304) 일부를 선택적 식각하여 형성된 리세스부에 폴리이미드(Polyimide)막(309)을 증착한다.Next, as illustrated in FIG. 4B, polyimide is formed in the recess formed by selectively etching a portion of the second intermetallic insulating layer 308, the first intermetallic insulating layer 306, and the interlayer insulating layer 304. A film 309 is deposited.

이때, 상기 폴리이미드막(309)은 2000~7000rpm의 스핀 코팅 스피드를 갖는 SOG(Spin On Glass) 방식으로 증착되는 것이 바람직하다.At this time, the polyimide film 309 is preferably deposited by a spin on glass (SOG) method having a spin coating speed of 2000 ~ 7000rpm.

이어서, 상기 폴리이미드막(309)에 대해 소프트 베이킹 공정, 하드 베이킹 공정 및 큐어링 공정을 수행한다.Subsequently, a soft baking process, a hard baking process, and a curing process are performed on the polyimide film 309.

이때, 상기 소프트 베이킹 공정은 50~120℃의 공정온도와 1~5분의 공정 시간에서 수행하고, 상기 하드 베이킹 공정은 150~210℃의 공정온도와 1~2분의 공정 시간에서 수행하며, 상기 큐어링 공정은 N2 분위기와 350~450℃의 공정온도에서 수행하는 것이 바람직하다.At this time, the soft baking process is carried out at a process temperature of 50 ~ 120 ℃ and a process time of 1 ~ 5 minutes, the hard baking process is performed at a process temperature of 150 ~ 210 ℃ and a process time of 1 ~ 2 minutes, The curing process is preferably carried out in a N 2 atmosphere and a process temperature of 350 ~ 450 ℃.

이어서, 상기 폴리이미드막(309) 상에 하드마스크(310)을 형성한 후, 상기 하드마스크(310)을 식각 장벽으로, 상기 제2 금속간절연막(309) 상의 상기 폴리이미드막(309)을 일부 식각한다.Subsequently, after the hard mask 310 is formed on the polyimide layer 309, the polyimide layer 309 on the second intermetallic insulating layer 309 is formed using the hard mask 310 as an etch barrier. Some etch.

이어서, 상기 하드마스크(310)이 형성된 기판 상에 제1 패시베이션막(311)을 증착한다.Subsequently, a first passivation film 311 is deposited on the substrate on which the hard mask 310 is formed.

이어서, 상기 제1 패시베이션막(311) 및 상기 하드마스크(310)을 선택적 식 각하여 상기 폴리이미드막(309)을 노출시킨다.Subsequently, the first passivation layer 311 and the hard mask 310 are selectively etched to expose the polyimide layer 309.

다음으로, 도 4c에 도시된 바와 같이, 상기 폴리이미드막(309)을 제거하여 에어갭 영역(312)을 형성한다..Next, as shown in FIG. 4C, the polyimide film 309 is removed to form an air gap region 312.

이때, 상기 폴리이미드막(309)은 O2 플라즈마 또는 오존으로 제거되는 것이 바람직하다.In this case, the polyimide film 309 is preferably removed by O 2 plasma or ozone.

이어서, 상기 제1 패시베이션막(311) 상에 제2 패시베이션막(313)을 증착한다.Subsequently, a second passivation film 313 is deposited on the first passivation film 311.

이어서, 상기 제2 패시베이션막(313) 상에 컬러필터 및 마이크로렌즈를 순차적으로 형성하여 씨모스 이미지 센서를 제조 한다.Subsequently, color filters and microlenses are sequentially formed on the second passivation layer 313 to manufacture a CMOS image sensor.

상술한 바와 같이 층간절연막 및 금속간절연막의 굴절률의 차이에 의해 입사광이 굴절 및 반사되는 결함을 제거하기 위하여, 본발명에서는 상기 층간절연막(304), 제1 금속간절연막(306) 및 제2 금속간절연막(308)을 선택적 식각하여 에어갭 영역(312)을 형성한다.As described above, in order to eliminate defects in which incident light is refracted and reflected by a difference in refractive index between the interlayer insulating film and the intermetallic insulating film, in the present invention, the interlayer insulating film 304, the first intermetallic insulating film 306, and the second metal are removed. The interlayer 308 is selectively etched to form an air gap region 312.

따라서, 상기 에어갭 영역(312)으로 인하여, 입사광이 굴절 및 반사되는 결함이 발생하지 않고 상기 포토다이오드(303)로 입사하게 된다.Therefore, due to the air gap region 312, the incident light is incident on the photodiode 303 without generating defects that are refracted and reflected.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.

이상에서 살펴본 바와 같이, 층간절연막 및 금속간절연막의 굴절률의 차이에 의해 입사광이 굴절 및 반사되는 결함을 제거하기 위하여, 본발명에서는, 층간절연막 및 금속간절연막을 선택적 식각하여 에어갭 영역을 형성한다.As described above, in order to remove defects in which incident light is refracted and reflected by a difference in refractive index between the interlayer insulating film and the intermetallic insulating film, in the present invention, the interlayer insulating film and the intermetallic insulating film are selectively etched to form an air gap region. .

따라서, 상기 에어갭 영역으로 인하여, 입사광이 굴절 및 반사되는 결함이 발생하지 않고 포토다이오드로 입사하게 되어, 수광 손실을 줄일 수 있을 뿐만 아니라, 인접 픽셀로 빛이 유입되어 발생하는 결함을 방지할 수 있다.Therefore, due to the air gap region, the incident light is incident on the photodiode without generating defects that are refracted and reflected, thereby reducing light reception loss and preventing defects caused by light entering the adjacent pixels. have.

Claims (12)

포토다이오드가 형성된 기판;A substrate on which a photodiode is formed; 상기 포토다이오드 상부에 형성된 에어갭영역; 및An air gap region formed on the photodiode; And 상기 에어갭영역 상에 형성된 패시베이션막Passivation film formed on the air gap region 을 구비하는 씨모스 이미지 센서.CMOS image sensor having a. 제1항에 있어서,The method of claim 1, 상기 포토다이오드와 상기 에어갭영역 사이에 현성된 절연막을 더 구비하는 것을 특징으로 하는 씨모스 이미지 센서.And an insulating film formed between the photodiode and the air gap region. 제1항에 있어서,The method of claim 1, 상기 포토다이오드와 상기 에어갭영역 사이의 상기 절연막은 1000~3000Å의 두께인 것을 특징으로 하는 씨모스 이미지 센서.And the insulating film between the photodiode and the air gap region has a thickness of about 1000 to 3000 microns. 포토다이오드가 형성된 기판을 준비하는 단계;Preparing a substrate on which a photodiode is formed; 상기 포토다이오드 상에 절연막을 형성하는 단계;Forming an insulating film on the photodiode; 상기 포토다이오드 상부 영역의 상기 절연막을 리세스시켜 리세스부를 형성하는 단계;Recessing the insulating layer in the upper portion of the photodiode to form a recess; 상기 리세스부에 폴리이미드막을 형성하는 단계;Forming a polyimide film on the recess portion; 상기 폴리이미드막이 증착된 기판 상에 제1 패시베이션막을 증착하는 단계;Depositing a first passivation film on the substrate on which the polyimide film is deposited; 상기 제1 패시베이션막을 선택적 식각하여 상기 폴리이미드막을 노출시키는 단계;Selectively etching the first passivation layer to expose the polyimide layer; 노출된 상기 폴리이미드막을 제거하여 상기 리세스부에 에어갭 영역을 형성하는 단계; 및Removing the exposed polyimide layer to form an air gap region in the recess; And 상기 제1 패시베이션막 상에 제2 패시베이션막을 증착하는 단계Depositing a second passivation film on the first passivation film 를 포함하는 씨모스 이미지 센서의 제조 방법.Method of manufacturing a CMOS image sensor comprising a. 제4항에 있어서,The method of claim 4, wherein 상기 폴리이미드막 상에 하드마스크를 형성하는 단계를 더 포함하는 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.And forming a hard mask on the polyimide film. 제5항에 있어서,The method of claim 5, 상기 하드마스크는 두께가 200~1000Å인, 산화막 또는 질화막인 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.The hard mask has a thickness of 200 ~ 1000Å, oxide or nitride film manufacturing method of the CMOS image sensor, characterized in that. 제4항에 있어서,The method of claim 4, wherein 상기 폴리이미드막을 형성하는 단계는Forming the polyimide film 상기 리세스부에 폴리이미드막을 SOG 방식으로 증착하는 단계;Depositing a polyimide film on the recess portion in a SOG manner; 상기 폴리이미드막을 소프트 베이킹하는 단계;Soft baking the polyimide film; 상기 폴리이미드막을 하드 베이킹하는 단계; 및Hard baking the polyimide film; And 상기 폴리이미드막을 큐어링하는 단계를 포함하는 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.Curing the polyimide film comprising the step of manufacturing a CMOS image sensor. 제7항에 있어서,The method of claim 7, wherein 상기 폴리이미드막을 SOG 방식으로 증착하는 단계는 2000~7000rpm의 스핀 코팅 스피드에서 수행하는 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.And depositing the polyimide film in a SOG method at a spin coating speed of 2000 to 7000 rpm. 제7항에 있어서,The method of claim 7, wherein 상기 폴리이미드막을 소프트 베이킹하는 단계는 50~120℃의 공정온도와 1~5분의 공정 시간에서 수행하는 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.Soft-baking the polyimide film may be performed at a process temperature of 50 to 120 ° C. and a process time of 1 to 5 minutes. 제7항에 있어서,The method of claim 7, wherein 상기 폴리이미드막을 하드 베이킹하는 단계는 150~210℃의 공정온도와 1~2분의 공정 시간에서 수행하는 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.Hard-baking the polyimide film may be performed at a process temperature of 150 to 210 ° C. and a process time of 1 to 2 minutes. 제7항에 있어서,The method of claim 7, wherein 상기 폴리이미드막을 큐어링하는 단계는 N2 분위기와 350~450℃의 공정온도에서 수행하는 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.Curing the polyimide film is a method of manufacturing a CMOS image sensor, characterized in that carried out in a N 2 atmosphere and a process temperature of 350 ~ 450 ℃. 제7항에 있어서,The method of claim 7, wherein 상기 폴리이미드막을 제거하는 단계는 O2 플라즈마 또는 오존으로 수행하는 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.Removing the polyimide film is a method of manufacturing a CMOS image sensor, characterized in that performed by O 2 plasma or ozone.
KR1020050056452A 2005-06-28 2005-06-28 Cmos image sensor, and method for fabricating the same KR20070000818A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050056452A KR20070000818A (en) 2005-06-28 2005-06-28 Cmos image sensor, and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050056452A KR20070000818A (en) 2005-06-28 2005-06-28 Cmos image sensor, and method for fabricating the same

Publications (1)

Publication Number Publication Date
KR20070000818A true KR20070000818A (en) 2007-01-03

Family

ID=37868563

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050056452A KR20070000818A (en) 2005-06-28 2005-06-28 Cmos image sensor, and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR20070000818A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100906556B1 (en) * 2007-11-06 2009-07-07 주식회사 동부하이텍 Method for Manufacturing Image Sensor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100906556B1 (en) * 2007-11-06 2009-07-07 주식회사 동부하이텍 Method for Manufacturing Image Sensor

Similar Documents

Publication Publication Date Title
US20220190022A1 (en) Image sensors
US9287423B2 (en) Solid-state imaging device and method of manufacturing the solid-state imaging device
US8890273B2 (en) Methods and apparatus for an improved reflectivity optical grid for image sensors
US7592196B2 (en) Method for fabricating a CMOS image sensor
US7741667B2 (en) CMOS image sensor for improving the amount of light incident a photodiode
US7241671B2 (en) CMOS image sensor and method for fabricating the same
KR100486756B1 (en) Method for fabrication of image sensor
KR100718785B1 (en) Cmos image sensor, and method for fabricating the same
KR20070000818A (en) Cmos image sensor, and method for fabricating the same
KR20030037292A (en) Image sensor and fabricating method of the same
KR20050011955A (en) Fabricating method of cmos image sensor with protecting microlense capping layer lifting
KR20060125177A (en) Cmos image sensor, and method for fabricating the same
KR100806786B1 (en) Image Sensor and Manufacturing Method Thereof
KR20050011951A (en) Fabricating method of cmos image sensor with protecting microlense capping layer lifting
KR100776126B1 (en) Method for fabricating semiconductor device
KR100707080B1 (en) Cmos image sensor, and method for fabricating the same
KR20100074497A (en) Method for fabricating of cmos image sensor
KR20050106932A (en) Image sensor and fabricating method thereof
KR100797363B1 (en) Cmos image sensor, and method for fabricating the same
KR20020045867A (en) Image sensor fabrication method capable of reducing dark current
KR100724257B1 (en) Photo diode of image sensor and method for forming the same
KR100943488B1 (en) Method for fabricating of CMOS Image sensor
KR20070066112A (en) Cmos image sensor, and method for fabricating the same
KR20060110992A (en) Cmos image sensor, and method for fabricating the same
KR20060122223A (en) Cmos image sensor, and method for fabricating the same

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination