KR100744943B1 - 트랜치 소자분리막 형성방법 - Google Patents

트랜치 소자분리막 형성방법 Download PDF

Info

Publication number
KR100744943B1
KR100744943B1 KR1020050123361A KR20050123361A KR100744943B1 KR 100744943 B1 KR100744943 B1 KR 100744943B1 KR 1020050123361 A KR1020050123361 A KR 1020050123361A KR 20050123361 A KR20050123361 A KR 20050123361A KR 100744943 B1 KR100744943 B1 KR 100744943B1
Authority
KR
South Korea
Prior art keywords
trench
oxide film
bpsg
bpsg oxide
semiconductor substrate
Prior art date
Application number
KR1020050123361A
Other languages
English (en)
Other versions
KR20070063294A (ko
Inventor
박경민
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050123361A priority Critical patent/KR100744943B1/ko
Publication of KR20070063294A publication Critical patent/KR20070063294A/ko
Application granted granted Critical
Publication of KR100744943B1 publication Critical patent/KR100744943B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명의 트랜치 소자분리막 형성방법은, 반도체기판에 일정 깊이의 소자분리용 트랜치를 형성하는 단계와, 소자분리용 트래치를 BPSG(Boron Phosphorus Silicate Glass) 산화막으로 매립시키는 단계와, 그리고 BPSG 산화막에 대한 열처리로 상기 BPSG 산화막을 리플로우시켜 BPSG 산화막 내부의 보이드가 제거되도록 하는 단계를 포함한다.
트랜치 소자분리막, STI, 보이드, BPSG 산화막, 리플로우

Description

트랜치 소자분리막 형성방법{Method of fabricating the trench isolation layer}
도 1은 종래의 트랜치 소자분리막 형성방법을 설명하기 위하여 개략적으로 나타내 보인 단면도이다.
도 2 내지 도 4는 본 발명에 따른 트랜치 소자분리막 형성방법을 설명하기 위하여 나타내 보인 단면도이다.
본 발명은 반도체소자의 제조방법에 관한 것으로서, 특히 보이드 없는 트랜치 소자분리막 형성방법에 관한 것이다.
최근 반도체소자의 고집적화 경향에 따라 소자간의 분리 거리가 매우 짧아짐으로써, 기존의 전통적인 로코스(LOCOS; LOCal Oxidation of Silicon) 소자분리막으로는 불가능한 치수의 소자간 분리를 위해, 반도체기판에 트랜치를 형성하고 이 트랜치를 실리콘 산화물과 같은 절연물로 매립함으로써 소자분리를 실현하는 트랜치 소자분리막이 널리 사용되고 있다.
도 1은 종래의 트랜치 소자분리막 형성방법을 설명하기 위하여 개략적으로 나타내 보인 단면도이다.
도 1을 참조하면, 실리콘기판과 같은 반도체기판(100) 위에 반도체기판(100)의 소자분리영역을 노출시키는 소정의 마스크막패턴(미도시)을 이용하여 반도체기판(100)의 노출된 소자분리영역에 대한 식각을 수행한다. 이 식각에 의해 반도체기판(100)의 소자분리영역에는 일정 깊이를 갖는 소자분리용 트랜치(110)가 형성된다. 다음에 소자분리용 트랜치(110)가 매립되도록 매립절연막으로서 고밀도플라즈마(HDP; High Density Plasma) 산화막(130)을 증착한다.
그런데 이와 같은 방법에 의해 트랜치 소자분리막을 형성하는 경우, 소자분리용 트랜치(110)의 어스펙트비(aspect ratio)에 따라 고밀도플라즈마 산화막(130) 내에 보이드(135)가 발생할 수 있다. 보다 구체적으로 설명하면, 최근 소자의 집적도가 증가하고 디자인룰이 축소됨에 따라 트랜치 소자분리막 형성을 위한 트랜치(110)의 깊이는 증가하는 반면에 폭은 감소하고 있다. 이와 같은 추세에 따라서 트랜치(110)의 어스펙트비가 대략 3 이상으로 증가하고, 증가된 어스펙트비를 갖는 트랜치(110)를 고밀도플라즈마 산화막(130)으로 매립(gap-fill)하는 과정에서 충분한 매립이 이루어지지 않고 고밀도플라즈마 산화막(130) 내에 보이드(135)가 발생되는 것이다. 이와 같은 보이드(135)는 누설전류를 증가시켜 소자의 동작특성을 열화시키는 것으로 알려져 있다.
본 발명이 이루고자 하는 기술적 과제는, 트랜치 소자분리막 내의 보이드 발생을 억제하여 소자의 동작특성 열화가 방지되도록 하는 트랜치 소자분리막 형성방 법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 트랜치 소자분리막 형성방법은, 반도체기판에 일정 깊이의 소자분리용 트랜치를 형성하는 단계; 상기 소자분리용 트래치를 BPSG 산화막으로 매립시키는 단계; 및 상기 BPSG 산화막에 대한 열처리로 상기 BPSG 산화막을 리플로우시켜 BPSG 산화막 내부의 보이드가 제거되도록 하는 단계를 포함하는 것을 특징으로 한다.
상기 BPSG 산화막은 알루미늄, 마그네슘, 칼슘 또는 염소가 불순물로서 첨가되어 있는 것일 수도 있다.
상기 BPSG 산화막을 리플로우시키기 위한 열처리는 600-1000℃의 온도로 수행할 수 있다.
상기 BPSG 산화막 내의 보론 및 포스포러스가 상기 반도체기판 내로 확산되는 것을 억제하기 위하여 상기 반도체기판과 BPSG 산화막 사이에 질화막을 개재시킬 수 있다.
이 경우, 상기 질화막은 50-200Å의 두께로 형성하는 것이 바람직하다.
이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.
도 2 내지 도 4는 본 발명에 따른 트랜치 소자분리막 형성방법을 설명하기 위하여 나타내 보인 단면도이다.
먼저 도 2를 참조하면, 실리콘기판과 같은 반도체기판(200) 위에 반도체기판(200)의 소자분리영역을 노출시키는 소정의 마스크막패턴(미도시)을 이용하여 반도체기판(200)의 노출된 소자분리영역에 대한 식각을 수행한다. 이 식각에 의해 반도체기판(200)의 소자분리영역에는 일정 깊이를 갖는 소자분리용 트랜치(210)가 형성된다. 소자분리용 트랜치(210)를 형성한 후에는 식각마스크로 사용하였던 마스크막패턴을 제거하지만, 경우에 따라서는 바로 제거하지 않고 후속공정에 의해 제거되도록 할 수 있다.
소자분리용 트랜치(210)를 형성한 후에는, 전면에 불순물확산방지막으로서 질화막(220)을 형성한다. 이 질화막(220)은, 후속공정에서 매립절연막으로 사용되는 BPSG(Boron Phosphorus Silicate Glass) 산화막 내의 보론(B)이나 포스포러스(P)와 같은 불순물들이 반도체기판(200) 내로 확산되는 것을 방지하기 위한 것이다. 질화막(220)은 열적(thermal)방식으로 대략 50-200Å 두께로 형성한다.
다음에 도 3을 참조하면, 질화막(220) 위에 BPSG 산화막(230)을 증착하여 소자분리용 트랜치(210)가 매립되도록 한다. 통상적으로 순수한 실리콘(Si)과 산소(O)로 구성된 USG(Undoped Silicate Glass) 산화막은 녹는점이 높아 대략 1000℃ 이상의 고온에서도 리플로우(reflow) 특성이 좋지 않는 반면에, 보론(B) 및 포스포러스(P)가 포함된 BPSG 산화막(230)은 대략 600℃ 정도의 온도에서도 리플로우 특성이 우수한 것으로 알려져 있다. 경우에 따라서 BPSG 산화막(230)은 알루미늄(Al), 마그네슘(Mg), 칼륨(K) 또는 염소(Cl)와 같은 불순물이 첨가되어 있을 수 있 다.
상기 BPSG 산화막(230)으로 소자분리용 트랜치(210)를 매립하는 과정에서, 앞서 언급한 바와 같이, 소자분리용 트랜치(210)의 어스펙트비가 어느 정도 이상되면, 소자분리용 트랜치(210)를 매립하는 BPSG 산화막(230) 내에 보이드(235)가 만들어질 수 있다. 따라서 도면에서 화살표로 나타낸 바와 같이, BPSG 산화막(230)을 리플로우시키기 위한 열처리를 수행하여, BPSG 산화막(230)을 리플로우시킨다. 이 열처리는 대략 600-1000℃의 온도에서 수행할 수 있다.
BPSG 산화막(230)이 리플로우됨에 따라 BPSG 산화막(230) 내의 보이드(235)는 제거되고, 최종적으로 도 4에 도시된 바와 같이, 내부에 보이드가 제거된 상태의 BPSG 산화막(230)이 소자분리용 트랜치(210)를 매립하는 트랜치 소자분리막을 형성할 수 있다.
지금까지 설명한 바와 같이, 본 발명에 따른 트랜치 소자분리막 형성방법에 따르면, 매립절연막으로서 리플로우특성이 좋은 BPSG 산화막을 사용하여 트랜치를 매립한 후, BPSG 산화막을 리플로우시키는 열처리를 수행함으로써, 트랜치 소자분리막 내부의 보이드가 제거되도록 할 수 있으며, 이에 따라 보이드에 의한 소자의 동작특성 열화가 억제되도록 할 수 있다는 이점이 제공된다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.

Claims (5)

  1. 반도체기판에 일정 깊이의 소자분리용 트랜치를 형성하는 단계;
    상기 소자분리용 트랜치를 알루미늄, 마그네슘, 칼슘 또는 염소가 불순물로서 첨가된 BPSG 산화막으로 매립시키는 단계; 및
    상기 BPSG 산화막에 대한 열처리로 상기 BPSG 산화막을 리플로우시켜 BPSG 산화막 내부의 보이드가 제거되도록 하는 단계를 포함하는 것을 특징으로 하는 트랜치 소자분리막 형성방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 BPSG 산화막을 리플로우시키기 위한 열처리는 600-1000℃의 온도로 수행하는 것을 특징으로 하는 트랜치 소자분리막 형성방법.
  4. 제1항에 있어서,
    상기 BPSG 산화막 내의 보론 및 포스포러스가 상기 반도체기판 내로 확산되는 것을 억제하기 위하여 상기 반도체기판과 BPSG 산화막 사이에 질화막을 개재시키는 것을 특징으로 하는 트랜치 소자분리막 형성방법.
  5. 제4항에 있어서,
    상기 질화막은 50-200Å의 두께로 형성하는 것을 특징으로 하는 트랜치 소자분리막 형성방법.
KR1020050123361A 2005-12-14 2005-12-14 트랜치 소자분리막 형성방법 KR100744943B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050123361A KR100744943B1 (ko) 2005-12-14 2005-12-14 트랜치 소자분리막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050123361A KR100744943B1 (ko) 2005-12-14 2005-12-14 트랜치 소자분리막 형성방법

Publications (2)

Publication Number Publication Date
KR20070063294A KR20070063294A (ko) 2007-06-19
KR100744943B1 true KR100744943B1 (ko) 2007-08-01

Family

ID=38363361

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050123361A KR100744943B1 (ko) 2005-12-14 2005-12-14 트랜치 소자분리막 형성방법

Country Status (1)

Country Link
KR (1) KR100744943B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210335607A1 (en) * 2020-04-22 2021-10-28 X-FAB Texas, Inc. Method for manufacturing a silicon carbide device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0174314B1 (ko) * 1994-12-20 1999-04-01 모리시다 요이치 반도체 장치의 제조방법
KR0183738B1 (ko) * 1995-09-14 1999-04-15 김광호 반도체장치의 소자분리방법
KR20010004192A (ko) * 1999-06-28 2001-01-15 윤종용 트렌치 격리 형성 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0174314B1 (ko) * 1994-12-20 1999-04-01 모리시다 요이치 반도체 장치의 제조방법
KR0183738B1 (ko) * 1995-09-14 1999-04-15 김광호 반도체장치의 소자분리방법
KR20010004192A (ko) * 1999-06-28 2001-01-15 윤종용 트렌치 격리 형성 방법

Also Published As

Publication number Publication date
KR20070063294A (ko) 2007-06-19

Similar Documents

Publication Publication Date Title
JP2008103645A (ja) 半導体装置の製造方法
KR19990084517A (ko) 트렌치 격리 형성 방법
US5981402A (en) Method of fabricating shallow trench isolation
JP2010098293A (ja) 半導体装置
KR19990065087A (ko) 트랜치 격리의 형성 방법
KR20020071063A (ko) 덴트 없는 트렌치 격리 구조 및 그 형성 방법
KR100251280B1 (ko) 샐로우 트랜치 아이솔레이션 방법
US7217632B2 (en) Isolation methods in semiconductor devices
KR100815952B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR100744943B1 (ko) 트랜치 소자분리막 형성방법
KR100538811B1 (ko) 반도체 소자의 제조방법
KR100275732B1 (ko) 어닐링을 이용한 트랜치형 소자분리막 형성방법
JPH09252049A (ja) 多層埋め込みトレンチアイソレーション
KR100596277B1 (ko) 반도체 소자 및 그의 절연막 형성 방법
US8043932B2 (en) Method of fabricating semiconductor device
US7939855B2 (en) Semiconductor device
KR100653704B1 (ko) 반도체 소자의 트렌치 소자분리 방법 및 그에 의해 제조된트렌치 소자분리 구조
KR100517351B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100421294B1 (ko) 반도체소자의 제조방법
KR100541801B1 (ko) 반도체소자 및 그 제조방법
KR20010073704A (ko) 보이드 없는 반도체 소자의 트렌치 소자 분리 방법
KR100619395B1 (ko) 반도체 소자 제조 방법
KR20050002439A (ko) 반도체소자의 제조방법
KR100567747B1 (ko) 반도체 소자의 소자분리막 형성방법
KR19990055791A (ko) 반도체 소자의 소자분리막 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120619

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee