KR100740179B1

KR100740179B1 - 적층 구조체의 형성방법, 그리고, 이 방법을 이용한 전자원및 화상표시장치의 제조방법

Info

Publication number: KR100740179B1
Application number: KR1020050079188A
Authority: KR
Inventors: 토루 스게노
Original assignee: 캐논 가부시끼가이샤
Priority date: 2004-08-31
Filing date: 2005-08-29
Publication date: 2007-07-16
Also published as: KR20060050734A; JP4508785B2; US20060046474A1; US7470554B2; CN1763888A; CN100459015C; JP2006073208A

Abstract

수지성분, 도전체 미립자 및 유리 미립자로 이루어진 도전체 페이스트를 이용해서 도전층 전구체 패턴을 형성하는 공정; 수지성분과 유리 미립자로 이루어진 유전체 페이스트에 의해서, 유전층 전구체 패턴을 형성하는 공정; 및 이들 두 패턴을 동시에 소성하는 공정에 의해서 적층 구조체를 형성하는 방법에 있어서, 상기 수지성분의 분해온도이상 상기 유리미립자의 소결개시온도 이하인 소성온도를 유지하면서 상기 두 패턴을 소정 시간 유지한 후, 상기 유리미립자의 소결개시온도 이상 그의 연화점 미만인 소성온도에서 그들의 소성을 완료하는 것을 특징으로 한다. 따라서, 소성 후의 적층 구조체에 있어서는, 절연층 내에 기공 및 핀홀의 발생을 방지하는 것이 가능하다.

Description

적층 구조체의 형성방법, 그리고, 이 방법을 이용한 전자원 및 화상표시장치의 제조방법{FORMING METHOD OF STACKING STRUCTURE AND MANUFACTURING METHOD OF ELECTRON SOURCE AND IMAGE DISPLAY APPARATUS USING SUCH METHOD}

도 1은 본 발명에 의한 소성 공정의 온도 프로파일을 표시한 도면

도 2A 및 도 2B는 본 발명에 의한 전자원을 구성하는 전자방출소자의 일례의 구성을 표시한 모식도

도 3은 본 발명의 전자원의 제조방법의 일례를 표시한 공정도

도 4는 본 발명의 전자원의 제조방법의 일례를 표시한 공정도

도 5는 본 발명의 전자원의 제조방법의 일례를 표시한 공정도

도 6은 본 발명의 전자원의 제조방법의 일례를 표시한 공정도

도 7은 본 발명의 전자원의 일례의 구성을 표시한 모식도

도 8은 도 7에 있어서의 전자원을 이용한 화상표시장치의 일례의 구성을 표시한 도면

도 9A, 도 9B, 도 9C 및 도 9D는 종래의 감광성 페이스트를 이용한 두꺼운 막 두께를 지닌 배선의 형성공정을 표시한 단면모식도.

<도면의 주요부분에 대한 부호의 설명>

1: 기판 2, 3: 소자전극

4: 도전성 막 5: 전자방출부

11: 기판 12: 하부 배선

12a: 도전층 전구체 패턴 13: 절연층

13a: 절연층 전구체 패턴 14: 상부 배선

15: 전자방출소자 16: 리어 플레이트

17: 지지프레임 18: 페이스 플레이트

19: 형광막 20: 메탈 백

21: 고압전원

본 발명은, 절연층을 개재해서 상부 배선과 하부 배선이 서로 교차하는 매트릭스 배선을 구비한 전자원의 하부 배선 및 절연층으로 이루어진 적층 구조체의 형성방법에 관한 것으로, 특히, 이러한 형성방법을 적용한 전자원 및 화상표시장치의 제조방법에 관한 것이다.

전자방출소자를 이용하는 평판형의 화상표시장치에 있어서는, 미세 패턴화의 실현 때문에 전자방출소자에 전류의 공급을 행하는 배선을 고정밀도로 형성할 필요가 있다. 또한, 표시화상의 대형화의 실현 때문에 배선의 저저항화가 요구된다. 따라서, 보다 두꺼운 막 두께를 지닌 배선을 더욱 미세하게 고정밀도로 기판 위에 형성하는 방법이 요구되고 있다.

이와 같은 두꺼운 막 두께를 지닌 배선을 고정밀도로 형성하는 방법으로서, 감광성 페이스트를 이용하는 방법을 들 수 있다. 이러한 방법에 의하면, 감광성 수지성분, 도전체 미립자, 유리미립자 등으로 이루어진 감광성 페이스트를 기판 위에 막으로서 형성하고, 노광 및 현상해서, 소망의 패턴을 지닌 도전층 전구체를 형성한 후, 해당 전구체를 소성함으로써, 수지성분을 분해제거하여, 도전층을 형성한다. 또, 이러한 방법은, 감광성 페이스트로부터 도전성 미립자를 제거해서 상기와 마찬가지의 제조공정을 수행함으로써, 절연층의 형성의 경우에도 적용하는 것이 가능하다.

그러나, 감광성 페이스트를 이용해서 두꺼운 막 두께를 지닌 배선을 형성한 경우, 노광시의 노광량 부족이나 소성시의 체적수축에 의해, 배선 패턴의 가장자리 부분에 있어서 가장자리 말림(edge curl)이 생겨 버린다. 이러한 상태를 도 9A 내지 도 9D에 표시한다. 동 도면에 있어서, (91)은 기판, (92)는 감광성 페이스트, (93)은 마스크, (94)는 노광부, (95)는 소성 후의 배선패턴이다. 도 9A 내지 도 9D에 표시한 바와 같이, 절연성의 기판(91) 전체면에 네가티브형 감광성 페이스트(92)의 두꺼운 막을 형성하고(도 9A), 마스크(93)를 통해서 노광하고(도 9B), 현상해서 노광부(94)를 남기고(도 9C), 해당 노광부(94)를 소성해서 배선패턴(95)(도 9D)을 얻는다.

도 9D에 표시한 바와 같이, 가장자리 말림을 지닌 배선패턴(95)을 부분적으로 덮도록 절연층을 적층한 경우, 위쪽으로 뻗는 말림부가 절연층 형성재료에 의해서 아래쪽으로 눌리게 된다. 이때, 기판(91) 쪽에 기포가 굴러 들어가므로, 절연 층 내에 간극을 형성해버린다. 이와 같은 간극을 내포하는 절연층에서는, 상하부 배선 간의 절연성능이 저하하고, 경우에 따라서는 단락(short-circuiting)을 발생할 염려가 있다. 또, 이들 배선을 기밀성능을 지닌 표시패널로부터 외부에의 인출배선으로서 이용한 경우에는, 표시패널의 기밀성능을 손상하게 된다.

이와 같은 가장자리 말림의 문제를 해소하는 방법으로서, 일본국 공개특허 제 2003-133689호 공보에 있어서, 배선 패턴으로서 감광성 페이스트의 막을 형성해서 패터닝(즉, 패턴 형성)한 후, 소성하기 전에, 절연층으로서 기능하는 감광성 페이스트의 막을 형성해서 패턴 형성하고, 배선 패턴과 절연층 패턴을 동시에 소성하는 방법이 개시되어 있다.

상기 일본국 공개특허 제 2003-133689호 공보에 개시된 방법에 의하면, 배선 패턴과 절연층 패턴을 동시에 소성하기 때문에, 배선의 가장자리 말림의 발생을 방지하는 동시에, 소성 공정 수를 감소하는 것이 가능하다고 하는 이점이 있다. 하지만, 이 방법에 의해서도, 절연층 내에 기공이나 핀홀이 발생할 경우가 있어, 상하부 배선의 절연 성능이나 기밀성능의 유지하고 하는 점에서는 더 한층의 향상이 요망되고 있었다.

본 발명의 목적은, 적어도 일부에서 적층하는 도전층과 유전층을 페이스트를 이용해서 동시에 소성해서 적층구조체를 형성하는 방법에 있어서, 절연층 내에 있어서의 기공이나 핀홀의 발생을 방지하는 것에 있다. 또, 본 발명의 다른 목적은, 상기 형성 방법을 두꺼운 막 두께를 지닌 배선을 형성하는 공정에 적용한 신뢰 성이 높은 전자원 및 화상표시장치의 제조방법을 제공하는 데 있다.

바람직한 실시형태의 상세한 설명

본 발명의 제1발명에 의하면, 기판 위에 적어도 수지성분, 도전체 미립자 및 유리 미립자로 이루어진 도전체 페이스트를 이용해서 도전층 전구체 패턴을 형성하는 공정; 적어도 수지성분과 유리 미립자로 이루어진 유전체 페이스트를 이용해서, 상기 도전층 전구체 패턴의 적어도 일부를 덮는 유전층 전구체 패턴을 형성하는 공정; 및 상기 도전층 전구체 패턴과 유전층 전구체 패턴을 동시에 소성하는 소성공정을 지닌, 적어도 일부에서 도전층과 유전층이 적층되는 적층 구조체의 형성방법에 있어서, 상기 소성 공정에 있어서, 상기 도전체 페이스트 수지성분과 상기 유전체 페이스트의 수지성분의 분해온도이상 상기 유전체 페이스트의 유리미립자의 소결개시온도 미만인 온도영역의 소성온도를 유지하면서 상기 패턴들을 소정 시간 유지한 후, 이들을 상기 유전체 페이스트의 유리미립자의 소결개시온도 이상 연화점 미만인 온도영역의 소성온도에서 소성을 행하는 것을 특징으로 한다.

본 발명의 제2발명에 의하면, 기판 위에, 복수의 전자방출소자와, 절연층을 개재해서 서로 교차하고, 해당 전자방출소자를 매트릭스형상(즉, 행렬형상)으로 접속하는 복수의 하부 배선과 상부 배선을 지닌 전자원의 제조방법에 있어서, 상기 하부 배선과 상기 절연층을, 상기 본 발명의 적층 구조체의 형성방법에 의해 형성하는 것을 특징으로 한다.

본 발명의 제3발명에 의하면, 기판 위에, 복수의 전자방출소자와, 절연층을 개재해서 서로 교차하고, 해당 전자방출소자를 매트릭스형상으로 접속하는 복수의 하부 배선과 상부 배선을 지닌 전자원; 및 상기 전자방출소자로부터 방출된 전자의 조사에 의해서 각각 발광하는 발광부재를 지닌 화상형성부재를 구비한 화상표시장치의 제조방법에 있어서, 상기 전자원을 본 발명의 제2발명의 전자원의 제조방법에 의해 제조하는 것을 특징으로 한다.

본 발명의 적층 구조체의 형성방법에 의하면, 절연층 내에 기공이나 핀홀을 발생시키는 일없이, 도전층과 유전층을 동시에 소성하므로, 소성 공정 중 하나의 공정이 생략되어, 공정에 요구되는 에너지 및 기판에의 부담이 감소된다. 특히, 도전층에 은을 이용하는 경우, 소성 공정에 의해서 은이 기판에 확산된다고 하는 문제가 발생한다. 하지만, 본 발명에 의하면, 종래보다도 소성 공정 수가 감소되므로, 기판에의 은의 확산작용이 감소된다. 또, 도전층을 형성하는 데 감광성 페이스트를 이용한 경우에도, 가장자리의 말림의 발생이 방지된다. 그러므로, 본 발명의 방법을 매트릭스 배선의 형성에 적용한 때에, 상하부 배선 간에서의 단락의 발생이 방지된다.

따라서, 본 발명의 적층 구조체의 형성방법을 이용한 전자원 및 화상표시장치의 제조방법에 있어서는, 미세한 매트릭스 배선을 고정밀도로 고수율로 형성하여, 신뢰성이 높은 전자원 및 화상표시장치가 보다 저렴하게 제공된다.

본 발명에 의해 형성된 적층 구조체는, 절연성의 기판 위에 소정의 패턴의 도전층과; 해당 도전층의 적어도 일부를 덮는 소정의 패턴의 유전층을 포함한다. 특히, 본 발명의 형성방법은, 도전층이 5㎛를 초과하는 두꺼운 막 두께의 경우에 바람직하게 이용된다. 구체적으로는, 전자방출소자를 이용하는 화상표시장치의 전자원 기판의 매트릭스 배선의 형성의 경우에 바람직하게 이용된다. 해당 매트릭스 배선에 의하면, 복수 개의 하부 배선 및 상부 배선이 절연층을 통해서 서로 교차하고 있다. 본 발명의 적층 구조체의 형성방법은, 기판에 접하는 하부 배선과 그 위에 배치하는 절연층으로 이루어진 적층 구조체의 형성에 적용된다.

본 발명에 있어서 이용되는 도전체 페이스트는, 적어도 수지성분, 도전체 미립자 및 유리미립자로 이루어지고, 필요에 따라서, 용매 등을 첨가한 혼련물이다. 또, 유전체 페이스트는, 적어도 수지성분과 유리미립자로 이루어지고, 필요에 따라서, 용매 등을 첨가한 혼련물이다. 도전체 미립자로서는, Ag, Au, Pd, Ni, Cu 등의 금속미립자가 일반적으로 이용된다. 유리미립자로서는, 도전체 페이스트 및 유전체 페이스트의 각각에 대해서 PbO 계나 BiO계의 유리미립자가 이용된다. 또, 유전체 페이스트 및 도전체 페이스트의 각각에 있어서도, 수지성분으로서는, 일반적으로 이용되고 있는 저온에서 분해하기 쉬운 에틸셀룰로스 등의 비감광성의 수지재료를 이용하는 것이 가능하다. 하지만, 본 발명에 있어서는, 도전층의 가장자리 말림의 문제가 방지되므로, 아크릴계의 감광성 수지를 바람직하게 이용하는 것이 가능하다. 페이스트의 막 형성방법에는, 스크린 인쇄법, 슬릿 코터법, 롤 코터법 등을 이용할 수 있고, 도막은 1 내지 200㎛의 두께를 지니도록 형성된다. 스크린 인쇄법에 의하면, 막형성 공정과 동시에 해당 막에 소정의 패턴으로 패턴 형성하는 것이 가능하다. 그러나, 상기 방법과는 다른 방법으로 막을 형성한 경우에는, 해당 막을 포토리소그라피, 샌드블라스트 등에 의해 소정의 패턴으로 패턴 형성한다. 이들 방법을 적용해서, 도전체 페이스트 막 및 유전체 페이스트 막의 형성과 패턴 형성을 행하고, 적절하게 건조시켜서 도전층 전구체 패턴과 유전층 전구체 패턴으로 이루어진 전구체 적층 구조체를 형성한다. 상기 전구체 적층 구조체를 동시에 소성함으로써, 도전층과 유전층을 얻는다.

본 발명은 상기 전구체 적층체를 소성하는 온도에 특징을 지닌다. 도 1은, 본 발명에 의한 소성 공정의 온도 프로파일을 표시한다.

먼저, 0도에서 수지성분의 분해온도(T1) 이상 유전체 페이스트 중의 유리미립자의 소결개시온도(T2) 미만인 온도영역의 온도까지 시각 0 내지 t1 사이의 시간 동안 승온하고, 해당 온도영역에서 t1 내지 t2 시간 동안 유지한다(제1 공정). 이때, 도전체 페이스트와 유전체 페이스트에 대해서 분해온도가 다른 수지성분을 이용하고 있는 경우에는, 온도는, 높은 쪽의 수지성분의 분해온도이상으로 설정한다. 이 온도영역에서는, 유전층 전구체 패턴 중의 유리미립자의 소결이 진행되지 않으므로, 수지성분의 분해에 의해서 유전층 전구체 패턴 중에 생긴 간극이 매립되지 않아, 해당 유전층 전구체 패턴으로 피복된 부분의 도전층 전구체 패턴 중의 수지성분이 분해되는 데 필요한 공기를 해당 간극을 개재해서 공급하는 것이 가능하다. 또, 해당 간극은, 수지성분의 분해생성물을 외부에 신속하게 배출하기 위한 통로의 역할도 지닌다. 또, 0 내지 t1의 시간은 특히 제한은 없지만, 제조공정에 요하는 시간을 단축하기 위해서는 가능한 한 짧은 쪽이 바람직하다.

다음에, t2 내지 t3의 시간 동안 유전체 페이스트 중의 유리미립자의 소결개시온도(T2) 이상 해당 유리미립자의 연화점 미만(T3)인 온도영역의 온도까지 승온한다(제2 공정). 이 단계에서, 유전층 전구체 패턴 중의 유리미립자끼리의 소결 이 시작된다. 이 시점에서, 유전층 전구체 패턴 중에는 유리미립자 밖에 남아 있지 않으므로, 소결이 진행되어 치밀한 막이 형성되어 간다. 즉, 간극 내의 공간이 모두 매립되어서 기공이나 핀홀이 없는 절연층이 얻어진다. 또, 해당 온도영역의 온도가 상기 연화점 미만이므로, 형상의 둔화 및 특히 기판의 면내 방향의 더 한층의 수축을 억제한다. 치밀화의 실현에 의해 내부 간극이 없어진 시점에서의 형상을 거의 유지하는 것이 가능하다. 또, t3 내지 t4의 시간은, 상기 막의 치밀화가 얻어질 수 있는 한 특히 제한 없이 임의의 시간으로 설정할 수 있다. 하지만, 제조공정에 요하는 시간을 단축하기 위해서 이러한 시간은 가능한 한 짧은 쪽이 바람직하다.

소결 종료 후에는, t4 내지 t5 사이의 시간 동안 신속하게 온도를 내린다.

본 발명에 의한 소성 공정에 있어서, 도전체 페이스트 중의 도전체 미립자와 유리 미립자의 소결개시온도는, 각각 상기 제2공정의 온도영역 내에 있는 것이 바람직하다. 하지만, 만약 제1공정에 있다고 해도, 도전체 페이스트 중에 함유된 수지성분의 분해온도가 도전체 미립자 및 유리미립자의 각각의 소결개시온도보다도 일반적으로 낮으므로, 유전체 페이스트 중의 유리미립자의 소결개시온도 미만으로 도전체 페이스트 중의 도전체 미립자 및 유리미립자의 소결개시온도가 있으면 된다.

다음에, 본 발명의 적층 구조체의 형성방법이 적용되는 전자원 및 화상표시장치의 제조방법에 대해서 설명한다.

본 발명에 의한 전자원은, 기판 위에, 복수의 전자방출소자와, 절연층을 개 재해서 서로 교차하고, 해당 전자방출소자를 매트릭스형상으로 접속하는 복수의 상부 배선 및 하부 배선을 지닌다. 상기 하부 배선과 상기 절연층은 본 발명의 적층 구조체의 형성방법에 의해 형성한다.

이러한 전자원을 구성하는 전자방출소자의 일례로서, 표면전도형 전자방출소자의 구성예를 도 2A 및 도 2B에 모식적으로 표시한다. 도 2B는 도 2A의 2B-2B선을 따라 취한 단면도이다. 이들 도면 중, (1)은 기판, (2), (3)은 소자전극, (4)는 도전성 막, (5)는 전자방출부이다. 또, 다른 예로서는, "FE형"이라 불리는 전계방출형의 전자방출소자 및 "MIM형"이라 불리는 금속/절연층/금속형의 구성을 지닌 전자방출소자를 들 수 있다.

도 7에 도 2A 및 도 2B의 전자방출소자를 이용한 전자원의 구성예를 모식적으로 표시한다. 도면 중, (11)은 기판, (12)는 하부 배선, (12a)는 하부 배선(12)을 소성하기 전에 얻어진 도전층 전구체 패턴, (13)은 절연층, (13a)는 절연층(13)을 소성하기 전에 얻어진 유전층 전구체 패턴, (14)는 상부 배선이다. 본 실시형태의 전자원은, 기판(11) 위에, 복수의 전자방출소자를 매트릭스형상으로 접속함으로써 형성되고, 각 전자방출소자의 구성은 도 2A 및 도 2B에 표시한 것과 마찬가지이다. 도 7에 있어서의 전자원으로서는, 1쌍의 소자 전극(2), (3)을 각각 지니는 전자방출소자를 X방향 및 Y방향으로 매트릭스 형상으로 복수 배치하고, 동일 행에 배치한 복수의 전자방출소자의 소자 전극 중의 한쪽(2)을, X방향의 상부 배선(14)에 공통으로 접속하고, 동일 열에 배치한 복수의 전자방출소자의 소자 전극의 다른 쪽(3)을, Y방향의 하부 배선(12)에 공통으로 접속한 것도 들 수 있다. 이러 한 배열을, 소위 단순매트릭스 배치라 부른다.

본 발명의 전자원의 제조방법에 있어서는, 하부 배선(12)과 절연층(13)을 도전체 페이스트와 유전체 페이스트를 이용해서 각각 패턴 형성한 후, 동시에 소성한다. 도 7의 전자원의 제조공정들을 도 3 내지 도 7을 이용해서 설명한다.

절연성의 기판(11)을 세제, 순수 및 유기용제에 의해 충분히 세정한 후, 일반적인 진공증착기술 또는 포토리소그라피기술 등에 의해 소자 전극(2), (3)을 형성한다(도 3).

기판(11)으로서는, 석영 유리, Na 등의 불순물 함유량을 감소시킨 유리, 소다석회 유리, 소다석회 유리에 스퍼터링법 등에 의해 SiO₂를 적층한 적층 구조체, 알루미나 등의 세라믹스 및 Si 기판 등을 이용하는 것이 가능하다.

소자 전극(2), (3)의 재료로서는, 일반적 도체 재료를 이용하는 것이 가능하다. 이러한 재료로서는, 예를 들면, Ni, Cr, Au, Mo, W, Pt, Ti, Al, Cu, Pd 등의 금속 혹은 이들의 합금 및 Pd, Ag, Au, RuO₂, Pd-Ag 등의 금속 혹은 이들의 금속 산화물과 유리 등으로 구성되는 인쇄 도체, In₂O₃-SnO₂ 등의 투명 도전체 및 폴리실리콘 등의 반도체 재료 등으로부터 적절하게 선택하는 것이 가능하다.

이어서, 상기한 본 발명의 적층 구조체의 형성방법에 의해, 먼저, 하부 배선(12)을 도전체 페이스트를 이용해서 패턴 형성해서 도전층 전구체 패턴(12a)을 형성한다(도 4). 또, 상기 패턴(12a)과 교차하도록 절연층(13)을 유전체 페이스트를 이용해서 패턴 형성해서, 유전층 전구체 패턴(13a)을 형성한다(도 5). 동시 에, 이들 패턴을 소성해서 하부 배선(12)과 절연층(13)을 얻는다.

절연층(13) 위에 상부 배선(14)을 형성한다(도 6). 상부 배선(14)의 형성방법으로서는, 특히 제한은 없지만, 예를 들면, 하부 배선(12)과 마찬가지 방법으로 도전체 페이스트를 이용하는 방법이나, 통상의 진공증착법, 인쇄법, 스퍼터링법 등을 이용해도 된다.

다음에, 소자 전극(2), (3)을 연결하는 도전성 막(4)을 형성한다.

도전성 막(4)으로서는, Ni, Au, PdO, Pd, Pt 등의 도전재료를, 저항치 Rs(시트 저항)가 1× 10² 내지 1×10⁷Ω/□의 범위에서 나타나는 막 두께를 지니도록 형성한 것이 바람직하게 이용된다. 또, Rs는, 두께가 t, 폭이 w이고, 길이가 ℓ인 막의 길이 방향으로 측정한 저항 R을, R = Rs(ℓ/w)로 가정한 때에 나타나는 값이며, 저항률을 ρ로 가정하면 Rs = ρ/t이다. 상기 저항치를 나타내는 막 두께는 약 5㎚ 내지 50㎚의 범위 내에 있다

도전성 막(4)의 구체적인 형성방법으로서는, 예를 들면, 기판(11) 위에 설치된 소자 전극(2)과 소자 전극(3)과의 사이에, 유기금속용액을 도포해서 건조함으로써, 유기금속막을 형성한다. 또, 유기금속용액이란, 상기 도전성 막 재료의 Pd, Ni, Au, Pt 등의 금속을 주원소로 하는 유기금속화합물의 용액이다. 그 후, 유기금속막을 가열, 소성처리하고, 리프트오프, 에칭 등에 의해 패턴 형성해서, 도전성 막(4)을 형성한다. 또, 진공증착법, 스퍼터링법, CVD법, 분산도포법, 디핑법, 스피너법, 잉크젯법 등에 의해서 형성하는 것도 가능하다.

이어서, 소자 전극(2), (3) 사이에 "포밍"(forming)이라 불리는 통전처리를, 전원(도시 생략)에 의해 펄스형상 전압 혹은 승압 전압(step-up voltage)의 인가에 의해 행하여, 도전성 막(4)의 일부분에 간극을 형성한다. 또, 포밍처리는, 적당한 감압분위기하에서 행하는 것이 바람직하다.

포밍이 종료한 소자에 활성화 처리를 실시한다. 활성화 처리는, 탄소화합물 가스를 함유하는 분위기의 적당한 진공도하에서, 소자 전극(2), (3) 사이에 전압을 인가함으로써 행한다. 이 처리에 의해, 분위기 중에 존재하는 탄소화합물로부터, 탄소 및/또는 탄소화합물을 주성분으로 하는 카본막이 도전성 막(4) 위에 퇴적되어, 전자방출특성을 향상시킨다.

활성화 공정에 이용되는 적당한 탄소화합물로서는, 알칸, 알켄 또는 알킨의 지방족 탄화수소류; 방향족 탄화수소류; 알코올류; 알데하이드류; 케톤류; 아민류; 페놀, 카르복시산, 설폰산 등의 유기산류 등을 들 수 있고, 구체적으로는, 메탄, 에탄, 프로판 등의 C_nH_2n ₊₂로 표시되는 포화 탄화수소; 에틸렌, 프로필렌 등의 C_nH_2n 등의 조성식으로 표시되는 불포화 탄화수소; 벤젠; 톨루엔; 메탄올; 에탄올; 포름알데하이드; 아세트알데하이드; 아세톤; 메틸에틸케톤; 메틸아민; 에틸아민; 페놀; 벤조니트릴; 톨루니트릴; 포름산; 아세트산; 프로피온산; 혹은 이들의 혼합물을 사용할 수 있다.

이상과 같이 해서, 도 7에 표시한 전자원이 제조된다.

본 발명에 의한 전자원을 해당 전자원의 전자방출소자로부터 방출된 전자의 조사에 의해서 발광하는 발광부재를 구비한 화상형성부재와 조합해서 화상표시장치를 구성하는 것이 가능하다. 화상형성부재로서 전자에 의해서 가시광을 발광하는 형광체를 지니는 화상형성부재를 이용하면, 텔레비전이나 컴퓨터의 디스플레이로서 이용되는 표시패널을 실현하는 것이 가능하다. 또, 화상형성부재로서, 감광체 드럼을 이용해서, 전자선의 조사에 의해 이 감광체 드럼 위에 형성되는 잠상을 토너를 이용해서 현상할 수 있도록 하면, 복사기나 프린터를 실현하는 것이 가능하다.

도 7에 표시한 단순 매트릭스 배선을 지닌 전자원을 이용한 화상표시장치의 일례에 대해서, 도 8을 참조해서 설명한다. 도 8은 본 발명의 화상표시장치의 표시패널의 일부를 절개해서 표시한 모식도이다.

도 8에 있어서, (15)는 도 1에 표시한 전자방출소자, (16)은 리어 플레이트, (18)은 유리 기판으로 이루어진 페이스 플레이트이다. 페이스 플레이트(18)의 내면에는 형광막(19)과 메탈 백(20) 등이 형성되어 있다. (17)은 지지 프레임, (21)은 고압전원이다. 리어 플레이트(16), 지지프레임(17) 및 페이스 플레이트(18)를, 예를 들면, 10^-5㎩ 정도의 진공 분위기 중에서 밀봉접착해서, 외위기를 구성한다. 또, 전자원 기판(11)이 충분한 강도를 지니는 경우에는, 리어 플레이트(16)를 이용하는 일없이, 해당 전자원 기판(11)과 지지프레임(17)을 직접 접착해도 되는 것은 물론이다.

또, 페이스 플레이트(18)와 전자원 기판(11)과의 사이에, 스페이서라 불리는 지지부재(도시 생략)를 설치함으로써, 대형 표시화면을 지닌 패널의 경우에도 대기 압에 대해서 충분한 강도를 지니는 외위기를 구성하는 것도 가능하다.

또, 밀봉접착 후에 얻어진 외위기 내의 진공도를 유지하기 위해, 밀봉 접착 전후에 있어서 게터 처리를 행하는 것이 바람직하다.

실시예

( 실시예 1)

도 3 내지 도 7에 표시한 공정들에 따라서, 전자원을 제작한다.

유리제의 기판(11) 위에 스퍼터링 막 형성법에 의해 Pt/Ti막을 30㎚/10㎚의 두께를 지니도록 형성하고, 소망의 패턴으로 레지스트를 형성한다. 그 후, 밀링법에 의해 불필요한 부분을 에칭하고, (세로방향×가로방향 = 300㎛×50㎛)의 치수를 지닌 소자 전극(2)과 (95㎛×100㎛)의 치수를 지닌 소자 전극(3)을 소정 간격을 두고 서로 대향해서 설치한다(도 3). 이들 전극으로서, (세로방향×가로방향 = 600㎛×200㎛)의 피치에서 (768×3840)쌍의 전극을 형성한다.

다음에, SUS # 200 스크린 인쇄판을 이용해서 전극이 이미 형성되어 있는 기판(11) 위에 Ag의 감광성 수지 페이스트(도전체 페이스트)를 스크린인쇄법으로 도포한다. 얻어진 기판(11)을 100℃에서 15분 정도 유지하여 건조한다. 건조 후에 얻어진 도막의 두께는 10㎛이다. Ag의 감광성 수지 페이스트를 노광, 현상해서, 선폭 50㎛로 되도록 형성함으로써, 도전층 전구체 패턴(12a)을 형성한다(도 4).

다음에, SUS # 145의 스크린 인쇄판을 이용해서 해당 기판(11) 위에 PbO계 유리의 감광성 수지페이스트(유전체 페이스트)를 도포한다. 얻어진 기판(11)을 90℃에서 15분 정도 유지하고 건조시킨다. 기판(11)의 상부면으로부터 측정한 막 두께는 35㎛ 정도이다. 막 두께를 두껍게 하기 위해서, PbO계 유리의 감광성 수지페이스트(유전체 페이스트)를 SUS # 200의 스크린 인쇄판을 이용해서 재차 도포하고, 얻어진 기판(11)을 건조시켜서, 합계 두께 50㎛의 건조막을 얻는다. 상기 PbO계 감광성 수지페이스트를 도전층 전구체 패턴(12a)과 직교하는 스트라이프 패턴으로 520㎛의 폭을 지니도록 노광 및 현상을 실시해서, 유전층 전구체 패턴(13a)을 형성한다. 해당 유전층 전구체 패턴(13a)에는, 폭방향의 센터에 100 평방㎛의 관통구멍이 형성되어 있다. 상기 관통구멍에는 소자 전극(2)이 노출되어 있다(도 5).

이와 같이 해서 형성된 기판(11)을 소성로에 투입해서, 10℃/분의 승온속도로 420℃까지 승온하고, 기판을 이 온도에서 20분간 유지한다. 그 후, 10℃/분의 승온 속도로 500℃까지 승온해서 기판(11)을 10분간 유지한다. 그 후, 온도를 실온까지 40분에 걸쳐서 하강시켜, 하부 배선(12)과 절연층(13)을 얻는다.

본 실시예에 있어서 이용된 PbO계 유전체 페이스트의 유리미립자의 연화점은 510℃, 소결개시온도는 480℃, 수지성분의 분해온도는 400℃이고, Ag의 도전체 페이스트의 수지성분의 분해온도는 400℃이다. 또, 형성된 절연층(13) 위에 스트라이프 패턴을 따라서, 스크린 인쇄에 의해서 폭 300㎛의 Ag 스트라이프 패턴을 인쇄하고, 건조 후, 소성해서 상부 배선(14)을 형성하여, 배선 기판을 얻는다(도 6).

이상과 같이 해서 제작된 배선기판에, 전술한 바와 같이 해서 소자전극(2), (3) 사이에 전자방출부를 지닌 도전성 막(4)을 형성해서, 도 7에 표시한 전자원을 제작하였다.

본 실시예에서 제작된 전자원에 의하면, 하부 배선(12)과 절연층(13)을 상이한 소성 공정에 의해서 형성한 종래의 전자원의 경우보다도, 하부 배선(12)과 상부 배선(14) 사이에서의 절연성능이 양호하였다. 또, 상하배선의 재료로서 Ag를 이용하였으나, 소자 전극(2), (3) 부근에서 검출되는 Ag의 양도 보다 적었다.

또, 본 실시예에 의해서 제작된 전자원을 이용한 화상표시장치에 있어서도, 높은 표시성능이 얻어지는 동시에 신뢰성이 한층 향상되었다.

( 실시예 2)

실시예 1과 마찬가지 방식으로, 기판(11) 위에 소자 전극(2), (3)을 형성한 후, SUS # 400 캘린더 가공의 스크린 인쇄판을 이용해서, 전극이 이미 형성되어 있는 유리기판 위에 Au 페이스트(에틸셀룰로스를 수지성분으로서 사용)를 선폭 80㎛를 지니도록 스크린인쇄법에 의해 도포한다. 얻어진 기판(11)을 100℃에서 10분 정도 유지하여 건조시켜서 도전층 전구체 패턴(12a)을 형성한다(도 4). 얻어진 막의 건조 후의 막 두께는 13㎛이다.

다음에, SUS # 145의 스크린 인쇄판을 이용해서 해당 기판(11) 위에 BiO계 유리의 감광성 수지페이스트(유전체 페이스트)를 도포한다. 얻어진 기판(11)을 90℃에서 15분 정도 유지하고 건조시킨다. 기판(11)의 상부면으로부터 측정한 막 두께는, 35㎛ 정도이다. 막 두께를 두껍게 하기 위해서, BiO계 유리의 감광성 수지페이스트(유전체 페이스트)를 SUS # 200의 스크린 인쇄판을 이용해서 재차 기판 (11)에 도포하고, 얻어진 기판(11)을 건조시켜서, 합계 두께 50㎛의 막을 얻는다. 상기 감광성 수지페이스트(유전체 페이스트)를 도전층 전구체 패턴(12a)과 직교하는 스트라이프 패턴으로 520㎛ 폭을 지니도록 노광 및 현상을 실시해서 유전층 전구체 패턴(13a)을 형성한다(도 5). 해당 유전층 전구체 패턴(13a)에는, 폭 방향의 센터에 100 평방㎛의 관통구멍이 형성되어 있고, 이 관통구멍에는 소자 전극(2)이 노출되어 있다.

이와 같이 해서 형성된 기판을 소성로에 투입해서, 10℃/분의 승온 속도로 410℃까지 승온하고, 기판을 이 온도에서 20분간 유지한다. 다음에, 10℃/분의 승온속도로 490℃까지 승온해서 10분간 유지한다. 그 후, 온도를 실온까지 40분에 걸쳐서 하강시켜, 하부 배선(12)과 절연층(13)을 얻는다.

본 실시예에 있어서 이용된 BiO계 유전체 페이스트의 유리미립자의 연화점은 500℃, 소결개시온도는 470℃, 수지성분의 분해온도는 400℃이고, Au 페이스트의 수지성분의 분해온도는 360℃이다. 또, 형성된 절연층(13) 위에 스트라이프 패턴을 따라서, 스크린 인쇄에 의해서 폭 300㎛의 Ag 스트라이프 패턴을 인쇄하고, 건조 후, 소성해서, 상부 배선(14)을 형성하여, 배선 기판을 얻는다(도 6).

이상과 같이 해서 제작된 배선기판에 전술한 바와 같이 해서 소자전극(2), (3) 사이에 전자방출부를 지닌 도전성 막(4)을 형성해서, 도 7에 표시한 전자원을 제작하였다.

본 실시예에서 제작된 전자원에 의하면, 하부 배선(12)과 절연층(13)을 상이한 소성 공정에 의해서 형성한 종래의 전자원의 경우보다도, 하부 배선(12)과 상부 배선(14) 사이에서의 절연성능이 양호하였다.

이상 설명한 바와 같이, 본 발명의 적층 구조체의 형성방법에 의하면, 절연층 내에 기공이나 핀홀을 발생시키는 일없이, 도전층과 유전층을 동시에 소성하므로, 소성 공정 중 하나의 공정이 생략되어, 공정에 요구되는 에너지 및 기판에의 부담이 감소된다. 특히, 도전층에 은을 이용하는 경우, 소성 공정에 의해서 은이 기판에 확산된다고 하는 문제가 발생하지만, 본 발명에서는 종래보다도 소성 공정 수가 감소되므로, 기판에의 은의 확산작용이 저감된다. 또, 도전층의 형성에 감광성 페이스트를 이용한 경우에도, 가장자리의 말림이 방지되므로, 매트릭스 배선의 형성에 적용한 때에, 상하배선 간에서의 단락의 발생이 방지된다.

따라서, 본 발명의 적층 구조체의 형성방법을 적용한 전자원 및 화상표시장치의 제조방법에 있어서는, 미세한 매트릭스 배선을 고정밀도로 고수율로 형성하여, 신뢰성이 높은 전자원 및 화상표시장치가 보다 저렴하게 제공된다.

Claims

적어도 일부에서 도전층과 유전층이 적층되는 적층 구조체의 형성방법에 있어서,

기판 위에 적어도 수지성분, 도전체 미립자 및 유리 미립자로 이루어진 도전체 페이스트를 이용해서 도전층 전구체 패턴을 형성하는 공정;

적어도 수지성분과 유리 미립자로 이루어진 유전체 페이스트를 이용해서, 상기 도전층 전구체 패턴의 적어도 일부를 덮는 유전층 전구체 패턴을 형성하는 공정; 및

상기 도전층 전구체 패턴과 상기 유전층 전구체 패턴을 동시에 소성하는 소성 공정을 구비하고,

상기 소성 공정에 있어서, 상기 도전체 페이스트의 수지성분과 상기 유전체 페이스트의 수지성분의 분해온도 이상 상기 유전체 페이스트의 유리미립자의 소결개시온도 미만인 온도영역의 소성온도를 유지하면서 상기 패턴들을 소정 시간 유지한 후, 이들을 상기 유전체 페이스트의 유리미립자의 소결개시온도 이상 해당 유리미립자의 연화점 미만인 온도영역의 소성온도에서 소성을 행하는 것을 특징으로 하는 적층 구조체의 형성방법.
제 1항에 있어서, 상기 도전체 페이스트는, 감광성 페이스트인 것을 특징으로 하는 적층 구조체의 형성방법.
제 1항에 있어서, 상기 도전체 페이스트는, 상기 도전체 미립자로서 은 미립자를 함유하는 것을 특징으로 하는 적층 구조체의 형성방법.
기판 위에, 복수의 전자방출소자와, 절연층을 개재해서 서로 교차하고, 해당 전자방출소자를 매트릭스형상으로 접속하는 복수의 하부 배선과 상부 배선을 지닌 전자원의 제조방법에 있어서,

상기 하부 배선과 상기 절연층을, 제 1항 내지 제 3항 중 어느 한 항에 의한 적층 구조체의 형성방법에 의해 형성하는 것을 특징으로 하는 전자원의 제조방법.
기판 위에, 복수의 전자방출소자와, 절연층을 개재해서 서로 교차하고, 해당 전자방출소자를 매트릭스형상으로 접속하는 복수의 하부 배선과 상부 배선을 지닌 전자원; 및

상기 전자방출소자로부터 방출된 전자의 조사에 의해서 각각 발광하는 발광부재들을 지닌 화상형성부재를 구비한 화상표시장치의 제조방법에 있어서,

상기 전자원을 제 4항에 의한 전자원의 제조방법에 의해 제조하는 것을 특징으로 하는 화상표시장치의 제조방법.