JP4508785B2 - 積層体の形成方法及びこれを用いた電子源、画像表示装置の製造方法 - Google Patents

積層体の形成方法及びこれを用いた電子源、画像表示装置の製造方法 Download PDF

Info

Publication number
JP4508785B2
JP4508785B2 JP2004251412A JP2004251412A JP4508785B2 JP 4508785 B2 JP4508785 B2 JP 4508785B2 JP 2004251412 A JP2004251412 A JP 2004251412A JP 2004251412 A JP2004251412 A JP 2004251412A JP 4508785 B2 JP4508785 B2 JP 4508785B2
Authority
JP
Japan
Prior art keywords
paste
forming
conductive
electron
fine particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004251412A
Other languages
English (en)
Other versions
JP2006073208A (ja
Inventor
徹 菅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2004251412A priority Critical patent/JP4508785B2/ja
Priority to US11/212,639 priority patent/US7470554B2/en
Priority to KR1020050079188A priority patent/KR100740179B1/ko
Priority to CNB2005100990055A priority patent/CN100459015C/zh
Publication of JP2006073208A publication Critical patent/JP2006073208A/ja
Application granted granted Critical
Publication of JP4508785B2 publication Critical patent/JP4508785B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283After-treatment of the printed patterns, e.g. sintering or curing methods
    • H05K3/1291Firing or sintering at relative high temperatures for patterns on inorganic boards, e.g. co-firing of circuits on green ceramic sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60Forming conductive regions or layers, e.g. electrodes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/017Glass ceramic coating, e.g. formed on inorganic substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0502Patterning and lithography
    • H05K2203/0514Photodevelopable thick film, e.g. conductive or insulating paste
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1126Firing, i.e. heating a powder or paste above the melting temperature of at least one of its constituents
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays

Description

本発明は、絶縁層を介して上下配線が交差するマトリクス配線を備えた電子源の、下配線及び絶縁層からなる積層体の形成方法に関し、さらには、該形成方法を適用した電子源及び画像表示装置の製造方法に関する。
電子放出素子を用いてなる平板型の画像表示装置においては、高精細化により電子放出素子に給電を行う配線を高精度に形成する必要がある一方、大面積化により配線の低抵抗化が要求され、より厚膜の配線をより高精細に精度良く基板上に作り込む方法が要求されている。
このような厚膜の配線を高精度に形成する方法として、感光性ペーストを用いた方法が挙げられる。これは、感光性樹脂成分、導電体微粒子、ガラス微粒子等からなる感光性ペーストを基板上に成膜し、露光、現像して所望のパターンの導電層前駆体とした後、焼成することによって樹脂成分を分解除去し、導電層を形成する方法である。また、この方法は、感光性ペーストから導電性微粒子を除いて同様の工程を経ることにより、絶縁層の形成にも適用することができる。
しかしながら、感光性ペーストを用いて厚膜の配線を形成した場合、露光時の露光量不足や焼成持の体積収縮により、配線パターンのエッジ部においてエッジカールが生じてしまう。この様子を図9に示す。図中、91は基板、92は感光性ペースト、93はマスク、94は露光部、95は焼成後の配線パターンである。図9に示すように、絶縁性の基板91上に全面にネガ型の感光性ペースト92を厚膜に成膜し〔図9(a)〕、マスク93を介して露光し〔図9(b)〕、現像して露光部94を残し〔図9(c)〕、該露光部94を焼成して配線パターン95〔図9(d)〕を得る。
図9(d)に示すように、エッジカールを有する配線パターン95を部分的に覆うように絶縁層を積層した場合、上方に延びたカール部が絶縁層形成材料によって下方に押さえ込まれ、その際、基板91側に気泡を巻き込んでしまい、絶縁層内に空隙を形成してしまう。このような空隙を内包する絶縁層では、上下配線間の絶縁性が低下し、場合によってはショートを発生する恐れがある。また、これらの配線を気密性を有する表示パネルから外部への引き出し配線として用いた場合には、表示パネルの気密性を損なうことになる。
このようなエッジカールの問題を解消する方法として、特許文献1には、配線パターンとして感光性ペーストを成膜してパターニングした後、焼成する前に、絶縁層となる感光性ペーストを成膜してパターニングし、配線パターンと絶縁層パターンとを同時に焼成する方法が開示されている。
特開2003−133689号公報
上記特許文献1に開示された方法では、配線パターンと絶縁層パターンとを同時に焼成するため、配線のエッジカールの発生を防止すると同時に、焼成工程数を減らすことができるという利点があるものの、当該方法においても、絶縁層内に気孔やピンホールが発生する場合があり、上下配線の絶縁や気密性の維持という点では一層の向上が望まれていた。
本発明の課題は、少なくとも一部で積層する導電層と誘電層とをペーストを用いて同時焼成して形成する方法において、絶縁層内における気孔やピンホールの発生を防止することにある。さらには、該形成方法を厚膜の配線形成工程に適用した、信頼性の高い電子源、画像表示装置の製造方法を提供することにある。
本発明の第一は、基板上に、少なくとも樹脂成分と導電体微粒子とガラス微粒子とからなる導電体ペーストを用いて導電層前駆体パターンを形成する工程と、
少なくとも樹脂成分とガラス微粒子とからなる誘電体ペーストを用いて、上記導電層前駆体パターンの少なくとも一部を覆う誘電層前駆体パターンを形成する工程と、
上記導電層前駆体パターンと誘電層前駆体パターンとを同時に焼成する焼成工程とを有する、少なくとも一部で導電層と誘電層とが積層する積層体の形成方法であって、
上記焼成工程において、焼成温度を、上記導電ペーストの樹脂成分の分解温度以上及び誘電体ペーストの樹脂成分の分解温度以上であって、誘電体ペーストのガラス微粒子の焼結開始温度未満の温度領域にて所定の時間保持した後、
該ガラス微粒子の焼結開始温度以上、軟化点未満の温度領域にて焼成を行うことを特徴とする。
本発明の第二は、基板上に複数の電子放出素子と、絶縁層を介して互いに交差し、該電子放出素子をマトリクス配線する複数の下配線と上配線とを有する電子源の製造方法であって、上記下配線と絶縁層とを、上記本発明の積層体の形成方法により形成することを特徴とする。
本発明の第三は、基板上に複数の電子放出素子と、絶縁層を介して互いに交差し、該電子放出素子をマトリクス配線する複数の下配線と上配線とを有する電子源と、上記電子放出素子から放出された電子の照射によって発光する発光部材を有する画像形成部材とを備えた画像表示装置の製造方法であって、上記電子源を本発明第二の電子源の製造方法により製造することを特徴とする。
本発明の積層体の形成方法によれば、絶縁層内に気孔やピンホールを発生させることなく、導電層と誘電層とを同時に焼成するため、焼成工程が1工程省略され、工程にかかるエネルギー及び基板にかかる負担が削減される。特に、導電層に銀を用いる場合、焼成工程によって銀が基板へ拡散するという問題が発生するが、本発明では従来よりも焼成工程数が減るため、基板への銀の拡散作用が低減する。さらにまた、導電層の形成に感光性ペーストを用いた場合でも、エッジカールの発生が防止されるため、マトリクス配線の形成に適用した際に、上下配線間でのショートの発生が防止される。
よって、本発明の積層体の形成方法を適用した電子源及び画像表示装置の製造方法においては、高精細なマトリクス配線を高精度に歩留まり良く形成して、信頼性の高い電子源及び画像表示装置がより安価に提供される。
本発明により形成される積層体は、絶縁性の基板上に所定のパターンの導電層と、該導電層の少なくとも一部を覆う所定のパターンの誘電層とからなる。特に、本発明の形成方法は、導電層が5μmを超える厚膜の場合に好適に用いられる。具体的には、電子放出素子を用いてなる画像表示装置の電子源基板のマトリクス配線の形成に好ましく適用される。該マトリクス配線は、複数本の下配線及び上配線が絶縁層を介して互いに交差しており、本発明の積層体の形成方法は、基板に接する下配線とその上に配置する絶縁層からなる積層体の形成に適用される。
本発明において用いられる導電体ペーストは、少なくとも樹脂成分と導電体微粒子とガラス微粒子からなり、必要に応じて溶媒等を添加した混練物である。また、誘電体ペーストは、少なくとも樹脂成分とガラス微粒子からなり、必要に応じて溶媒等を添加した混練物である。導電体微粒子としては、Ag,Au,Pd,Ni,Cu等の金属微粒子が一般的であり、ガラス微粒子としては導電体ペースト、誘電体ペーストのいずれにもPbO系やBiO系のガラス微粒子が用いられる。また、導電体ペースト、誘電体ペーストのいずれにおいても、樹脂成分としては一般的に用いられている低温で分解しやすいエチルセルロース等の非感光性の樹脂材料を用いることもできるが、本発明においては、導電層のエッジカールの問題が防止されるため、アクリル系の感光性樹脂を好ましく用いることができる。ペーストの成膜方法には、スクリーン印刷法、スリットコータ法、ロールコータ法等を用いることができ、塗膜は1〜200μmの厚さで形成される。スクリーン印刷法では、成膜と同時に所定のパターンにパターニングすることができるが、それ以外の方法で成膜した場合には、フォトリソグラフィーやサンドブラストなどにより所定のパターンにパターニングする。これらの方法を適用して、導電体ペースト、誘電体ペーストを成膜、パターニングし、適宜乾燥させて導電層前駆体パターンと誘電層前駆体パターンからなる前駆体積層体を形成し、該前駆体積層体を同時に焼成して導電層と誘電層とを得る。
本発明は上記前駆体積層体を焼成する温度に特徴を有する。図1に、本発明に係る焼成工程の温度プロファイルを示す。
先ず、樹脂成分の分解温度(T1)以上であって、誘電体ペースト中のガラス微粒子の焼結開始温度(T2)未満の温度領域まで時刻0〜t1間で昇温し、当該温度領域でt1〜t2間保持する(第1工程)。この時、導電体ペーストと誘電体ペーストで分解温度の異なる樹脂成分を用いている場合には、高い方の樹脂成分の分解温度以上とする。この温度領域では、誘電層前駆体パターン中のガラス微粒子の焼結が進まないため、樹脂成分の分解によって誘電層前駆体パターン中に生じた空隙が埋まらず、該誘電層前駆体パターンに覆われた部分の導電層前駆体パターン中の樹脂成分が分解するために必要な空気を該空隙を介して供給することができる。また、該空隙は、樹脂成分の分解生成物を外部へ速やかに排出するための通路の役割も果たす。尚、0〜t1は特に制限はないが、工程時間を短縮する上で可能な限り短い方が望ましい。
次に、t2〜t3間に誘電体ペースト中のガラス微粒子の焼結開始温度(T2)以上で、該ガラス微粒子の軟化点未満(T3)の温度領域まで昇温し、t3〜t4間保持する(第2工程)。この段階で誘電層前駆体パターン中のガラス微粒子同士の焼結が始まる。この時点で誘電層前駆体パターン中にはガラス微粒子しか残っていないため、焼結が進んで緻密な膜が形成されていく。即ち、空隙が全て埋められて気孔やピンホールのない絶縁層が得られる。さらに、当該温度領域がガラス微粒子の軟化点未満であるため、形状の鈍化や特に基板面内方向のさらなる収縮を抑制して、緻密化により内部の空隙が消滅した時点での形状をほぼ維持することができる。尚、t3〜t4は、上記膜の緻密化が得られる時間であれば特に制限は無いが、工程時間を短縮する上で可能な限り短い方が望ましい。
焼結終了後はt4〜t5間に速やかに降温する。
本発明にかかる焼成工程において、導電体ペースト中の導電体微粒子とガラス微粒子の焼結開始温度は、いずれも上記第2工程の温度領域にあることが望ましいが、仮に第1工程にあったとしても、導電体ペースト中に含まれる樹脂成分の分解温度が導電体微粒子とガラス微粒子の焼結開始温度よりも一般には低いため、誘電体ペースト中のガラス微粒子の焼結開始温度未満に導電体ペースト中の導電体微粒子及びガラス微粒子の焼結開始温度があれば良い。
次に、本発明の積層体の形成方法が適用される電子源、画像表示装置の製造方法について説明する。
本発明に係る電子源は、基板上に複数の電子放出素子と、絶縁層を介して互いに交差し、該電子放出素子をマトリクス配線する複数の上配線及び下配線を備えたもので、該下配線と該絶縁層とを本発明の積層体の形成方法により形成する。
かかる電子源を構成する電子放出素子の一例として、表面伝導型電子放出素子の構成例を図2に模式的に示す。図2(b)は(a)のA−A’断面であり、図中、1は基板、2,3は素子電極、4は導電性膜、5は電子放出部である。また、他の例としては、「FE型」と称される電界放出型の電子放出素子や、「MIM型」と称される金属/絶縁層/金属型の構成を有する電子放出素子を挙げることができる。
図7に、図2の電子放出素子を用いた電子源の構成例を模式的に示す。図中、11は基板、12は下配線、12aは下配線12の焼成前の導電層前駆体パターン、13は絶縁層、13aは絶縁層13の焼成前の誘電層前駆体パターン、14は上配線である。本例の電子源は、基板11上に、複数の電子放出素子をマトリクス状に配線接続してなり、各電子放出素子の構成は図2と同様である。図7の電子源は、一対の素子電極2,3を有する電子放出素子をX方向及びY方向に行列状に複数個配し、同じ行に配された複数の電子放出素子の素子電極の一方2を、X方向の上配線14に共通に接続し、同じ列に配された複数の電子放出素子の素子電極の他方3を、Y方向の下配線12に共通に接続したものも挙げられる。これは、いわゆる単純マトリクス配置である。
本発明の電子源の製造方法においては、下配線12と絶縁層13とを導電体ペーストと誘電体ペーストを用いてそれぞれパターニングした後、同時に焼成する。図7の電子源の製造工程を図3〜図7を用いて説明する。
絶縁性の基板11を洗剤、純水及び有機溶剤により十分に洗浄後、一般的な真空蒸着技術、フォトリソグラフィ技術により、素子電極2,3を形成する(図3)。
基板1としては、石英ガラス、Na等の不純物含有量を減少させたガラス、青板ガラス、青板ガラスにスパッタ法等によりSiO2を積層した積層体、アルミナ等のセラミックス及びSi基板等を用いることができる。
素子電極2,3の材料としては、一般的導体材料を用いることができる。これは例えばNi,Cr,Au,Mo,W,Pt,Ti,Al,Cu,Pd等の金属或いは合金及びPd,Ag,Au,RuO2,Pd−Ag等の金属或いは金属酸化物とガラス等から構成される印刷導体、In23−SnO2等の透明導電体及びポリシリコン等の半導体材料等から適宜選択することができる。
次いで、前記した本発明の積層体の形成方法により、先ず、下配線12を導電体ペーストを用いてパターニングして導電層前駆体パターン12aを形成し(図4)、さらに、これと交差して絶縁層13を誘電体ペーストを用いてパターニングして誘電層前駆体パターン13aを形成し(図5)、同時に焼成して下配線12と絶縁層13を得る。
絶縁層13上に上配線14を形成する(図6)。上配線14の形成方法としては特に限定されないが、例えば下配線12と同様に導電体ペーストを用いた方法や、通常の真空蒸着法、印刷法、スパッタ法等を用いても良い。
次いで、素子電極2,3間を連絡する導電性膜4を形成する。
導電性膜4としては、Ni、Au、PdO、Pd、Pt等の導電材料をRs(シート抵抗)が1×102〜1×107Ω/□の抵抗値を示す膜厚で形成したものが好ましく用いられる。尚Rsは、厚さがt、幅がwで長さがlの膜の長さ方向に測定した抵抗Rを、R=Rs(l/w)とおいたときに現れる値で、抵抗率をρとすればRs=ρ/tである。上記抵抗値を示す膜厚はおよそ5nm〜50nmの範囲にある。
導電性膜4の具体的な形成方法としては、例えば、基板11上に設けられた素子電極2と素子電極3との間に、有機金属溶液を塗布して乾燥することにより、有機金属膜を形成する。尚、有機金属溶液とは、前記導電性膜材料のPd、Ni、Au、Pt等の金属を主元素とする有機金属化合物の溶液である。この後、有機金属膜を加熱焼成処理し、リフトオフ、エッチング等によりパターニングし、導電性膜4を形成する。また、真空蒸着法、スパッタ法、CVD法、分散塗布法、ディッピング法、スピンナー法、インクジェット法等によって形成することも可能である。
続いて、素子電極2,3間にフォーミングと呼ばれる通電処理を、不図示の電源によりパルス状電圧或いは、昇電圧の印加により行い、導電性膜4の一部に間隙を形成する。尚、フォーミング処理は、適当な減圧雰囲気下にて行われることが好ましい。
フォーミングが終了した素子に活性化処理を施す。活性化処理は、炭素化合物ガスを含む雰囲気の適当な真空度のもとで、素子電極2,3間に電圧を印加することで行い、この処理により、雰囲気中に存在する炭素化合物から、炭素及び/または炭素化合物を主成分とするカーボン膜が導電性膜4上に堆積され、電子放出特性の向上が図られる。
活性化工程に用いる適当な炭素化合物としては、アルカン、アルケン、アルキンの脂肪族炭化水素類、芳香族炭化水素類、アルコール類、アルデヒド類、ケトン類、アミン類、フェノール、カルボン、スルホン酸等の有機酸類等を挙げることができ、具体的には、メタン、エタン、プロパンなどCn2n+2で表される飽和炭化水素、エチレン、プロピレンなどCn2n等の組成式で表される不飽和炭化水素、ベンゼン、トルエン、メタノール、エタノール、ホルムアルデヒド、アセトアルデヒド、アセトン、メチルエチルケトン、メチルアミン、エチルアミン、フェノール、ベンゾニトリル、トルニトリル、蟻酸、酢酸、プロピオン酸等或いはこれらの混合物を使用できる。
以上のようにして、図7に示される電子源が作製される。
本発明による電子源は、該電子源の電子放出素子から放出された電子の照射によって発光する発光部材を備えた画像形成部材と組み合わせて画像表示装置を構成することができる。画像形成部材として、電子によって可視光を発光する蛍光体を有するものを用いれば、テレビやコンピューターディスプレイとして用いられる表示パネルとすることができる。また、画像形成部材として、感光体ドラムを用い、電子線の照射によりこの感光体ドラムに形成される潜像をトナーを用いて現像できるようにすれば、コピー機やプリンターとすることができる。
図7に示した単純マトリクス配置の電子源を用いた画像表示装置の一例について、図8を用いて説明する。図8は、本発明の画像表示装置の表示パネルの一部を切り欠いて示す模式図である。
図8において、15は図1に示した電子放出素子、16はリアプレート、18はガラス基板からなるフェースプレートで、フェースプレート18の内面には蛍光膜19とメタルバック20等が形成されている。17は支持枠、21は高圧電源である。リアプレート16、支持枠17及びフェースプレート18を、例えば10-5Pa程度の真空雰囲気中にて、封着して、外囲器が構成される。尚、電子源基板11が十分な強度を有する場合には、リアプレート16を用いず、該電子源基板11と支持枠17とを直接接着してもかまわない。
また、フェースプレート18と電子源基板11との間に、スペーサーと呼ばれる不図示の支持体を設置することにより、大面積パネルの場合にも大気圧に対して十分な強度を持つ外囲器を構成することもできる。
さらに、封着後の外囲器内の真空度を維持するために、封着の前後においてゲッター処理を行うことが好ましい。
(実施例1)
図3〜図7の工程に従って、電子源を作製した。
ガラス製の基板11上にスパッタ成膜法によりPt/Ti膜を30nm/10nmの厚さで形成し、所望のパターンでレジストを形成後、ミリング法により不要な部分をエッチングし、縦×横=300μm×50μmの素子電極2と95μm×100μmの素子電極3を10μmの間隔をあけて対向して設置した(図3)。本電極は縦×横=600μm×200μmピッチで、それぞれ768×3840対形成した。
次に、SUS#200のスクリーン版を用いて電極作製済みの基板11上にAgの感光性樹脂ペースト(導電体ペースト)をスクリーン印刷法で塗布し、100℃で15分ほど保持し、乾燥させた。塗膜は乾燥後の膜厚が10μmであった。該Agの感光性樹脂ペースト膜の露光、現像を行い50μmの線幅に形成し、導電層前駆体パターン12aを形成した(図4)。
次にSUS#145のスクリーン版を用いて該基板11上にPbO系ガラスの感光性樹脂ペースト(誘電体ペースト)を塗布し、90℃で15分ほど保持し、乾燥させた。塗膜は基板11上から測定して35μm程度である。膜厚を稼ぐためにPbO系ガラスの感光性樹脂ペースト(誘電体ペースト)をSUS#200のスクリーン版を用いてもう一度塗布、乾燥を行い、トータル50μmの乾燥膜厚を得た。PbO系の感光性樹脂ペーストを導電層前駆体パターン12aと直交するようなストライプパターンで520μm幅に露光、現像を実施し、誘電層前駆体パターン13aを形成した。該誘電層前駆体パターン13aには、幅方向のセンターに100μm角の貫通孔が形成されていて貫通孔には電極2が露出している(図5)。
こうして形成された基板11を焼成炉に投入し、10℃/分の昇温レートで420℃まで昇温し、この温度で20分間保持した後、10℃/分の昇温レートで500℃まで昇温し、10分間保持した。その後、室温まで40分で降下させ、下配線12と絶縁層13を得た。
本実施例において用いたPbO系の誘電体ペーストのガラス微粒子の軟化点は510℃、焼結開始温度は480℃、樹脂成分の分解温度は400℃、Agの導電体ペーストの樹脂成分の分解温度は400℃である。さらに、形成された絶縁層13上にストライプパターンに沿って、スクリーン印刷によって幅300μmのAgストライプパターンを印刷し、乾燥、焼成して上配線14を形成し、配線基板を得た(図6)。
以上のように作製された配線基板に前述のようにして、素子電極2、3間に、電子放出部を有する導電性膜4を形成して、図7に示される電子源を作製した。
本実施例で作製された電子源は、下配線12と絶縁層13とをその焼成工程を分けて形成した従来の場合に比べて、下配線12と上配線14との間での絶縁性能はより良好であり、また、上下配線の材料としてAgを用いたが、素子電極2、3付近で検出されるAgの量もより少なかった。
また、本実施例で作製された電子源を用いた画像表示装置においても、表示性能の良好な信頼性の一層向上されたものであった。
(実施例2)
実施例1と同様に基板11上に素子電極2,3を形成した後、SUS#400カレンダー加工のスクリーン版を用いて電極作製済みのガラス基板上にAuペースト(エチルセルソース樹脂を樹脂成分として使用)を線幅80μmでスクリーン印刷法で塗布し、100℃で10分ほど保持し乾燥させて導電層前駆体パターン12aを形成した(図4)。塗膜は乾燥後の膜厚が13μmであった。
次にSUS#145のスクリーン版を用いて該基板11上にBiO系ガラスの感光性樹脂ペースト(誘電体ペースト)を塗布し、90℃で15分ほど保持し乾燥させた。塗膜は基板11上から測定して35μm程度であった。膜厚を稼ぐためにBiO系ガラスの感光性樹脂ペースト(誘電体ペースト)をSUS#200のスクリーン版を用いてもう一度塗布し、乾燥させてトータル50μmの乾燥膜厚を得た。上記感光性樹脂ペースト(誘電体ペースト)を導電層前駆体パターン12aと直交するようなストライプパターンで520μm幅に露光、現像を実施し、誘電層前駆体パターン13aを形成した(図5)。該誘電層前駆体パターン13bには、幅方向のセンターに100μm角の貫通孔が形成されていて貫通孔には素子電極2が露出している。
こうして形成された基板を焼成炉に投入し、10℃/分の昇温レートで410℃まで昇温し、この温度で20分間保持した。次に、10℃/分の昇温レートで490℃まで昇温し10分間保持した。その後、室温まで40分で降下させ、下配線12と絶縁層13を得た。
本実施例において用いたBiO系の誘電体ペーストのガラス微粒子の軟化点は500℃、焼結開始温度は470℃、樹脂成分の分解温度は400℃であり、Auペーストの樹脂成分の分解温度は360℃である。さらに、形成された絶縁層13上にストライプパターンに沿って、スクリーン印刷によって幅300μmのAgストライプパターンを印刷し、乾燥後、焼成して上配線14を形成し、配線基板を得た(図6)。
以上のように作製された配線基板に前述のようにして、素子電極2、3間に、電子放出部を有する導電性膜4を形成して、図7に示される電子源を作製した。
本実施例で作製された電子源においても、下配線12と絶縁層13とをその焼成工程を分けて形成した従来の場合に比べて、下配線12と上配線14との間での絶縁性能はより良好であった。
また、本実施例で作製された電子源を用いた画像表示装置においても、表示性能の良好な信頼性の一層向上されたものであった。
本発明にかかる焼成工程の温度プロファイルである。 本発明による電子源を構成する電子放出素子の一例の構成を示す模式図である。 本発明の電子源の製造方法の一例の工程図である。 本発明の電子源の製造方法の一例の工程図である。 本発明の電子源の製造方法の一例の工程図である。 本発明の電子源の製造方法の一例の工程図である。 本発明による電子源の一例の構成を示す模式図である。 図7の電子源を用いてなる画像表示装置の一例の構成を示す図である。 従来の感光性ペーストを用いた厚膜の配線の形成工程を示す断面模式図である。
符号の説明
1 基板
2,3 素子電極
4 導電性膜
5 電子放出部
11 基板
12 下配線
12a 導電層前駆体パターン
13 絶縁層
13a 絶縁層前駆体パターン
14 上配線
15 電子放出素子
16 リアプレート
17 支持枠
18 フェースプレート
19 蛍光膜
20 メタルバック
21 高圧電源
91 基板
92 感光性ペースト
93 マスク
94 露光部
95 配線パターン

Claims (5)

  1. 基板上に、少なくとも樹脂成分と導電体微粒子とガラス微粒子とからなる導電体ペーストを用いて導電層前駆体パターンを形成する工程と、
    少なくとも樹脂成分とガラス微粒子とからなる誘電体ペーストを用いて、上記導電層前駆体パターンの少なくとも一部を覆う誘電層前駆体パターンを形成する工程と、
    上記導電層前駆体パターンと誘電層前駆体パターンとを同時に焼成する焼成工程とを有する、少なくとも一部で導電層と誘電層とが積層する積層体の形成方法であって、
    上記焼成工程において、焼成温度を、上記導電ペーストの樹脂成分の分解温度以上及び誘電体ペーストの樹脂成分の分解温度以上であって、誘電体ペーストのガラス微粒子の焼結開始温度未満の温度領域にて所定の時間保持した後、
    該ガラス微粒子の焼結開始温度以上、軟化点未満の温度領域にて焼成を行うことを特徴とする積層体の形成方法。
  2. 上記導電体ペーストが感光性ペーストである請求項1に記載の積層体の形成方法。
  3. 上記導電体ペーストが導電体微粒子として銀微粒子を含有する請求項1または2に記載の積層体の形成方法。
  4. 基板上に複数の電子放出素子と、絶縁層を介して互いに交差し、該電子放出素子をマトリクス配線する複数の下配線と上配線とを有する電子源の製造方法であって、上記下配線と絶縁層とを、請求項1〜3のいずれかに記載の積層体の形成方法により形成することを特徴とする電子源の製造方法。
  5. 基板上に複数の電子放出素子と、絶縁層を介して互いに交差し、該電子放出素子をマトリクス配線する複数の下配線と上配線とを有する電子源と、上記電子放出素子から放出された電子の照射によって発光する発光部材を有する画像形成部材とを備えた画像表示装置の製造方法であって、上記電子源を請求項4に記載の電子源の製造方法により製造することを特徴とする画像表示装置の製造方法。
JP2004251412A 2004-08-31 2004-08-31 積層体の形成方法及びこれを用いた電子源、画像表示装置の製造方法 Expired - Fee Related JP4508785B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004251412A JP4508785B2 (ja) 2004-08-31 2004-08-31 積層体の形成方法及びこれを用いた電子源、画像表示装置の製造方法
US11/212,639 US7470554B2 (en) 2004-08-31 2005-08-29 Forming method of stacking structure and manufacturing method of electron source and image display apparatus using such method
KR1020050079188A KR100740179B1 (ko) 2004-08-31 2005-08-29 적층 구조체의 형성방법, 그리고, 이 방법을 이용한 전자원및 화상표시장치의 제조방법
CNB2005100990055A CN100459015C (zh) 2004-08-31 2005-08-31 叠层体的形成方法及使用了此叠层体的电子源、图像显示装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004251412A JP4508785B2 (ja) 2004-08-31 2004-08-31 積層体の形成方法及びこれを用いた電子源、画像表示装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006073208A JP2006073208A (ja) 2006-03-16
JP4508785B2 true JP4508785B2 (ja) 2010-07-21

Family

ID=35943901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004251412A Expired - Fee Related JP4508785B2 (ja) 2004-08-31 2004-08-31 積層体の形成方法及びこれを用いた電子源、画像表示装置の製造方法

Country Status (4)

Country Link
US (1) US7470554B2 (ja)
JP (1) JP4508785B2 (ja)
KR (1) KR100740179B1 (ja)
CN (1) CN100459015C (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100922810B1 (ko) * 2007-12-11 2009-10-21 주식회사 잉크테크 흑화 전도성 패턴의 제조방법
JPWO2010143614A1 (ja) * 2009-06-10 2012-11-22 旭硝子株式会社 太陽電池モジュールの製造方法
KR102584993B1 (ko) * 2018-02-08 2023-10-05 삼성전기주식회사 커패시터 부품 및 그 제조방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS594095A (ja) * 1982-06-30 1984-01-10 株式会社日立製作所 混成集積回路の製造方法
JPH07135386A (ja) * 1993-11-09 1995-05-23 Toray Ind Inc セラミックス・グリーンシート上にパターンを形成する方法
JP2001093404A (ja) * 1999-07-21 2001-04-06 Sharp Corp 電子源及びその製造方法
JP2002198626A (ja) * 2000-12-27 2002-07-12 Kyocera Corp 低温焼成セラミック回路基板の製造方法
JP2003101178A (ja) * 2001-09-25 2003-04-04 Kyocera Corp 貫通導体用組成物
JP2003133689A (ja) * 2001-08-03 2003-05-09 Canon Inc 部材パターンの製造方法、及び、配線、回路基板、電子源、画像形成装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11135904A (ja) * 1997-08-29 1999-05-21 Dainippon Printing Co Ltd 厚膜電極
JP2000311600A (ja) * 1999-02-23 2000-11-07 Canon Inc 電子源、画像形成装置並びに配線基板の製造方法および該製造方法を用いた電子源、画像形成装置並びに配線基板
JP3397738B2 (ja) 1999-02-25 2003-04-21 キヤノン株式会社 電子源および画像形成装置
WO2002019369A1 (fr) * 2000-08-30 2002-03-07 Matsushita Electric Industrial Co., Ltd. Unite d'affichage a plasma et son procede de fabrication
US6653232B2 (en) * 2001-08-03 2003-11-25 Canon Kabushiki Kaisha Method of manufacturing member pattern and method of manufacturing wiring, circuit substrate, electron source, and image-forming apparatus

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS594095A (ja) * 1982-06-30 1984-01-10 株式会社日立製作所 混成集積回路の製造方法
JPH07135386A (ja) * 1993-11-09 1995-05-23 Toray Ind Inc セラミックス・グリーンシート上にパターンを形成する方法
JP2001093404A (ja) * 1999-07-21 2001-04-06 Sharp Corp 電子源及びその製造方法
JP2002198626A (ja) * 2000-12-27 2002-07-12 Kyocera Corp 低温焼成セラミック回路基板の製造方法
JP2003133689A (ja) * 2001-08-03 2003-05-09 Canon Inc 部材パターンの製造方法、及び、配線、回路基板、電子源、画像形成装置の製造方法
JP2003101178A (ja) * 2001-09-25 2003-04-04 Kyocera Corp 貫通導体用組成物

Also Published As

Publication number Publication date
US20060046474A1 (en) 2006-03-02
CN100459015C (zh) 2009-02-04
US7470554B2 (en) 2008-12-30
KR20060050734A (ko) 2006-05-19
JP2006073208A (ja) 2006-03-16
CN1763888A (zh) 2006-04-26
KR100740179B1 (ko) 2007-07-16

Similar Documents

Publication Publication Date Title
JP4920925B2 (ja) 電子放出素子及びそれを用いた電子源並びに画像表示装置および情報表示再生装置とそれらの製造方法
US20090237570A1 (en) Electron-emitting device, electron source, and image display apparatus, and method for manufacturing the same
US7807334B2 (en) Substrate having fine line, electron source and image display apparatus
US7298079B2 (en) Electron source and an image display device including the electron source
US7314768B2 (en) Formation method of electroconductive pattern, and production method of electron-emitting device, electron source, and image display apparatus using this
KR100740179B1 (ko) 적층 구조체의 형성방법, 그리고, 이 방법을 이용한 전자원및 화상표시장치의 제조방법
JP3703448B2 (ja) 電子放出素子、電子源基板、表示装置及び電子放出素子の製造方法
JP2006215533A (ja) 平板ディスプレイ装置及びその製造方法
US8269210B2 (en) Cathode assembly containing an ultraviolet light-blocking dielectric layer
EP2120245A1 (en) Electron emitter and image display apparatus
JP4227601B2 (ja) 導電性パターンの形成方法、これを用いた電子放出素子、電子源及び画像表示装置の製造方法
JP2007157516A (ja) 薄膜の製造方法及び電子放出素子の製造方法
KR100559539B1 (ko) 부재패턴의 제조방법, 배선구조체의 제조방법, 전자원의 제조방법 및 화상표시장치의 제조방법
JP2004253236A (ja) 冷陰極表示装置の製造方法および冷陰極表示装置
JP2010067387A (ja) 電子源および画像表示装置
JP3848228B2 (ja) 配線装置の製造方法、電子源基板の製造方法及び画像表示装置の製造方法
JP4818802B2 (ja) 電子放出源の製造方法
JP3880551B2 (ja) 配線構造体の製造方法、電子源の製造方法、及び、画像表示装置の製造方法
JP2010009965A (ja) 電子放出素子とその製造方法、電子源及び画像表示装置
JP2006134592A (ja) 電子放出素子、電子源、及び、画像形成装置の製造方法
JP2008077960A (ja) 電子源及びその製造方法
JP2006019248A (ja) 電子放出素子、電子源、画像表示装置、及び電子放出素子の製造方法
KR20050104548A (ko) 전계 방출 표시장치 및 그 제조방법
KR20050096524A (ko) 보조 전극의 확산 방지층을 갖는 전자방출소자 및 그의형성 방법
KR20070004343A (ko) 전자방출소자 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070823

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100420

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100427

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140514

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees