KR100735614B1 - 전압 공급 장치 및 그 동작 방법 - Google Patents

전압 공급 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR100735614B1
KR100735614B1 KR1020060003831A KR20060003831A KR100735614B1 KR 100735614 B1 KR100735614 B1 KR 100735614B1 KR 1020060003831 A KR1020060003831 A KR 1020060003831A KR 20060003831 A KR20060003831 A KR 20060003831A KR 100735614 B1 KR100735614 B1 KR 100735614B1
Authority
KR
South Korea
Prior art keywords
voltage
current path
auxiliary current
data
auxiliary
Prior art date
Application number
KR1020060003831A
Other languages
English (en)
Inventor
이동혁
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060003831A priority Critical patent/KR100735614B1/ko
Priority to US11/521,652 priority patent/US7616033B2/en
Priority to CNA2006101717750A priority patent/CN101000799A/zh
Application granted granted Critical
Publication of KR100735614B1 publication Critical patent/KR100735614B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 전압공급장치 및 그 동작방법을 개시한다. 전압공급장치는 전압을 제공하는 전압 공급부, 상기 전압을 전원으로 동작하는 다수의 전류소모부 및 상기 다수의 전류소모부가 동작하여 상기 전압으로부터 메인 전류경로가 형성되기 전에 상기 전압으로부터 보조 전류경로를 형성하는 보조 전류소모부를 구비한다. 본 발명에 따른 전압공급장치는 출력전압의 전압강하 없이 일정한 전압을 공급할 수 있다.
전압공급장치, 반도체 메모리, 메인 전류경로, 전압강하

Description

전압 공급 장치 및 그 동작 방법{Voltage supplying apparatus and method thereof}
도 1은 종래의 일반적인 전압 공급장치를 나타낸 도면이다.
도 2은 본 발명의 기술적 사상을 나타내는 전압 공급장치를 나타낸다.
도 3은 본 발명의 일실시예에 따른 반도체 디바이스의 데이터전원 전압 공급 장치의 블록도이다.
도 4는 도 3의 데이터전원전압 공급장치의 동작을 설명하는 타이밍도이다.
도 5는 본 발명의 다른 일실시예에 따른 반도체 디바이스의 부스팅전압공급장치의 블록도이다.
도 6은 도 5의 부스팅전압공급장치의 동작을 설명하는 타이밍도이다.
본 발명은 전압공급장치에 관한 것으로, 특히 안정적인 전압을 공급하는 전압공급장치 및 그 동작 방법에 관한 것이다.
일반적으로 전자 장치는 외부에서 공급되는 전압을 전원으로 이용해 동작한다. 특히 반도체 디바이스는 쓰기/읽기 동작을 위해서 외부에서 공급되는 전압을 이용해 더 높은 전압 또는 더 낮은 전압을 필요로 한다. 이를 위해 반도체 디바이스내에는 외부에서 인가되는 전압을 이용해 쓰기/읽기 동작에 필요한 전압을 발생하기 위한 내부 전압 발생기들이 포함되어 있다.
도 1은 종래의 일반적인 전압공급장치를 나타내는 도면이다. 도1의 전압공급장치(100)는 전압공급부(110)와 다수의 전류소모부(120-1~3) 및 파워 커패시터(130)를 포함한다. 여기서, 전압공급장치(100)는 반도체 디바이스의 내부에 탑재 될 수 있다.
전압공급부(110)는 외부에서 인가되는 전압이 공급되는 패드(PAD) 또는 내부동작에 필요한 전압을 발생하는 전압 발생기일수도 있다.
다수의 전류소모부(120-1~3)는 내부 동작에 필요한 내부 회로들로서 상기 전압공급부에서 공급되는 전압을 전원으로 하여 정해진 동작을 한다.
파워 커패시터(130)는 전압공급부(110)에서 공급되는 전압을 이용해 상기 다수의 전류소모부에서 필요로 하는 전류를 축적한다.
이상적인 전압공급부(110)는 다수의 전류소모부(120-1~3)가 동작할 때 소모되는 전류를 충분히 공급해주며 안정적으로 일정한 전압레벨을 공급해야만 한다. 하지만, 다수의 전류소모부(120-1~3)에서 많은 전류를 한번에 소모하는 순간에는 전압공급부(110)에서 공급되는 전압 레벨이 낮아지는 현상이 나타난다. 이하 이런 현상을 Voltage drop 또는 전압강하라 한다. 특히 고속의 동작을 요구하는 반도체 디바이스에서 상기와 같은 Voltage drop 현상은 동작 특성에 나쁜 영향을 미치게 된다.
상기와 같은 Voltage drop 현상에 따른 반도체 디바이스의 동작 특성의 저하를 방지하기 위해 미국등록특허 6,504,783에서는 실제 전류소모부에서 전류가 소모되는 동작시점 이전에 내부전압발생기의 드라이버를 오버드라이브하여 내부전압의 Voltage drop 을 억제하는 방법을 개시하고 있다. 또한 일반적으로는 파워 커패시터를 최대한 크게 설계하여 저장용량을 키우거나 파워 전송라인을 강화하는 방법 등을 사용하여 Voltage drop 현상을 억제한다.
하지만, 전류소모부의 동작 전에 전압발생부를 동작하게 하면 전류소모부에서 전류소모가 발생하지 않음에도 전류를 공급해주므로 오히려 전압이 Overshooting되어 반도체 디바이스의 동작특성에 악영향을 발생시킬 수 있는 문제점이 발생한다. 또한 파워 커패시터의 면적을 최대화 하여 전압을 안정화하는 것도 반도체 디바이스의 크기를 증가시키는 문제점을 발생한다.
본 발명의 목적은 안정적인 전압을 공급하는 전압공급장치를 제공함에 있다.
본 발명의 또 다른 목적은 안정적인 전압을 공급하는 전압 공급장치의 동작 방법을 제공함에 있다.
본 발명에 따른 전압공급장치는 전압을 제공하는 전압 공급부, 상기 전압을 전원으로 동작하는 다수의 전류소모부 및 상기 다수의 전류소모부가 동작하여 상기 전압으로부터 메인 전류경로가 형성되기 전에 상기 전압으로부터 보조 전류경로를 형성하는 보조 전류소모부를 구비한다. 또한 상기 보조 전류경로는 상기 메인 전류경로와 오버랩되어 차단된다.
본 발명의 바람직한 일실시예에 따른 반도체 디바이스의 데이터전원전압공급장치는 데이터 전원 전압을 공급하는 전압공급부, 읽기 명령에 응답해서 상기 데이터 전원 전압을 전원으로 데이터를 출력하는 데이터 출력버퍼 및 상기 데이터 출력버퍼의 동작에 의한 메인 전류경로가 형성되기 전에 상기 데이터전원전압으로부터 데이터접지전압으로 보조 전류경로를 형성하는 보조 전류소모부를 구비한다. 상기 보조 전류소모부는 상기 출력버퍼의 인에이블신호에 응답해서 자동펄스를 발생하는 보조 전류제어신호 발생수단과 상기 자동펄스에 응답해서 상기 보조 전류경로를 형성 또는 차단하는 스위치를 구비한다. 또한 상기 보조 전류소모부는 상기 스위치와 데이터접지전압사이에 저항을 더 구비한다.
본 발명의 바람직한 다른 일실시예에 따른 반도체 디바이스의 부스팅 전압공급장치는 부스팅 전압을 발생하는 부스팅 전압 발생기;
엑티브 명령에 응답해서 상기 부스팅 전압을 전원으로 동작하는 다수의 워드라인 드라이버부, 상기 다수의 워드라인 드라이버가 상기 부스팅전압으로 워드라인을 구동하기위한 메인 전류경로가 형성되기 전에 상기 부스팅전압으로부터 접지전압으로 보조 전류경로를 형성한 후 상기 메인 전류경로가 형성된 후 상기 보조 전류경로를 차단하는 보조 전류소모부를 구비한다. 상기 보조 전류소모부는 상기 엑 티브 명령에 응답해서 발생하는 엑티브신호에 응답해서 자동펄스를 발생하는 보조전류 제어신호발생수단과 상기 자동펄스에 응답해서 상기 보조 전류경로를 형성 또는 차단하는 스위치를 구비한다. 또한 상기 보조 전류소모부는 상기 스위치와 상기 접지전압 사이에 저항을 더 구비한다.
본 발명에 따른 전압공급장치의 동작방법은 전압을 공급하는 전압공급부 및 상기 전압을 전원으로 동작하는 전류소모부를 구비하며, 상기 전압으로부터 접지전압으로 보조 전류경로를 형성하는 단계, 상기 전압을 전원으로 상기 전류소모부를 동작하여 상기 보조 전류경로와 오버랩되도록 메인 전류경로를 형성하는 단계 및 상기 메인 전류경로가 형성된 후 상기 보조 전류경로를 차단하는 단계를 구비한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다
도 2는 본 발명의 기술적 사상에 따른 전압공급장치를 나타내는 도면이다. 도 2를 참조하면, 본 발명에 따른 전압공급장치(200)는 전압공급부(210), 보조 전류소모부(230), 및 다수의 전류소모부(220-1~3)를 포함한다.
전압공급부(210)는 외부에서 공급되는 전압을 보조 전류소모부(230) 및 다수의 전류소모부(220-1~3)에 전달하는 패드(Pad) 또는 보조 전류소모부(230) 및 다수의 전류소모부(220-1~3)의 동작에 필요한 내부전압을 생성하는 내부전압 발생기 중의 하나이다. 상기 전압공급부(210)는 외부공급전압 또는 내부발생전압을 파워라인(211)을 통해 상기 보조 전류소모부(230)와 상기 다수의 전류소모부(220-1~3)의 전원으로 공급한다.
보조 전류소모부(230)는 상기 전압공급부(210)로부터 전압을 공급 받아 상기 다수의 전류소모부가 동작하기 전에 일정 시간동안만 기준접지전압으로 보조 전류경로(Ia)를 형성하여 전류를 소모한다. 상기 일정 시간동안이 지난 후에는 상기 보조 전류경로를 차단한다.
다수의 전류소모부(220-i)는 상기 전압공급부에서 공급되는 전압을 전원으로 동작하는 내부 회로들로서 정해진 동작을 수행할 때 기준접지 전압으로 메인 전류경로가 형성되어 메인 소모전류(Im)를 소모한다.
상기 보조 전류소모부(230)는 상기 다수의 전류소모부의 동작에 따른 급격한 전류소모가 일어나기 전에 미리 일정시간동안만 상기 전압공급부(210)의 전압으로부터 기준접지전압으로 보조 전류경로(Ia)를 형성하여 전류를 소모한다. 즉, 상기 보조 전류소모부(230)는 상기 다수의 전류소모부에서 한번에 많은 양의 전류가 소모되기 전에 미리 상기 전압공급부(210)로부터 적당한 양의 전류를 소모하게 한 후 상기 다수의 전류소모부의 동작시점에 맞춰 전류경로를 차단한다. 이렇게 함으로써 상기 다수의 전류소모부에서 다량의 전류를 소모하기 이전에 상기 보조 전류소모부(230)를 통해 전압공급부로부터 전류를 소모하게 하여 자연스럽게 급격한 전류의 소모를 방지하여 Voltage drop현상을 방지할 수 있다. 바람직하게는 상기 보조 전류소모부의 보조 전류경로의 전류량(Ia)을 점진적으로 증가시킴으로써 상기 보조 전류 소모부의 전류소모에 의한 상기 전압공급부의 공급전압의 Voltage drop 현상은 최소화 할 수 있다.
이하 본 발명의 기술적 사상을 반도체 디바이스에 적용한 예를 들어 설명한 다. 상기 전압공급부가 외부에서 공급되는 데이터 출력전압을 내부회로들로 전달하는 패드일 수 있으며 이때 상기 다수의 전류소모부는 데이터를 출력하는 출력버퍼가 될 수 있다. 또한 상기 전압공급부는 워드라인에 공급되는 부스팅 전압을 발생하는 부스팅 전압발생기 일 수 있으며 이때 상기 다수의 전류소모부는 워드라인에 상기 부스팅 전압을 공급하여 상기 부스팅 전압발생기로부터 전류를 소모하는 워드라인드라이버이다.
도 3은 본 발명의 전압공급장치를 이용한 반도체 디바이스의 데이터 전압공급장치를 나타내는 블록도이다. 도 4는 도 3의 데이터 전압공급장치의 동작을 나타내는 타이밍도이다.
먼저 도 3을 참고로 그 구성을 설명하면,
데이터전원전압공급장치(300)는 데이터전원전압(VDDQ)패드(310), 데이터 출력버퍼(320) 및 보조 전류소모부(330)를 포함한다.
데이터전원전압(VDDQ)패드(310)는 반도체 디바이스의 외부에서 공급되는 데이터전원전압(VDDQ)을 파워라인(311)을 통해 데이터 출력버퍼(320) 및 보조 전류소모부(330)로 전송한다.
데이터 출력버퍼(320)는 읽기 명령에 응답해서 발생하는 출력버퍼인에이블신호(PTRST)와 데이터 출력의 기준이 되는 출력클럭(RCLK)에 응답해서 반도체 디바이스의 기억셀(미도시)에 저장된 데이터(DATA)를 반도체 디바이스 외부로 출력한다.
상기 데이터 출력버퍼는 외부로 데이터를 출력할 때 상기 데이터전원전압(VDDQ)으로부터 데이터기준전압(VSSQ)으로 메인전류경로(Im)를 형성한다. 설명의 편의를 위해 하나의 데이터 출력버퍼만 도시하였지만 통상적으로 반도체 디바이스는 한번의 읽기 명령에 의해 데이터를 출력하는 데이터 출력버퍼는 다수개를 포함하고 있다.
보조 전류소모부(330)는 제어신호발생수단(331)과 스위치소자(332)와 저항(333)을 포함한다. 상기 제어신호발생수단은 인버터들(IN1~3)과 낸드(ND1)을 포함하고, 상기 출력버퍼인에이블신호(PTRST)에 응답해서 상기 인버터들과 낸드에 의해 설정되는 넓이를 갖는 자동펄스(AP)를 발생한다. 상기 낸드는 상기 자동펄스의 상승시간을 제어할 수 있도록 저항소자(334)를 더 구비할 수 있다. 상기 스위치소자는 상기 자동펄스에 응답해서 턴온/오프하여 상기 데이터전원전압으로부터 상기 데이터기준전압으로 보조 전류경로(Ia)를 형성/차단한다. 상기 저항(333)은 상기 스위치소자(332)의 소스단자와 상기 데이터접지전압(VSSQ)사이에 위치하며, 상기 보조전류경로의 전류량을 제한하기위해 적당한 저항크기를 갖는다.
도 4를 참고로 도 3의 데이터전원전압공급장치의 동작을 설명한다. 먼저 클락(CLK)을 기준으로 입력되는 읽기 명령에 응답해서 일정시간후인 T1시점에서 출력버퍼인에이블신호(PTRST)가 하이로 인에이블 된다. 출력버퍼인에이블신호(PTRST)가 하이로 인에이블 하면 상기 보조전류소모부의 제어신호발생수단(331)은 인버터들(IN1~3)과 낸드(ND1)에 의해 하이로 인에이블하는 상기 자동펄스(AP)가 생성한다. 상기 자동펄스의 타임구간은 인버터들(IN1~3)의 지연량에 의해 조절가능하다. 또한 상기 자동펄스의 하이로 전이(transition)하는 시간(Th)은 상기 저항소자(334)에 의해 제어될 수 있다. 상기 자동펄스가 하이가 되면 상기 스위치소자(332) 가 턴온되어 데이터전원전압(VDDQ)으로부터 데이터접지전압(VSSQ)으로 보조 전류경로(Ia)가 형성된다.
상기 읽기 명령에 응답해서 출력데이터의 읽기 기준클럭(RCLK)이 상기 출력버퍼인에이블신호(PTRST)이후에 발생한다. 상기 데이터 출력버퍼는 상기 읽기 기준클럭(RCLK)에 맞춰 메모리 셀로부터 전송되는 데이터를 출력하게 된다. 즉 RCLK에 따라 상기 데이터 출력버퍼에서 상기 데이터전원전압으로부터 상기 데이터접지전압으로 메인 전류경로(Im)가 형성되고 상기 데이터전원전압으로부터 전류를 소모하게 된다. 상기 보조 전류소모부의 보조 전류경로(Ia)를 형성하는 상기 자동펄스는 상기 RCLK에 의해 상기 메인 전류경로가 형성되는 시점에 맞춰 로우로 전이한다. 즉, 상기 보조 전류경로는 상기 데이터출력버퍼가 전류를 소모하는 시점에 맞춰 차단된다. 상기 보조전류경로의 차단은 상기 메인 전류경로와 약간 겹친(tov) 후 차단되는 것이 상기 데이터전원전압부의 전류소모의 연속성이 유지 하는 것이 바람직하다. 이는 보조전류제어수단의 인버터들의 지연량을 조절함으로써 제어할 수 있다. 또한 상기 보조전류경로의 소모 전류량은 메인 전류경로의 전류소모량보다 작은 것이 바람직하다.
상기와 같이 다수의 데이터출력버퍼에 의해 데이터가 한꺼번에 출력될 때 메인 전류가 소모되는 시점보다 앞서 상기 보조 전류소모부에서 보조 전류를 소모하게 한 후 실제 메인 전류의 소모가 일어나는 시점에 상기 보조 전류소모부의 전류경로를 차단함으로써 데이터전원전압의 Volatge drop을 방지할 수 있다.
도 5은 본 발명의 전압공급장치를 반도체 디바이스의 부스팅 전압공급장치로 적용한 경우의 블록도이다. 도 6은 도 5의 부스팅 전압공급장치의 동작을 나타내는 타이밍도이다.
이하 도 5와 6을 참고하여 부스팅전압공급장치의 구성 및 동작을 설명한다.
부스팅전압공급장치(500)는 부스팅전압발생기(510), 워드라인드라이버(520), 및 보조 전류소모부(530)를 포함한다.
부스팅전압발생기(510)는 외부에서 공급되는 전압을 이용해 워드라인의 활성화에 필요한 부스팅 전압(VPP)을 생성하고 상기 부스팅 전압을 파워라인(511)을 통하여 워드라인 드라이버(520) 및 보조전류소모부(530)의 전원으로 공급한다.
워드라인드라이버(520)는 엑티브명령에 응답해서 발생하는 엑티브신호(ACT)와 디코딩된 어드레스 신호(DRA)에 응답해서 해당 워드라인을 상기 부스팅 전압(VPP)으로 구동한다. 워드라인을 부스팅 전압으로 구동하는 순간 즉, 메인 전류경로(Im)가 형성되는 순간 많은 양의 전류가 부스팅전압으로부터 기준전압으로 소모된다. 설명의 편의를 위해 하나의 워드라인드라이버(520)만을 도시했지만 통상적으로 워드라인드라이버는 복수개이다.
보조 전류소모부(530)는 보조전류제어신호발생수단(531)과 스위치소자(532) 및 저항(533)을 포함한다. 상기 보조전류제어수단은 상기 엑티브명령에 응답해서 인버터들(IN1~3)과 낸드(ND1)을 통해 적당한 넓이를 갖는 자동펄스(AP)를 생성하고 상기 스위치소자의 온/오프를 제어하여 부스팅전압으로부터 기준전압으로 보조전류경로(Ia)를 형성/차단한다. 이하의 구성은 도 3과 동일하므로 자세한 설명은 생략한다.
도 6을 참고로 도 4의 부스팅전압공급장치의 동작을 설명한다. 먼저 클럭을 기준으로 입력되는 엑티브(Active)명령에 응답해서 일정시간후인 T1시점에 엑티브를 나타내는 활성화신호(ACT)가 하이로 인에이블 된다. ACT가 하이로 인에이블 되면 상기 보조전류제어신호발생수단은 일정 넓이의 하이를 갖는 자동펄스(AP)를 생성한다. 상기 AP에 의해 스위치소자(532)가 턴온되어 상기 보조전류경로(Ia)를 형성한다.
이후 상기 워드라인드라이버는 워드라인 선택을 위한 디코딩 어드레스(DRA)와 상기 엑티브 명령에 응답해서 해당 워드라인을 활성화한다. 즉, 워드라인이 활성화 될 때 상기 부스팅 전압으로부터 기준전압으로 메인 전류경로(Ia)가 형성된다. 도 4에서와 마찬가지로, 상기 보조 전류경로(Ia)는 상기 워드라인드라이버의 메인 전류경로(Im)와 약간 오버랩(tov)된 후 상기 자동펄스(AP)가 로우로 전이함에 의해 차단된다.
도 3과 5의 데이터 전압공급장치 및 부스팅전압공급장치는 각각 데이터전압패드(310) 또는 부스팅전압발생기(510)와 보조 전류소모부(330,530)사이에 파워 커패시터를 더 포함할 수 있다.
이상에서 본 발명의 기술적 사상을 반도체 디바이스에 적용한 것을 예로 들어 설명했지만, 외부에서 전압을 공급받아 동작하는 전자 디바이스에도 본 발명의 기술적 사상을 적용할 수 있다는 것은 이 기술분야에 속하는 통상의 지식을 가진 자라면 쉽게 이해할 수 있을 것이다. 따라서 본 발명의 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명과 같은 전압공급장치 및 그 동작 방법은 일정한 전압을 안정적으로 공급할 수 있기 때문에 특정 시간에 많은 전류를 소모하며 고속 동작하는 반도체 디바이스의 안정적인 동작 특성을 확보할 수 있는 장점이 있다.

Claims (20)

  1. 전압을 제공하는 전압 공급부;
    상기 전압을 전원으로 동작하는 다수의 전류소모부; 및
    상기 다수의 전류소모부가 동작하여 상기 전압으로부터 메인 전류경로가 형성되기 전에 상기 전압으로부터 보조 전류경로를 형성하는 보조 전류소모부를 구비하는 전압 공급장치.
  2. 제 1항에 있어서, 상기 보조 전류소모부의 상기 보조 전류경로는 상기 다수의 전류소모부가 동작하면 차단되는 것을 특징으로 하는 전압 공급장치.
  3. 제 1항에 있어서, 상기 보조 전류 경로와 상기 메인 전류 경로가 일정시간 오버랩되어 형성되는 것을 특징으로 하는 전압공급장치.
  4. 제 1항에 있어서, 상기 보조 전류소모부는 상기 보조 전류경로를 형성/차단하는 스위치와 상기 보조 전류경로의 전류량을 제한하는 전류 리미터를 구비하는 것을 특징으로 하는 전압공급장치.
  5. 데이터 전원 전압을 공급하는 전압공급부;
    읽기 명령에 응답해서 상기 데이터 전원 전압을 전원으로 데이터를 출력하는 데이터 출력버퍼 및
    상기 데이터 출력버퍼의 동작에 의한 메인 전류경로가 형성되기 전에 상기 데이터전원전압으로부터 데이터접지전압으로 보조 전류경로를 형성하는 보조 전류소모부를 구비하는 것을 특징으로 하는 반도체 디바이스의 데이터전원전압 공급장치.
  6. 제 5항에 있어서, 상기 전압공급부는 외부에서 인가되는 상기 데이터 전원전압을 공급받는 패드인 것을 특징으로 하는 반도체 디바이스의 데이터 전압 공급장치.
  7. 제 5항에 있어서, 상기 메인 전류경로는 상기 읽기 명령에 의해 발생하는 출력버퍼인에이블 신호와 데이터 출력기준클럭에 의해 데이터를 외부로 출력할 때 형성되며, 상기 보조 전류경로는 상기 메인 전류경로의 형성과 오버랩 된 후 차단되는 것을 특징으로 하는 반도체 디바이스의 데이터 전압 공급장치.
  8. 제 7항에 있어서,, 상기 보조 전류소모부는 출력버퍼인에이블 신호에 응답해서 자동펄스를 생성하는 보조 전류제어 발생수단, 상기 자동펄스에 응답해서 상기 보조 전류경로를 형성 또는 차단하는 스위치를 구비하는 것을 특징으로 하는 반도체 디바이스의 데이터 전압 공급장치.
  9. 제 8항에 있어서, 상기 보조 전류소모부는 상기 스위치 소자와 상기 데이터접지전압사이에 위치하는 저항을 더 구비하는 것을 특징으로 하는 반도체 디바이스의 데이터 전압 공급장치.
  10. 제 9항에 있어서, 상기 자동펄스에 응답해서 형성되는 상기 보조 전류 경로는 서서히 상기 스위치가 턴온 되는 것을 특징으로 하는 반도체 디바이스의 데이터전원전압 공급장치.
  11. 부스팅 전압을 발생하는 부스팅 전압 발생기;
    엑티브 명령에 응답해서 상기 부스팅 전압을 전원으로 동작하는 다수의 워드라인 드라이버부;
    상기 다수의 워드라인 드라이버가 상기 부스팅전압으로 워드라인을 구동하기위한 메인 전류경로가 형성되기 전에 상기 부스팅전압으로부터 접지전압으로 보조 전류경로를 형성한 후 상기 메인 전류경로가 형성된 후 상기 보조 전류경로를 차단하는 보조 전류소모부를 구비하는 반도체 디바이스의 부스팅 전압 공급 장치.
  12. 제 11항에 있어서, 상기 메인 전류경로를 통해 소모되는 전류량은 상기 보조 전류경로를 통해 소모되는 전류량보다 많은 것을 특징으로 하는 반도체 디바이스의 부스팅 전압 공급 장치.
  13. 제 11항에 있어서, 상기 보조 전류소모부는 상기 엑티브 명령에 응답해서 활성화되는 엑티브신호에 응답해서 자동펄스를 발생하는 보조 전류제어신호발생수단과 상기 자동펄스에 응답해서 상기 보조 전류경로를 형성 또는 차단하는 스위치를 구비하는 것을 특징으로 하는 반도체 디바이스의 부스팅 전압 공급 장치.
  14. 제 13항에 있어서, 상기 보조 전류소모부는 상기 스위치와 상기 접지전압사이에 저항을 더 구비하는 것을 특징으로 하는 반도체 디바이스의 부스팅 전압 공급 장치.
  15. 전압공급 패드나 전압 발생기로부터 제공되는 전압을 사용전원으로서 받아 설정된 동작을 행하기 위한 동작 부하부를 갖는 전압 사용장치에 있어서:
    상기 동작 부하부의 부하 변동 시 상기 제공되는 전압의 전압강하 현상을 최소화 또는 감소시키기 위하여, 상기 동작 부하부가 상기 설정된 동작을 행하는데 필요한 동작 전류를 소모하기 이전에 서브 전류 경로를 일정타임 구간동안 형성하여 상기 전압에 의한 서브 전류가 상기 서브 전류 경로에서 미리 소모되도록 하는 서브 동작 부하부를 구비하는 전압 사용장치.
  16. 제 15항에 있어서, 상기 전압 사용장치가 반도체 메모리 장치에 채용될 경우에, 상기 동작 부하부는 입출력 버퍼, 워드라인 드라이버, 또는 센스앰프 중에서 선택된 하나 이상이 됨을 특징으로 하는 전압 사용장치.
  17. 전압을 공급하는 전압공급부 및 상기 전압을 전원으로 동작하는 전류소모부를 구비하는 전압공급장치의 동작방법에 있어서,
    상기 전압으로부터 접지전압으로 보조 전류경로를 형성하는 단계;
    상기 전압을 전원으로 상기 전류소모부를 동작하여 상기 보조 전류경로와 오버랩되도록 메인 전류경로를 형성하는 단계 및
    상기 메인 전류경로가 형성된 후 상기 보조 전류경로를 차단하는 단계를 구비하는 전압공급장치의 동작방법.
  18. 제 17항에 있어서, 상기 보조 전류경로를 통해 소모되는 전류량은 상기 메인 전류경로를 통해 소모되는 전류량보다 작은 것을 특징으로 하는 전압공급장치의 동작방법.
  19. 제 17항에 있어서, 상기 전압공급부가 데이터전원전압을 공급하는 패드인 경우 상기 전류소모부는 데이터 출력버퍼이며, 상기 데이터 출력버퍼에서 상기 메인 전류 경로가 형성되는 것을 특징으로 하는 전압공급장치의 동작방법.
  20. 제 18항에 있어서, 상기 전압공급부가 워드라인 부스팅 전압 발생기인 경우 상기 전류소모부는 워드라인 드라이버이며, 상기 워드라인 드라이버에서 상기 메인 전류경로가 형성되는 것은 특징으로 하는 전압공급장치의 동작방법.
KR1020060003831A 2006-01-13 2006-01-13 전압 공급 장치 및 그 동작 방법 KR100735614B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060003831A KR100735614B1 (ko) 2006-01-13 2006-01-13 전압 공급 장치 및 그 동작 방법
US11/521,652 US7616033B2 (en) 2006-01-13 2006-09-15 Apparatus and method for supplying voltage in semiconductor device
CNA2006101717750A CN101000799A (zh) 2006-01-13 2006-12-29 在半导体器件中提供电压的装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060003831A KR100735614B1 (ko) 2006-01-13 2006-01-13 전압 공급 장치 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR100735614B1 true KR100735614B1 (ko) 2007-07-04

Family

ID=38262617

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060003831A KR100735614B1 (ko) 2006-01-13 2006-01-13 전압 공급 장치 및 그 동작 방법

Country Status (3)

Country Link
US (1) US7616033B2 (ko)
KR (1) KR100735614B1 (ko)
CN (1) CN101000799A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060070755A (ko) * 2004-12-21 2006-06-26 주식회사 하이닉스반도체 내부전원 발생장치를 구비하는 반도체메모리소자

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4870555A (en) * 1988-10-14 1989-09-26 Compaq Computer Corporation High-efficiency DC-to-DC power supply with synchronous rectification
US6130563A (en) * 1997-09-10 2000-10-10 Integrated Device Technology, Inc. Output driver circuit for high speed digital signal transmission
KR100391152B1 (ko) 2000-11-23 2003-07-12 삼성전자주식회사 조기동작 고전압 발생기를 가지는 반도체 장치 및 그에따른 고전압 공급방법
JP3908971B2 (ja) * 2001-10-11 2007-04-25 浜松ホトニクス株式会社 発光素子駆動回路
JP3759121B2 (ja) * 2003-04-25 2006-03-22 Ｎｅｃエレクトロニクス株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060070755A (ko) * 2004-12-21 2006-06-26 주식회사 하이닉스반도체 내부전원 발생장치를 구비하는 반도체메모리소자

Also Published As

Publication number Publication date
CN101000799A (zh) 2007-07-18
US7616033B2 (en) 2009-11-10
US20070164803A1 (en) 2007-07-19

Similar Documents

Publication Publication Date Title
KR100826649B1 (ko) 딥 파워다운 모드 제어 회로
KR100691485B1 (ko) 액티브 모드시에 전류소모를 줄일 수 있는 반도체 메모리장치
KR100753078B1 (ko) 반도체 메모리 소자의 내부전압 발생기
US7548484B2 (en) Semiconductor memory device having column decoder
KR100790444B1 (ko) 메모리 장치
KR20080100539A (ko) 반도체 소자의 내부전압 발생기 및 발생방법
US7573290B2 (en) Data output driver for reducing noise
KR100735614B1 (ko) 전압 공급 장치 및 그 동작 방법
KR101020293B1 (ko) 반도체 메모리 장치
KR102175205B1 (ko) 반도체장치
KR100870424B1 (ko) 내부 전압 생성 회로
US8649237B2 (en) Power-up signal generation circuit
US7652933B2 (en) Voltage generating circuit of semiconductor memory apparatus capable of reducing power consumption
KR100761371B1 (ko) 액티브 드라이버
US8199600B2 (en) Voltage generator for peripheral circuit
KR101004667B1 (ko) 내부 전원 전압 생성회로 및 그의 생성 방법
KR100762240B1 (ko) 전원 제어회로
KR20150080896A (ko) 스몰스윙데이터라인을 위한 회로 및 이를 이용한 동작방법
KR100930392B1 (ko) 반도체 메모리의 전원 제어 장치
KR20100038003A (ko) 반도체 메모리 장치
KR100968155B1 (ko) 반도체 메모리 장치
KR100851998B1 (ko) 반도체 집적 회로의 내부 전압 발생 회로
US8253480B2 (en) Internal voltage control circuit
US7545204B2 (en) Semiconductor device
KR20060135232A (ko) 감지 증폭기 구동부의 제어 회로를 갖는 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160531

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 13