CN101000799A - 在半导体器件中提供电压的装置及方法 - Google Patents
在半导体器件中提供电压的装置及方法 Download PDFInfo
- Publication number
- CN101000799A CN101000799A CNA2006101717750A CN200610171775A CN101000799A CN 101000799 A CN101000799 A CN 101000799A CN A2006101717750 A CNA2006101717750 A CN A2006101717750A CN 200610171775 A CN200610171775 A CN 200610171775A CN 101000799 A CN101000799 A CN 101000799A
- Authority
- CN
- China
- Prior art keywords
- voltage
- current
- auxiliary current
- consumable unit
- supply node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
为向至少一个主电流消耗单元提供电压,电压提供单元在供电节点为至少一个主电流消耗单元提供电压。此外,辅助电流消耗单元,在所述至少一个主电流消耗单元开始传导电流前,在至少预定时间段内自供电节点传导辅助电流/将辅助电流传导至供电节点。从而避免了供电节点处的电压过冲。
Description
技术领域
本发明一般涉及在半导体器件内提供电压,特别涉及在供电节点传导辅助电流以避免在供电节点的电压尖峰,以提供稳定的电压。
背景技术
一般,电子器件通过以电源方式从外部提供的电压进行工作。具体地,半导体器件包括内部电压发生器,这些发生器产生分别高于或低于外部提供电压的内部电压,以实施操作。例如,半导体存储器从外部提供电压产生写/读电压,以实施写/读操作。
图1是示出一种传统电压提供装置100,向多个电流消耗单元120-1、120-2和120-3提供电压。电压提供装置100包括电压提供单元110和功率电容器130。电压提供装置100可以形成在半导体器件内部。
电压提供单元110可以是焊盘,其上施加来自外部源的电压。或者,电压提供单元110可以是电压发生器,产生内部电压以供电流消耗单元120-1、120-2和120-3工作。电流消耗单元120-1、120-2和120-3是执行半导体器件内部操作的内部电路。
当电压提供单元110在其上提供电压时,功率电容器130储存电荷。电流消耗单元120-1、120-2和120-3消耗功率电容器130的上述电荷。
理想情况下电压提供单元110能提供充足的电流以供电流消耗单元120-1、120-2和120-3消耗进行工作。另外,理想情况下电压提供单元110能提供一致稳定的电压电平。然而,当电流消耗单元120-1、120-2和120-3开始消耗大量电流时,电压提供单元110提供的电压电平将降低,导致电压下降。这样的电压下降可能使半导体器件的性能恶化,尤其对高速操作更是如此。
为了避免这样的电压下降,授予Jo的美国专利No.6,504,783公开了在电流消耗的工作时间点之前对内部电压发生器的驱动器过驱动的技术。但是,内部电压发生器可能在这样的工作时间点之前提供过量的电流,导致电压过冲,这也可能使半导体器件的性能恶化。
或者,可以通过增大功率电容器130的电容量将电压提供单元110处的电压降减到最小。然而,增大功率电容器130的电容量的做法不期望地导致半导体器件尺寸的增加。
发明内容
于是,本发明自供电节点传导辅助电流/将辅助电流传导至供电节点,以避免电压过冲。
根据本发明的一方面,为了向至少一个主电流消耗单元提供电压,电压提供单元在供电节点为所述至少一个主电流消耗单元提供电压。另外,辅助电流消耗单元在所述至少一个主电流消耗单元开始传导电流前,在至少预定时间段内自供电节点传导辅助电流/将辅助电流传导至供电节点。
在本发明的一个示范性实施例中,当电压为正电压时,在所述预定时间段内,所述辅助电流从所述供电节点被导出。
在本发明的另一个实施例中,在所述预定时间段后,所述辅助电流的电平低于所述至少一个主电流消耗单元传导的电流电平。
在本发明的另一个实施例中,在所述至少一个主电流消耗单元开始传导电流后,在一个重叠时间段内自供电节点传导辅助电流/将辅助电流传导至供电节点。此情况下,在所述重叠时间段之后,所述辅助电流消耗单元停止传导所述辅助电流。
在本发明的示范性实施例中,所述电压提供单元是其上施加来自外部电源的电压的焊盘。或者,所述电压提供单元是电压发生器,在内部产生电压。
在本发明的另一个示范性实施例中,所述辅助电流消耗单元包括开关设备和控制信号发生器。所述开关设备连接在所述供电节点和低电压节点之间。所述控制信号发生器激活施加到所述开关设备的控制信号,用于导通所述开关设备以传导所述辅助电流。
在本发明的另一个示范性实施例中,所述辅助电流消耗单元还包括电阻器,连接在所述开关设备和所述低电压节点(为接地节点)之间。所述电阻器的电阻值限制所述辅助电流的电平。例如,所述开关设备是NMOSFET(N-沟道金属氧化物半导体场效应晶体管),其漏极连接到所述供电节点,在其栅极上施加所述控制信号,其源极连接到所述电阻器。
在本发明的另一个示范性实施例中,所述控制信号发生器包括与门和链接起来的奇数个反相器。所述与门具有指示信号作为第一输入,所述与门的输出是所述控制信号。所述反相器链输入所述指示信号,产生延迟的指示信号,作为所述与门的第二输入。
当所述电压提供单元是其上施加来自外部数据电源电压的焊盘时,使用本发明特别有利。此情况下,所述至少一个主电流消耗单元是至少一个数据输出缓冲器,而所述辅助电流消耗单元响应于输出缓冲器启用信号被激活而传导所述辅助电流。
当所述电压提供单元是升压电压发生器时,使用本发明也特别有利。此情况下,所述至少一个主电流消耗单元是至少一个字线驱动器,而所述辅助电流消耗单元响应于启动信号被激活而传导所述辅助电流。
这样,传导自所述供电节点的所述辅助电流就避免了所述主电流消耗单元开始传导电流前所述供电节点处的电压过冲。于是,在所述供电节点处产生稳定的电压。
附图说明
通过下面参照附图对示范性实施例进行详细描述,本发明的上述和其它特征以及优点将变得更加显而易见,其中:
图1示出传统的电压提供装置;
图2示出根据本发明的示范性实施例的电压提供装置;
图3是根据本发明的示范性实施例的示出半导体器件内数据电源提供装置的框图;
图4是根据本发明的示范性实施例的示出图3的数据电源提供装置工作期间的信号定时图;
图5是根据本发明的另一个示范性实施例的示出半导体器件内升压电压提供装置的框图;以及
图6是根据本发明的示范性实施例的示出图5的升压电压提供装置工作期间的信号定时图。
这里引用的附图系为图解明晰而做,不必要严格按比例绘制。图1、2、3、4、5和6中相同的附图标记表示结构和/或功能类似的元素。
具体实施方式
图2是根据本发明的实施例的示出为在半导体器件200内提供电压的电压提供装置的框图。所述电压提供装置包括电压提供单元210和辅助电流消耗单元230,均连接到供电节点211。
图2的电压提供装置提供施加在供电节点211处的电压。半导体器件200的多个主电流消耗单元220-1、220-2和220-3连接到供电节点211。主电流消耗单元220-1、220-2和220-3为执行半导体器件200的典型操作的组件。在这样的操作中,主电流消耗单元220-1、220-2和220-3中的每一个分别消耗各自的主电流Im。
在本发明的一个示范性实施例中,电压提供单元210是一个焊盘,其上施加外部电路提供的电压。或者,电压提供单元210是构建在半导体器件200内的内部电压发生器,产生施加到供电节点211处的内部电压。
在主电流消耗单元220-1、220-2和220-3中的任意一个传导主电流Im前,辅助电流消耗单元230在预定时间段内传导辅助电流Ia。在本发明的一个实施例中,当供电节点211处产生正电压时,辅助电流Ia从供电节点211被传导到低电压节点,例如接地节点。所述接地节点也可以是电压提供单元210的参考接地节点。
在本发明的另一个实施例中,辅助电流Ia的电平低于每个主电流Im。在本发明的另一个实施例中,在主电流消耗单元220-1、220-2和220-3中的任意一个传导主电流Im后,辅助电流Ia被切断。
图3示出示范性数据电源提供装置300,向至少一个数据输出缓冲器320传输数据电源电压VDDQ。此情况下,电压提供装置300包括作为图3的半导体器件的VDDQ焊盘的电压提供单元310。VDDQ焊盘310上施加外部设备在外部产生的数据电源电压。另外,电压提供装置300包括辅助电流消耗单元330。VDDQ焊盘310、数据输出缓冲器320和辅助电流消耗单元330连接到供电节点311。
响应于输出缓冲器启用信号PTRST并与输出时钟RCLK同步地,数据输出缓冲器320将存储在存储单元(图3中未示出)中的数据DATA输出到外部设备。输出缓冲器启用信号PTRST响应于读命令而产生。
当使用数据电源电压VDDQ将上述数据DATA在供电节点311上输出时,数据输出缓冲器320消耗从供电节点311到数据参考电压VSSQ(例如接地节点)的主电流Im。虽然,为了图解和描述的明晰和简洁,图3中仅示出了一个数据输出缓冲器320,半导体器件通常包含多个数据输出缓冲器以通过单个读命令输出数据。
辅助电流消耗单元330包括控制信号发生器331、开关设备332和电阻器333。在本发明的一个示范性实施例中,开关设备332是NMOSFET(N-沟道金属氧化物半导体场效应晶体管),其漏极连接到供电节点311,其栅极连接到控制信号发生器331,其源极连接到电阻器333。电阻器333连接在NMOSFET 332的源极和低电压节点VSSQ(例如接地节点)之间。
控制信号发生器331包括与门ND1,其产生施加到NMOSFET 332的栅极上的控制信号AP。输出缓冲器启用信号PTRST是与门ND1的第一输入。另外,控制信号发生器331包括链接起来的奇数个反相器IN1、IN2和IN3,其输入该输出缓冲器启用信号PTRST以产生延迟并且反相的输出缓冲器启用信号,作为与门ND1的第二输入。另一个电阻器334连接在供电节点311处的一个高电压源(可能是VDDQ)和与门ND1之间。
图4是根据本发明的示范性实施例的示出图3的数据电源提供装置工作期间的信号定时图。根据图3和4,当图3中的半导体器件在时钟信号CLK同步下收到读命令时,输出缓冲器启用信号PTRST在时间点T1被激活到逻辑高状态。
在上述时间点T1,与门ND1初始地以输出缓冲器启用信号PTRST的逻辑高状态作为第一输入,以反相器IN3的输出的逻辑高状态作为第二输入。于是,控制信号AP通过被从逻辑低状态斜坡上升到逻辑高状态而被激活。电阻器334的电阻值决定了控制信号AP到达逻辑高状态的上升时间tH。
最终,输出缓冲器启用信号PTRST的逻辑高状态通过反相器IN1、IN2和IN3被发送,以致反相器IN3输出逻辑低状态而使控制信号AP回落到逻辑低状态。这样,在输出缓冲器启用信号PTRST被激活到逻辑高状态后,控制信号AP就形成了一个激活脉冲。可以通过控制反相器IN1、IN2和IN3中每一个的延迟来调整控制信号AP的脉冲的持续时间。
在控制信号AP的上述激活脉冲期间,当数据电源电压VDDQ为正电压时,NMOSFET 332导通,将辅助电流Ia从供电节点311导向低电压节点VDDS。当NMOSFET 332导通时,电阻器333的电阻值限制辅助电流Ia的电平。当控制信号AP被解除时,NMOSFET 332截止以切断辅助电流Ia。
作为对输出缓冲器启用信号PTRST激活的响应,借助时钟信号CLK产生读参考时钟RCLK。作为对读参考时钟RCLK的响应,数据输出缓冲器320将发送自存储单元的数据输出。例如根据图3和4,在输出缓冲器启用信号PTRST激活后,数据输出缓冲器320在RCLK信号的第一个上升边缘处开始传导主电流Im。
在本发明的一个实施例中,借助控制通过反相器IN1、IN2和IN3的延迟,在输出缓冲器启用信号PTRST激活后RCLK信号的上述第一个上升边缘后,控制信号AP在一个重叠时间段tov内被解除。此情况下,在重叠时间段tov期间,同时地,辅助电流消耗单元330传导辅助电流Ia,数据输出缓冲器320传导主电流Im。这一重叠在来自供电节点311的电流消耗中保持连续。在本发明的一个实施例中,辅助电流Ia的电平低于主电流Im的电平。
这样,辅助电流消耗单元330在数据输出缓冲器320(也就是一个主电流消耗单元)传导主电流Im前的预定时间段期间,传导辅助电流Ia。另外,在数据输出缓冲器320传导主电流Im后,辅助电流消耗单元330在重叠时间段tov期间也传导辅助电流Ia。在重叠时间段tov之后,辅助电流Ia被切断。这样传导自供电节点311的辅助电流Ia避免了供电节点311处产生的电压过冲。
在本发明的另一个实施例中,图5示出了升压电压提供装置500。升压电压提供装置500形成在半导体存储器内,具有字线驱动器520,用于驱动所述存储器的字线。
升压电压提供装置500包括升压电压发生器510和辅助电流消耗单元530。升压电压发生器510是所述半导体存储器的内部电路,用于借助外部提供电压产生升压电压VPP。
升压电压VPP施加在供电节点511处。所述存储器的升压电压发生器510、辅助电流消耗单元530和字线驱动器520连接到供电节点511。字线驱动器520利用供电节点511处的升压电压VPP驱动所述半导体存储器的字线。
辅助电流消耗单元530包括开关设备532、电阻器533和控制信号发生器531,它们分别以与图3的组件332、333和331类似的方式工作。另外,控制信号发生器531包括与门ND1和反相器IN1、IN2和IN3,它们以与图3的相同附图标记的组件类似的方式工作。
图6是示出根据本发明的一个示范性实施例的图5的升压电压提供装置500工作期间的信号定时图。作为对启动信号ACT和解码地址信号DRA的响应,字线驱动器520借助供电节点511上的升压电压VPP驱动所述半导体存储器的字线。
作为对与时钟信号CLK同步地发出的启动命令的响应,激活启动信号ACT。另外,ACT信号被激活后,根据时钟信号CLK产生解码地址信号DRA。这样,在启动信号ACT被激活后,产生了一个脉冲作为控制信号AP,其脉宽直到DRA信号的第一个上升边缘后的重叠时间段tov之后为止。
于是,类似关于图3和4的描述,图5的升压电压提供装置500中的辅助电流消耗单元530在字线驱动器520(也就是主电流消耗单元)传导主电流Im前的预定时间段期间,传导辅助电流Ia。另外,在字线驱动器520传导主电流Im后,辅助电流消耗单元530在重叠时间段tov期间也传导辅助电流Ia。在重叠时间段tov之后,辅助电流Ia被切断。这样传导自供电节点511的辅助电流Ia避免了供电节点511处产生的电压过冲。
前述仅为举例,并不意味任何限制。例如,这里描述和例示的任何元素仅为举例。另外,图3和5的辅助电流消耗单元330和530可以与其他类型的主电流消耗单元一起在其他类型的半导体器件中使用。因此,图3和5中的输出缓冲器启用信号PTRST和启动信号ACT仅为产生控制信号AP的指示信号的例子。
本发明的范围仅由下面所附权利要求书及其等价物限定。
对相关申请的交叉引用
本申请要求于2006年1月13日提交到韩国知识产权局的韩国专利申请No.2006-03831的优先权,该申请公开的全部内容通过参照而被合并于此。
Claims (21)
1.一种为至少一个主电流消耗单元提供电压的装置,该装置包括:
电压提供单元,在供电节点为所述至少一个主电流消耗单元提供电压;以及
辅助电流消耗单元,在所述至少一个主电流消耗单元开始传导电流前,在至少预定时间段内自供电节点传导辅助电流/将辅助电流传导至供电节点。
2.根据权利要求1所述的装置,其中,当电压为正电压时,在所述预定时间段内,辅助电流从供电节点被导出。
3.根据权利要求1所述的装置,其中,在所述预定时间段后,所述辅助电流的电平低于所述至少一个主电流消耗单元传导的电流电平。
4.根据权利要求1所述的装置,其中,在所述至少一个主电流消耗单元开始传导电流后,在一重叠时间段内自供电节点传导辅助电流/将辅助电流传导至供电节点。
5.根据权利要求4所述的装置,其中,在所述重叠时间段之后,所述辅助电流消耗单元停止传导辅助电流。
6.根据权利要求1所述的装置,其中,该装置形成在半导体器件内,其中,电压提供单元是其上施加从外部电源提供的电压的焊盘。
7.根据权利要求1所述的装置,其中,该装置形成在半导体器件内,其中,电压提供单元是形成在半导体器件内的电压发生器。
8.根据权利要求1所述的装置,其中,多个主电流消耗单元连接到所述供电节点,其中辅助电流消耗单元在所述多个主电流消耗单元中的任意一个开始传导电流前,在所述预定时间段内传导辅助电流。
9.根据权利要求1所述的装置,其中,所述辅助电流消耗单元包括:
开关设备,连接在供电节点和低电压节点之间;以及
控制信号发生器,激活施加到开关设备的控制信号,用于导通开关设备以传导辅助电流。
10.根据权利要求9所述的装置,其中,所述辅助电流消耗单元还包括:
电阻器,连接在所述开关设备和作为接地节点的所述低电压节点之间,其中所述电阻器的电阻值限制辅助电流的电平。
11.根据权利要求10所述的装置,其中,所述开关设备是N-沟道金属氧化物半导体场效应晶体管NMOSFET,其漏极连接到供电节点,其栅极上施加有所述控制信号,其源极连接到所述电阻器。
12.根据权利要求9所述的装置,其中,所述控制信号发生器包括:
与门,具有指示信号作为第一输入;以及
链接起来的奇数个反相器,输入所述指示信号,以产生作为所述与门的第二输入的延迟的指示信号,
其中所述与门的输出是所述控制信号。
13.根据权利要求12所述的装置,其中,所述控制信号发生器还包括:
电阻器,连接在高电压源和所述与门之间,其中所述电阻器的电阻值决定所述控制信号激活期间的上升时间。
14.根据权利要求1所述的装置,其中,所述电压提供单元是其上施加有来自外部的数据电源电压的焊盘,其中所述至少一个主电流消耗单元是至少一个数据输出缓冲器,并且其中所述辅助电流消耗单元响应于输出缓冲器启用信号被激活而传导辅助电流。
15.根据权利要求1所述的装置,其中,电压提供单元是升压电压发生器时,其中所述至少一个主电流消耗单元是至少一个字线驱动器,并且其中所述辅助电流消耗单元响应于启动信号被激活而传导辅助电流。
16.一种为至少一个主电流消耗单元提供电压的方法,该方法包括:
在供电节点为所述至少一个主电流消耗单元提供电压;以及
在所述至少一个主电流消耗单元开始传导电流前,在至少预定时间段内自所述供电节点传导辅助电流/将辅助电流传导至所述供电节点。
17.根据权利要求16所述的方法,其中,在所述预定时间段后,所述辅助电流的电平低于所述至少一个主电流消耗单元传导的电流电平。
18.根据权利要求16所述的方法,还包括:
在所述至少一个主电流消耗单元开始传导电流后,在一重叠时间段内自所述供电节点传导辅助电流/将辅助电流传导至所述供电节点。
19.根据权利要求18所述的方法,还包括:
在所述重叠时间段之后,停止传导辅助电流。
20.根据权利要求16所述的方法,其中,所述电压是外部提供的数据电源电压,其中所述至少一个主电流消耗单元是至少一个数据输出缓冲器,并且其中响应于输出缓冲器启用信号被激活而传导所述辅助电流。
21.根据权利要求16所述的方法,其中,所述电压是内部产生的升压电压,其中所述至少一个主电流消耗单元是至少一个字线驱动器,并且其中响应于启动信号被激活而传导所述辅助电流。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060003831A KR100735614B1 (ko) | 2006-01-13 | 2006-01-13 | 전압 공급 장치 및 그 동작 방법 |
KR3831/06 | 2006-01-13 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101000799A true CN101000799A (zh) | 2007-07-18 |
Family
ID=38262617
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2006101717750A Pending CN101000799A (zh) | 2006-01-13 | 2006-12-29 | 在半导体器件中提供电压的装置及方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7616033B2 (zh) |
KR (1) | KR100735614B1 (zh) |
CN (1) | CN101000799A (zh) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4870555A (en) * | 1988-10-14 | 1989-09-26 | Compaq Computer Corporation | High-efficiency DC-to-DC power supply with synchronous rectification |
US6130563A (en) * | 1997-09-10 | 2000-10-10 | Integrated Device Technology, Inc. | Output driver circuit for high speed digital signal transmission |
KR100391152B1 (ko) | 2000-11-23 | 2003-07-12 | 삼성전자주식회사 | 조기동작 고전압 발생기를 가지는 반도체 장치 및 그에따른 고전압 공급방법 |
JP3908971B2 (ja) * | 2001-10-11 | 2007-04-25 | 浜松ホトニクス株式会社 | 発光素子駆動回路 |
JP3759121B2 (ja) * | 2003-04-25 | 2006-03-22 | Necエレクトロニクス株式会社 | 半導体装置 |
KR100761379B1 (ko) * | 2004-12-21 | 2007-09-27 | 주식회사 하이닉스반도체 | 내부전원 발생장치를 구비하는 반도체메모리소자 |
-
2006
- 2006-01-13 KR KR1020060003831A patent/KR100735614B1/ko active IP Right Grant
- 2006-09-15 US US11/521,652 patent/US7616033B2/en active Active
- 2006-12-29 CN CNA2006101717750A patent/CN101000799A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
KR100735614B1 (ko) | 2007-07-04 |
US7616033B2 (en) | 2009-11-10 |
US20070164803A1 (en) | 2007-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6195393B1 (ja) | 出力回路 | |
JP5209083B2 (ja) | 半導体装置 | |
US8169836B2 (en) | Buffer control signal generation circuit and semiconductor device | |
JP2001028192A (ja) | フラッシュメモリ装置 | |
US8520466B2 (en) | Internal command generation circuit | |
KR100672128B1 (ko) | 어드레스 신호 및 제어 신호들의 입력 동작시 소비 전류를감소시키는 클럭 제어 회로와 이를 포함하는 반도체 메모리장치 및 그 입력 동작 방법 | |
US8754688B2 (en) | Signal output circuit and semiconductor device including the same | |
KR101764019B1 (ko) | 메모리 소자 | |
KR100870424B1 (ko) | 내부 전압 생성 회로 | |
CN101000799A (zh) | 在半导体器件中提供电压的装置及方法 | |
US7636266B2 (en) | Semiconductor memory apparatus capable of writing data at high speed | |
JP5574570B2 (ja) | 伝送制御回路及びそれを備えた半導体記憶装置 | |
US8649237B2 (en) | Power-up signal generation circuit | |
KR100849957B1 (ko) | 반도체 메모리 장치 및 그것의 입출력 구동회로 및 그것에대한 전류 공급 방법 | |
KR100525909B1 (ko) | 데이터 입력 버퍼 | |
CN100437815C (zh) | 存储器装置的位线选择信号发生器 | |
US7924649B2 (en) | Internal source voltage generation circuit and generation method thereof | |
KR20010028064A (ko) | 반도체 메모리 장치의 고전압 발생회로 | |
KR20080062698A (ko) | 내부전압생성회로 | |
KR100399953B1 (ko) | 출력 버퍼 | |
US20070188208A1 (en) | Semiconductor integrated circuit | |
KR100883138B1 (ko) | 입력블록을 구비하는 반도체메모리소자 | |
CN116994617A (zh) | 一种数据传输电路、方法和半导体存储器 | |
CN102800348B (zh) | 芯片 | |
KR20210136277A (ko) | 클럭 생성을 제어하는 전자장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |