KR100731675B1

KR100731675B1 - 인터럽트 제어 방법 및 인터럽트 제어 장치

Info

Publication number: KR100731675B1
Application number: KR1020057006052A
Authority: KR
Inventors: 가즈노리 구키; 마사히로 다나카; 히로카즈 간마
Original assignee: 후지쯔 가부시끼가이샤
Priority date: 2005-04-08
Filing date: 2003-01-24
Publication date: 2007-06-25
Also published as: KR20050095822A

Abstract

개개의 인터럽트 요인(매크로)마다 레지스터와 디코더로 이루어지는 인터럽트 번호 설정 회로를 설치하여, 레지스터 내에 임의의 인터럽트 번호를 설정해 둔다. 그리고, 예를 들면 인터럽트 요인(201a)에서 인터럽트가 발생하면, 레지스터(202a-1)에 설정된 인터럽트 번호 15가 디코더(202a-2)에 판독되어, 상기 번호에 대응하는 버스 라인의 1 라인으로부터 인터럽트 신호가 출력된다. 상기 신호는 컨트롤러 결정 회로(203) 내의 OR 회로(203a∼203g)에 의해 복수 개의 인터럽트 컨트롤러 중 어느 하나, 여기서는 204a로 배당되고, 이것을 수신한 컨트롤러(204a)에 의해 인터럽트 번호 15의 인터럽트 처리가 실행된다. 그것에 의해, 회로 규모를 억제하면서도 사용자가 필요로 하는 여러 가지 다양한 유형의 인터럽트 제어를 행하는 것이 가능하게 된다.

Description

인터럽트 제어 방법 및 인터럽트 제어 장치 {INTERRUPT CONTROL METHOD AND INTERRUPT CONTROL DEVICE}

본 발명은 복수의 인터럽트 컨트롤러 중 다른 장치로부터의 인터럽트 신호가 입력된 하나의 인터럽트 컨트롤러에 의해 소정의 인터럽트 처리를 실행하는 인터럽트 제어 방법 및 인터럽트 제어 장치에 관한 것이다.

퍼스널 컴퓨터나 전자 수첩 등의 소위 정보 기기 뿐만 아니라, AV 기기, 조리 기기, 냉장고, 세탁기, 에어컨 등, 일반적으로 보급된 거의 모든 전자 제품은 CPU(Central Processing Unit)에 의해 제어되도록 되어 있다.

그리고, CPU의 이용 국면의 확대와 평행하여, 모든 기기에 탑재 가능한, 다기능·고기능이며 또한 범용성이 높은 시스템 LSI의 연구 ·개발이 정력적으로 이루어지고 있다.

이러한 칩으로, 가전 메이커 등의 사용자가 필요에 따라서 필요한 기능을 선택할 수 있게 되면, 제품마다 칩을 새로 만들 필요가 없게 되어, 개발비나 공장의 초기 투자액을 억제할 수 있다.

그러나, 칩의 범용성을 높이면 높일수록 그 회로가 복잡하고 대규모로 되는 것은 피할 수 없다. 특히, 이러한 칩에는 제품에 의해 여러 가지 다양한 유형의 매 크로가 접속되기 때문에, 이들 매크로부터의 인터럽트를 제어하는 것만으로도 복잡하고 대규모의 회로가 필요하다.

즉, 종래의 시스템 LSI에서는 도 7에 도시한 바와 같이, 하드웨어 설계 시점에서 하나의 인터럽트 요인(매크로)에 하나의 인터럽트 번호, 더욱 자세히 말하자면 그 번호로 특정되는 처리를 행하는 인터럽트 컨트롤러를 고정적으로 대응시키고 있었다.

예를 들면, 도 7에서 인터럽트 요인 1에서 인터럽트를 필요로 하는 어떠한 사상(事象)이 발생하면, 인터럽트 요인 1에 의해 생성된 인터럽트 신호는 인터럽트 번호 15의 인터럽트 컨트롤러 이외에는 물리적으로 입력하지 않게 되고 있다. 그리고, 상기 컨트롤러는 상기 신호가 입력되면, 자신이 유지하는 인터럽트 레벨 ·인터럽트 벡터 어드레스 등의 조건에 따라서 15번의 인터럽트 처리를 실행한다.

따라서, 상기 종래 기술에서는, 이 시스템 LSI에 접속될 것이 예상되는 모든 인터럽트 요인의 수만큼 인터럽트 기구를 설치하는 것이 필수적이 되어, 회로의 복잡화 ·대규모화의 원인이 되고 있었다. 그리고, 가전 등, 조립해 넣은 제품의 사용자로부터는 특히 LSI의 소형화(부품 그 자체의 소형화 또는 삭감)나 가격 억제의 요청이 강하다.

상기한 점에 대해서, 종래 기술 중에는 인터럽트 번호의 일람표를 재기록 가능한 메모리에 유지해 두고, 상기 메모리의 어드레스를 지정하여, 그 어드레스에 저장된 인터럽트 번호에 의해 인터럽트할 곳을 결정하는 것이 있다. 이 종래 기술에 따르면, 상기 메모리를 재기록함으로써 인터럽트할 곳을 동적으로 변경할 수 있 지만, 그 밖의 인터럽트 조건 등은 변경할 수 없다(예를 들면 일본 특허 공개 평10-11411호 공보 참조).

본 발명은 상기 종래 기술에 의한 문제를 해결하기 위해서, 회로 규모를 억제하면서도 사용자가 필요로 하는 여러 가지 다양한 유형의 인터럽트 제어를 행할 수 있는 인터럽트 제어 방법 및 인터럽트 제어 장치를 제공하는 것을 목적으로 한다.

상술한 과제를 해결하여, 목적을 달성하기 위해서, 본 발명에 따른 인터럽트 제어 방법 또는 인터럽트 제어 장치는, 복수의 인터럽트 컨트롤러 중 다른 장치로부터의 인터럽트 신호가 입력된 하나의 인터럽트 컨트롤러에 의해 소정의 인터럽트 처리를 실행하는 인터럽트 제어 방법/인터럽트 제어 장치로서, 상기 다른 장치마다 인터럽트 번호를 설정하도록 하여, 설정된 인터럽트 번호에 기초하여 상기 복수의 인터럽트 컨트롤러 중 하나를 결정한다.

또한, 본 발명에 따른 인터럽트 제어 방법 또는 인터럽트 제어 장치는, 상기 다른 장치마다의 레지스터에 상기 인터럽트 번호를 설정하도록 하더라도 좋다. 또한, 상기 인터럽트 신호를 입력하는 인터럽트 컨트롤러를 상기 복수의 인터럽트 컨트롤러 중 일부의 인터럽트 컨트롤러 중에서 결정하도록 하더라도 좋다. 또한, 상기 다른 장치의 인터럽트를 금지하기 위한 인터럽트 금지 번호를 설정하도록 하여, 인터럽트 금지 번호가 설정된 상기 다른 장치에는 인터럽트가 금지되었음을 통지하도록 하더라도 좋다. 또한, 상기 다른 장치마다의 레지스터에 상기 인터럽트 금지 번호를 설정하도록 하더라도 좋다.

이들 발명에 의해서, 본 발명에 따른 시스템 LSI를 가전 등의 각종 기기에 내장하는 사용자는 인터럽트 요인마다의 레지스터에 설정하는 인터럽트 번호나 인터럽트 금지 번호를 변화시키는 것만으로, 어떤 인터럽트를 사용할지나 인터럽트 발생시의 처리 등을 임의로 전환할 수 있다.

도 1은 본 발명의 실시예 1에 따른 인터럽트 제어 장치가 삽입되는 각종 기기 중 어떤 기기 A에 있어서의 인터럽트 요인의 조합과, 개개의 인터럽트 요인에 할당된 인터럽트 번호 및 인터럽트 조건의 관계를 도시하는 설명도이다.

도 2는 본 발명의 실시예 1에 따른 인터럽트 제어 장치의 하드웨어 구성을 모식적으로 도시하는 설명도이다.

도 3은 본 발명의 실시예 1에 따른 인터럽트 제어 장치에 있어서의 인터럽트 제어 처리의 순서를 도시하는 흐름도이다.

도 4는 본 발명의 실시예 2에 따른 인터럽트 제어 장치의 하드웨어 구성을 모식적으로 도시하는 설명도이다.

도 5는 본 발명의 실시예 2에 따른 인터럽트 번호 설정 회로(402a∼402l)의 각각에 설정 가능한 인터럽트 번호의 일람을 도시하는 설명도이다.

도 6은 본 발명의 실시예 3에 따른 인터럽트 제어 장치의 하드웨어 구성을 모식적으로 도시하는 설명도이다.

도 7은 종래 기술에 따른 인터럽트 제어 장치의 하드웨어 구성을 모식적으로 도시하는 설명도이다.

이하에 첨부 도면을 참조하여, 본 발명에 따른 인터럽트 제어 방법 및 인터럽트 제어 장치의 적합한 실시예를 상세히 설명한다.

(실시예 1)

도 1은 본 발명의 실시예 1에 따른 인터럽트 제어 장치(구체적으로는, 가전 등의 각종 기기에 삽입되는 시스템 LSI)가 삽입되는 각종 기기 중 어떤 기기 A에 있어서의 인터럽트 요인의 조합과, 개개의 인터럽트 요인에 할당된 인터럽트 번호 및 인터럽트 조건과의 관계를 도시하는 설명도이다.

도 1에 도시한 바와 같이, 기기 A에서는 인터럽트 요인 1, 4, 6, 7, 8, 13, 15의 7개의 인터럽트밖에 상정되어 있지 않고, 각 요인에 인터럽트 번호 15, 16, 17, 18, 19, 20, 21이 할당되고 있는 것으로 한다. 한편, A와는 별도의 기기 B에서는, 도 1과의 인터럽트 요인의 조합이나 각 요인 사이의 인터럽트의 우선 순위 등도 다르다.

이어서, 도 2는 본 발명의 실시예 1에 따른 인터럽트 제어 장치의 하드웨어 구성을 모식적으로 도시하는 설명도이다. 도 2에는 본 발명에 따른 인터럽트 제어 장치인 시스템 LSI 상의 각종 회로 중 본 발명에 관계가 있는 부분만을 나타내고 있다.

도 2에서, 200은 CPU이며, 후술하는 인터럽트 번호 설정 회로(202a∼202p) 내의 각 레지스터에 인터럽트 번호를 설정하는 동시에, 후술하는 인터럽트 컨트롤 러(204a∼204g)에 인터럽트 레벨이나 인터럽트 벡터 어드레스 등, 인터럽트 처리에 필요한 여러 가지 정보를 설정한다.

201a∼201p는 인터럽트 요인, 구체적으로는 특정 처리를 실행하는 매크로 등이며, 인터럽트를 필요로 하는 사상이 발생하면, 소정의 인터럽트 신호(인터럽트 발생 플래그)를 후술하는 인터럽트 번호 설정 회로(202a∼202p)에 출력한다.

202a∼202p는 인터럽트 번호 설정 회로이며, 인터럽트 요인의 수, 여기서는 예를 들면 16개만 준비되고, 각각이 하나의 인터럽트 요인에 대응되고 있다. 예컨대, 인터럽트 번호 설정 회로(202a)를 예로 들면, 이 회로는 인터럽트 요인 1에 물리적으로 접속되어, 상기 인터럽트 요인에서 인터럽트가 발생한 경우에, 그 사실을 나타내는 인터럽트 신호가 입력되도록 되어 있다.

또한, 인터럽트 번호 설정 회로(202a)는 구체적으로는 레지스터(202a-1)와 디코더(202a-2)에 의해 구성되며, 레지스터(202a-1)에는 CPU(200)에 의해 미리 인터럽트 요인 1에 할당된 인터럽트 번호, 도 1의 예에서는 인터럽트 번호 15가 설정되고 있다. 그리고, 디코더(202a-2)는 레지스터(202a-1)의 유지 내용에 따라서 복수 개의 버스 라인 중 하나에 신호를 출력하는 회로이다.

203은 컨트롤러 결정 회로로서, 인터럽트 번호의 개수만큼, 도 2의 예에서는 7개의 OR 회로(203a∼203g)에 의해 구성된다. 컨트롤러 결정 회로(203)는 인터럽트 번호 설정 회로(202a∼202p)의 디코더(202a-2∼202p-2)로부터 출력된 신호를 OR 회로(203a∼203g)에 의해 후술하는 인터럽트 컨트롤러(204a∼204g) 중 어느 하나에 출력하는 회로이다.

204는 인터럽트 컨트롤러의 집합체로서, 인터럽트 번호의 개수만큼, 도 2의 예에서는 7개의 인터럽트 컨트롤러(204a∼204g)에 의해 구성된다. 한편, 이하에서는 특별히 구별할 필요가 없는 한, 204a∼204g 외에 이들의 집합체인 204도 「인터럽트 컨트롤러」라고 부른다.

이어서, 도 3은 본 발명의 실시예 1에 따른 인터럽트 제어 장치에 있어서의, 인터럽트 제어 처리의 순서를 도시하는 흐름도이다. 우선, 인터럽트 정보 설정용의 소정의 프로그램을 실행하는 CPU(200)가, 인터럽트 컨트롤러(204a∼204g)의 각각에 인터럽트 번호 15∼21로 특정되는 인터럽트의 조건(인터럽트 레벨, 인터럽트 벡터 어드레스, 인터럽트 레벨 마스크 값 등)을 설정한다(단계 S301).

이어서, CPU(200)는 인터럽트 번호 설정 회로(202a∼202p)의 레지스터(202a-1∼202p-1)에, 대응하는 인터럽트 요인(201a∼201p)에 할당된 인터럽트 번호를 설정한다(단계 S302). 예를 들면, 레지스터(202a-1)에는 인터럽트 요인(201a)에 할당된 인터럽트 번호 15가, 레지스터(202b-1)에는 인터럽트 번호가 할당되고 있지 않음을 나타내는 소정의 값이 각각 설정된다. 한편, 단계 S301과 단계 S302는 순서가 반대라도 좋다.

그 후, 예를 들면 인터럽트 요인(201a)으로부터 인터럽트 신호가 입력되면(단계 S303: Yes), 이것을 수신한 인터럽트 번호 설정 회로(202a) 내의 레지스터(202a-1)로부터 거기에 설정된 인터럽트 번호가 디코더(202a-2)로 판독된다(단계 S304).

그리고, 디코더(202a-2)에 의해 상기 번호가 디코드된다. 즉, 디코더(202a- 2)로부터의 버스 라인 중 어느 하나에 신호가 출력되고(단계 S305), 이 신호가 입력된 OR 회로(203a∼203g) 중, OR 회로(203a)에서만 출력이 1이 되는 결과, 그 회로에 접속된 인터럽트 컨트롤러(204a)에 인터럽트 신호가 입력된다(단계 S306).

그리고, 인터럽트 컨트롤러(204a)는 거기에 설정된 우선 순위 등에 따라서 인터럽트 벡터 어드레스의 프로그램을 실행하여(단계 S307), 그 프로그램이 종료되면, 단계 S303으로 되돌아가 새로운 인터럽트의 대기 상태가 된다.

이상 설명한 실시예 1에 따르면, 인터럽트 번호 설정 회로(202a∼202p)의 어느 레지스터에 어떤 인터럽트 번호를 설정하는지에 따라 인터럽트의 조합과 각 인터럽트에 대응하는 인터럽트 번호 및 인터럽트 조건을 변화시킬 수 있다. 그 때문에, 하드웨어적으로는 동일한 인터럽트 제어 장치를 인터럽트 번호의 설정 등을 변경하는 것만으로 여러 가지 장치에 그대로 삽입할 수 있다.

또한, 삽입할 곳의 제품에서는 사용하지 않는 인터럽트를 위한 컨트롤러를 쓸데없게 탑재하는 일이 없기 때문에, 회로 규모를 억제할 수 있는 것 외에, 소비 전력도 억제할 수 있다.

(실시예 2)

그런데, 상술한 실시예 1에 따른 인터럽트 제어 장치에서는, 인터럽트 번호 설정 회로(202a∼202p)의 각 디코더(202a-2∼202p-2)로부터의 출력 개수 및 컨트롤러 결정 회로(203) 내의 OR 회로(203a∼203g)로의 입력 개수는 모두 인터럽트 요인(201a∼201p)의 수만큼(상기한 예에서는 16개) 필요하다.

그 때문에, 장치의 범용성을 높이기 위해서 다수의 인터럽트 요인에 대응하 고자 하면, 인터럽트 번호 설정 회로(202a∼202p)로부터 인터럽트 컨트롤러(204a∼204g)에 이르는 회로가 복잡화 ·대규모화되어 버린다고 하는 문제가 있었다. 그래서, 이하에 설명하는 실시예 2와 같이, 인터럽트 번호의 설정에 일정한 제한을 둠으로써 상기 회로를 간소화하도록 하더라도 좋다.

도 4는 본 발명의 실시예 2에 따른 인터럽트 제어 장치의 하드웨어 구성을 모식적으로 도시하는 설명도이다. 한편, 실시예 2에 따른 인터럽트 제어 장치에서는, 인터럽트 요인은 12개(실시예 1에서는 16개), 이들에 할당되는 인터럽트 번호는 3개(실시예 1에서는 7개)인 것으로 한다.

도 2에 도시한 실시예 1에서는, 인터럽트 번호 설정 회로(202a∼202p)는 7개의 OR 회로(203a∼203g)에 각각 접속되고 있지만, 실시예 2의 인터럽트 번호 설정 회로(402a∼402l)는 각각 2개의 OR 회로에 접속될 뿐이다.

예를 들면, 인터럽트 요인(401a)에 대응하는 인터럽트 번호 설정 회로(402a)로부터 출력한 신호는 전단의 OR 회로(403a∼403f) 중 403a와 403b에밖에 입력되지 않는다. 또한, 상기 신호는 그 후단의 OR 회로(403g, 403h)를 경유하여 3개의 인터럽트 컨트롤러 중 404a 또는 404b에밖에 입력되지 않기 때문에, 미리 준비된 3개의 인터럽트 처리 중 0번의 처리와 1번의 처리밖에 기동할 수 없다.

바꿔 말하면, 인터럽트 번호 설정 회로(402a) 내의 레지스터에 「00」 또는 「01」 이외의 인터럽트 번호를 설정하더라도 하드웨어적으로 상기 번호에 대응하는 처리를 실행할 수 없는 배선으로 되고 있다. 반대로 말하면, 인터럽트 번호 설정 회로(402a)에 설정할 수 있는 인터럽트 번호는 「00」 또는 「01」의 어느 하나로 한정된다.

도 5는 실시예 2에 따른 인터럽트 번호 설정 회로(402a∼402l)의 각각에 설정할 수 있는 인터럽트 번호의 일람이다. 도 5에 도시한 바와 같이, 각 회로에는 설정할 수 있는 인터럽트 번호의 제한이 있으며, 예를 들면 인터럽트 번호 설정 회로(402a)에 인터럽트 번호 「02」를 설정할 수는 없다.

이와 같이, 실시예 2에서는 설정 가능한 인터럽트 번호의 자유도가 약간 제한을 받지만, 그 대신에 컨트롤러 결정 회로(403) 내의 배선을 대폭 간소화할 수 있다. 인터럽트 요인의 수가 증가할수록 이 효과는 커진다.

(실시예 3)

그런데, 상술한 실시예 1 및 2는 인터럽트 제어 장치에 접속된 각종 매크로로부터의 인터럽트를 허가하는 예이지만, 경우에 따라서는 반대로 특정한 매크로로부터의 인터럽트를 금지하고 싶은 경우가 있다.

그래서, 이하에 설명하는 실시예 3과 같이, 인터럽트 설정 회로 내의 레지스터에 인터럽트 금지를 의미하는 소정의 값을 설정해 두고, 이 값이 설정되어 있는 경우에는 대응하는 인터럽트 요인이 인터럽트 신호를 발생하지 않도록 하더라도 좋다.

본 발명의 실시예 3에 따른 인터럽트 제어 장치의 하드웨어 구성은 도 2에 도시한 실시예 1 또는 도 4에 도시한 실시예 2와 거의 마찬가지이지만, 인터럽트 번호 설정 회로의 주변의 배선에 약간 차이가 있다. 도 6은 이 차이를 중심으로, 실시예 3에 따른 인터럽트 제어 장치의 하드웨어 구성을 모식적으로 도시하는 설명도이다.

도시하는 것과 같이, 인터럽트 번호 설정 회로(602) 내의 디코더(602b)로부터 출력하는 신호선이 1 라인, 인터럽트 요인(601) 내의 인터럽트 금지 레지스터(601a)에 접속되어 있다. 그리고, CPU(600)에 의해 인터럽트 금지를 의미하는 소정의 값(인터럽트 금지 번호)이 레지스터(602a)에 설정되면, 그 값을 디코드한 디코더(602b)의 상기 신호선에서 값이 1이 되어, 이 신호가 인터럽트 금지 레지스터(601a)에 입력된다.

그리고, 이 신호를 수신한 인터럽트 금지레지스터(601a)에는 인터럽트 금지 플래그가 서고, 인터럽트 요인(601)은 상기 플래그가 서 있는 한은 인터럽트 신호를 출력하지 않는다. 한편, CPU(600)가 레지스터(602a)를 재기록하여, 인터럽트 금지 번호 대신에 인터럽트 번호를 설정하면, 그에 따라 인터럽트 금지 레지스터(601a)의 금지 플래그도 해제된다.

이상 설명한 실시예 3에 따르면, 인터럽트 번호 설정 회로(602)에 인터럽트 번호가 아니라 인터럽트 금지 번호를 설정함으로써, 그 회로에 대응하는 인터럽트 요인의 인터럽트를 금지할 수 있다.

종래 기술에서는, 인터럽트의 금지는 인터럽트 레벨을 0으로 함으로써 실현하고 있었기 때문에, 인터럽트 신호 자체는 인터럽트 요인으로부터 인터럽트 컨트롤러까지 전송되고 있었던 것이지만, 본 발명에 따르면 애당초 인터럽트 신호가 발생되지 않기 때문에, 어떻든 금지되는 인터럽트 때문에 회로가 점유되는 일이 없게 되어, 처리가 효율적이다.

이상과 같이, 본 발명에 의하면, 본 발명에 따른 시스템 LSI를 가전 등의 각종 기기에 내장하는 사용자는 인터럽트 요인마다의 레지스터에 설정하는 인터럽트 번호나 인터럽트 금지 번호를 변화시키는 것만으로, 어떤 인터럽트를 사용할지나 인터럽트 발생시의 처리 등을 임의로 전환할 수 있기 때문에, 회로 규모를 억제하면서도 사용자가 필요로 하는 여러 가지 다양한 유형의 인터럽트 제어를 행하는 것이 가능한 인터럽트 제어 방법 및 인터럽트 제어 장치, 특히 범용성 및 비용 성능이 우수한 시스템 LSI에 적합하다.

Claims

복수의 인터럽트 컨트롤러 중 다른 장치로부터의 인터럽트 신호가 입력된 하나의 인터럽트 컨트롤러에 의해 소정의 인터럽트 처리를 실행하는 인터럽트 제어 방법으로서,

상기 다른 장치마다 인터럽트 번호를 설정하는 인터럽트 번호 설정 단계와;

상기 인터럽트 번호 설정 단계에서 설정된 인터럽트 번호를 판독하는 인터럽트 번호 판독 단계와;

상기 인터럽트 번호 판독 단계에서 판독된 인터럽트 번호에 기초하여 상기 복수의 인터럽트 컨트롤러 중 하나를 결정하는 컨트롤러 결정 단계와;

상기 다른 장치의 인터럽트를 금지하기 위한 인터럽트 금지 번호를 설정하는 인터럽트 금지 번호 설정 단계와;

상기 인터럽트 금지 번호 설정 단계에서 설정된 인터럽트 금지 번호를 판독하는 인터럽트 금지 번호 판독 단계와;

상기 인터럽트 금지 번호 판독 단계에서 인터럽트 금지 번호가 판독된 상기 다른 장치에 인터럽트가 금지되었음을 통지하는 인터럽트 가부 통지 단계

를 포함하고,

상기 인터럽트 금지 번호 설정 단계에서는 상기 다른 장치마다의 레지스터에 상기 인터럽트 금지 번호를 설정하는 것을 특징으로 하는 인터럽트 제어 방법.
제1항에 있어서, 상기 인터럽트 번호 설정 단계에서는 상기 다른 장치마다의 레지스터에 상기 인터럽트 번호를 설정하는 것을 특징으로 하는 인터럽트 제어 방법.
제1항 또는 제2항에 있어서, 상기 컨트롤러 결정 단계에서는 상기 인터럽트 신호를 입력하는 인터럽트 컨트롤러를 상기 복수의 인터럽트 컨트롤러 중 일부의 인터럽트 컨트롤러 중에서 결정하는 것을 특징으로 하는 인터럽트 제어 방법.
삭제
삭제
삭제
복수의 인터럽트 컨트롤러 중 다른 장치로부터의 인터럽트 신호가 입력된 하나의 인터럽트 컨트롤러에 의해 소정의 인터럽트 처리를 실행하는 인터럽트 제어 장치로서,

상기 다른 장치마다 인터럽트 번호를 설정하는 인터럽트 번호 설정 수단과;

상기 인터럽트 번호 설정 수단에 의해 설정된 인터럽트 번호를 판독하는 인터럽트 번호 판독 수단과;

상기 인터럽트 번호 판독 수단에 의해 판독된 인터럽트 번호에 기초하여 상기 복수의 인터럽트 컨트롤러 중 하나를 결정하는 컨트롤러 결정 수단과;

상기 다른 장치의 인터럽트를 금지하기 위한 인터럽트 금지 번호를 설정하는 인터럽트 금지 번호 설정 수단과;

상기 인터럽트 금지 번호 설정 수단에 의해 설정된 인터럽트 금지 번호를 판독하는 인터럽트 금지 번호 판독 수단과;

상기 인터럽트 금지 번호 판독 수단에 의해 인터럽트 금지 번호가 판독된 상기 다른 장치에 인터럽트가 금지되었음을 통지하는 인터럽트 가부 통지 수단

을 구비하고,

상기 인터럽트 금지 번호 설정 수단은 상기 다른 장치마다의 레지스터에 상기 인터럽트 금지 번호를 설정하는 것을 특징으로 하는 인터럽트 제어 장치.
제7항에 있어서, 상기 인터럽트 번호 설정 수단은 상기 다른 장치마다의 레지스터에 상기 인터럽트 번호를 설정하는 것을 특징으로 하는 인터럽트 제어 장치.
제8항에 있어서, 상기 인터럽트 번호 판독 수단은 디코더이며, 상기 인터럽트 번호 설정 수단에 의해 설정된 인터럽트 번호에 대응하는 버스 라인에 인터럽트 신호를 출력하는 것을 특징으로 하는 인터럽트 제어 장치.
제9항에 있어서, 상기 컨트롤러 결정 수단은 상기 인터럽트 번호 판독 수단으로부터 출력된 인터럽트 신호를 복수의 OR 회로에 의해 어느 하나의 인터럽트 컨트롤러에 입력함으로써, 상기 복수의 인터럽트 컨트롤러 중 하나를 결정하는 것을 특징으로 하는 인터럽트 제어 장치.
제10항에 있어서, 상기 컨트롤러 결정 수단은 상기 인터럽트 신호를 입력하는 인터럽트 컨트롤러를 상기 복수의 인터럽트 컨트롤러 중 일부의 인터럽트 컨트 롤러 중에서 결정하는 것을 특징으로 하는 인터럽트 제어 장치.
삭제
삭제
삭제