JPS59191647A - デ−タ処理システムにおけるシリアルｉ／ｏ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、マイクロコンピュータシステムのようなデ
ータ処理システムにおけるシリアル■１０に関し、特に
クロック同期型のシリアル１１０におけるデータの転送
方式に関する。

〔背景技術〕

マイクロコンピュータとその周辺装置との間のデータ転
送方式としては、複数ビットのデータを並列に転送する
パラレル方式と、１ビツトずつ直列に転送するシリアル
方式とがある。さらに、シリアル方式においても、クロ
ック信号に同期してデータを転送するクロック同期型と
、非同期型とがある。

この発明は、このうちクロック同期型のシリアルＩ１０
に関するものである。

ところが、クロック同期型のシリアルＩ１０においては
、シフトレジスタを用いて２進数のデータで最も大きい
桁のビット（以下ＭＳＢと称する）から転送する方式と
、最も小さい桁のビット（以下ＬＳＢと称する）から転
送する方式とがあり、現在のところ、いずれの方式を採
用するかはメーカおよび製品によって異なっている。そ
のため、シリアル転送方式のＩｌｏを持つマイクロコン
ピュータとその周辺装置であっても、メーカおよび製品
が異なると、両者を直接接続してシステムを構成するこ
とができないという問題点がある。また、あえて両者を
接続するには外付けの回路が必要になるという不都合が
ある。

〔発明の目的〕

この発明は、上記のような背景の下になされたもので、
何ら外付は回路、を必要とすることなく、ＭＳＢからデ
ータを転送するシリアルＩ／Ｑを有する周辺装置あるい
はＬＳＢからデータを転送するシリアルＩ１０を有する
周辺装置のいずれの装置であっても、同一のマイクロコ
ンピュータに接続できるようにすることを目的とする。

本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添附図面からあきらかになるであ
ろう。

〔発明の概要〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。

すなわち、この発明は、転Ｚ−ｆべきデータを保持し、
１ビツトずつシフトしてデータを送り出すシフトレジス
タとして双方向にシフト可能な構成のものを用いるとと
もに、このシフトレジスタをいずれの方向にシフトさせ
るか自由に設定可能なレジスタと、このレジスタの設定
状態に応じてシフトレジスタの入出力経路を切り換える
スイッチ回路とを設けることによって、ソフトウェアに
よりシリアルＩ／Ｑにおけるデータ転送方向を自由に変
えられるようにし、これによって、ＭＳＢからデータ転
送するシリアルＩ１０を有する周辺装置でも、ＬＳＢか
らデータ転送するシリアル■１０を有する周辺装置でも
、同一のマイクロコンピュータに接続できるようにする
ものである。

以下図面を用いてこの発明を説明する。

〔実施例〕

第１図は本発明を一例としてシングルチップマイコンに
適用した場合の一実施例を示す。図中、鎖線Ａで囲まれ
た部分がシングルチップマイコンで、このシングルチッ
プマイコンは公知の半導体製造技術によってシリコンの
ような一つの半導体チノグ上に形成されている。

図において、１は適当な順路回路を有するコントローラ
とＡＬＵ（演算論理ユニット）およびプログラムカウン
タ等のレジスタ類とからなる７マイクロプロセツサ（以
下ＣＰＵと称する）である。

この０ＰＵＩには、内部バス２を介してＲＯＭ（リード
・オンリ・メモリ）３やＲＡＭ（ランダム・アクセス・
メモリ）４のような記憶装置と、本発明に係るシリアル
ｌ１０５が接続されている。

シリアル１１０５は、内部バス２に接続された例えば８
ビツトのシフトレジスタ６と、内部バス２を介して０Ｐ
ＵＩより供給される所定のアドレス信号をデコードする
デコーダ７と、デコーダ７の出力によっ千設定されるコ
ントロールレジスタ８と、コントロールレジスタ８の出
力信号によってオン、オフ制御されるスイッチ回路９と
、人出カバッファ１．０ａ、１０ｂとからなる。なお、
１１はチップに外付けされた水晶振動子を備えた発振回
路、１２はこの発振回路１１から出力される発振信号を
適当に分周してシステムクロックＯＬＫを形成する分周
回路である。この分周回路１２から出力されたシステム
クロックＯＬＫは上記０ＰＵＩおよびシリアルクロック
発生回路１４に供給されるようにされている。上記シリ
アルクロック発生回路１４から出力されるシリアルクロ
ック５ＯＬＫは、シフトレジスタ６に供給される。

なお上記シリアルクロック５ＯＬＫはチップ外部から供
給されるようにしてもよい。

上記シフトレジスタ６は、双方向（実施例では右方向お
よび左方向）にシフト可能な構成のものが使用されてお
り、上記シリアルクロックＳ　ＯＬＫに同期してシフト
されるようにされている。なお、双方向にシフト可能な
シフトレジスタ６の構成は既に公知であるので、具体的
な回路構成の説明は省略するが、外部から供給される適
当な制御信号に応じて右方向あるいは左方向にシフトさ
れるようになっている。また、このシフトレジスタ６は
、０ＰＵＩによって８ビツトのデータが内部バス２から
並列に取り込まれ、また８ビット同時に内部バス２に出
力できるようにされている。

上記コントロールレジスタ８は、例えばスリップフロッ
プ等により構成されており、アドレス信号をデコードす
るデコーダ７によって選択され、内部バス２のデータに
よってセットもしくはりセントされて、ハイレベルもし
くはロウレベルの制御信号が出力されるようになってい
る。そして、このコントロールレジスタ８の出力信号に
よって上記シフトレジスタ６のシフト方向が決定される
。

例えば、実施例の回路において、シフトレジスタロの左
側にＬＳＢが、また右側にＭＳＢが来るように内部バス
２からシフトレジスタ６にデータが取り込まれるように
システムが構成されているとする。すると、特に制限さ
れないがシフトレジスタ６はコントロールレジスタ８の
出力信号がハイレベルのときは右方向ヘシフトされ、ロ
ウレベルのときは左方向ヘシフトされるようにされる。

さらに、シフトレジスタ６０Ｍ０Ｂ側はスイッチＭＯ８
ＦＩＩ！ｔＴＱ、を介して、またＬＳＢ側はスイッチＭ
Ｏ８ＦＥＴＱ、を介してそれぞれ出力バッ７ア１０ｂの
入力端子に接続されている。また、シフトレジスタ６の
ＬＳＢ側とＭＳＢ側には、スイッチＭＯ８ＦＥＴＱ、と
Ｑ、を介して入力バッファ１０ａの出力端子が接続され
ている。そして、上記スイッチＭＯ８ＦＢＴＱ、　　と
Ｑ、は上記コントロールレジスタ８の出力信号がハイレ
ベルのときオンされ、ＭＯ８ＦＢＴＱ、とＱ４はインバ
ータ１３によってコントロールレジスタ８の出力信号が
ロウレベルのときオンされるようにされている。

従って、コントロールレジスタ８がデコーダ７によって
セットされ、出力信号がハイレベルにされると、シフト
レジスタ６は上記のごとく右方向ヘシフトされるので、
シフトレジスタ６に保持されているデータは、ＭＳ”Ｂ
を先頭にして、オンされているスイッチＭＯ８ＦＥＴＱ
、を通って、出力バッファ１０ｂより送信用端子Ｔｘに
出力される。また、コントロールレジスタ８がセット状
態にされていると、受信用端子Ｒｘを介して入力バッフ
ァ１０ａにシリアルに入力された８ビツトのデータはス
イッチＭＯ８ＦＥＴＱ３を通ってシフトレジスタ６のＬ
ＳＢ側からＭＳＢ側に向かって取り込まれるようにされ
る。

−７７、コントロールレジスタ８がリセットされ、出力
信号がロウレベルになると、シフトレジスタ６は左方向
ヘシフトされ、スイッチ回路９はＭＯ８ＦＥＴＱ、とＱ
４がオンされる。そのため、内部バス２よりシフトレジ
スタ６に取り込まれたデータはＭＯ８ＦＢＴＱ、を通っ
てＬＳＢ側から出力され、また人力バッファ１０ａより
入力されたデータはＭＯ８ＦＥＴＱ、を通ってシフトレ
ジスタ６０Ｍ５Ｂ側からＬＳＢ側へ向かって１ビツトず
つ取り込まれる。

従って上記シングルチップマイコンにおいては、送受信
用端子Ｔｘ、ＲＸに接続されたＡ／ＤコンバータやＯＲ
Ｔコントローラ、ＬＯＤドライバのような周辺装置が、
ＭＳＢ側からデータを転送する方式のシリアルエ１０を
有する場合には、０ＰＵＩより適当なアドレス信号を内
部バス２に出力してこれをデコーダ７によりデコードし
、コントロールレジスタ８をセットしてやればよい。す
ると、シフトレジスタ６は右方向ヘシフトされるように
なるので、マイクロコンピュータから上記周辺装置に送
られるデータはＭＳＢ側から転送されるようになる。ま
た、この状態で周辺装置よりマイクロコンピュータに送
られてくるＭＳＢを先頭とするデータは、スイッチＱ３
を介してＬＳＢ側からシフトレジスタ６に取り込まれる
。そのため全ビットが入った状態ではシフトレジスタ６
のＭＳＢ側に入力データのＭＳＢが保持されるので、正
しいデータが内部バス２に出力されるようになる。

マタ、上記シングルチップマイコンに接続された周辺装
置がＬＳＢ側からデータを転送する方式のシリアルＩ１
０を有している場合には、コントロールレジスタ８をリ
セット状態にしてやればよい。すると、シフトレジスタ
６のシフト方向とスイッチ回路５の接続状態が切り換え
られるため、シフトレジスタ６のデータはＬＳＢ側から
外部へ転送され、またＬＳＢを先頭とする入力データは
、シフトレジスタ６０Ｍ５Ｂ側からＬＳＢ側に向かって
入って来るようにされる。

しかも、上記実施例によれば上記コントロールレジスタ
８０セツト、リセットを、０ＰＵＩがＲＯＭ３に格納さ
れているプログラムを実行することによりソフトウェア
的に行なうことができる。

従って、ＭＳＢ側から転送する方式の周辺装置とＬＳＢ
側から転送する方式の周辺装置を混在させてシステムを
構成した場合にも、プログラムによってコントロールレ
ジスタ８の状態をダイナミックに変えてやることによっ
て、正しいデータのやりとりが可能とされる。

なお、上記実施例では一例としてシングルチップマイコ
ンのＩｌｏに適用した場合を説明したが、この発明は、
通常のマイクロコンピュータシステムを構成するインタ
フェース用のＩ１０チップにも適用できるものである。

また、実施例ではマイクロコンピュータ側に、双方向性
シフトレジスタを有する本発明のシリアルＩ１０が設け
られているが、これを、マイクロコンピュータに接続さ
れる周辺装置側に設けるようにすることができることは
いうまでもない。

〔効　果〕

以上説明したごとくこの発明においては、クロック信号
に同期して双方向にシフト可能なシフトレジスタと、こ
のシフトレジスタのシフト方向を設定するための設定手
段（コントロールレジスタ）と、シフトレジスタへのデ
ータの入出力経路を切り換えるスイッチ回路とを設け、
設定手段の状態に応じてシフトレジスタのシフト方向と
、スイッチ回路の接続状態を自由に変えられるようにし
たので、このシリアルＩ１０を介して接続される周辺装
置やマイクロコンピュータの転送方式に応じてプログラ
ムによりソフトウェア的にデータの転送方向を変えてや
ることができる。そのため、外付は回路を設けることな
（、転送方式の異なるシリアルＩ１０を備えた周辺装置
をマイクロコンピータに接続させることができ、また転
送方式の異なるシリアルＩ１０を有する周辺装置を混在
させてシステムを構成することができるという効果があ
る。

以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。

〔利用分野〕

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるマイクロコンピュー
タシステムについて説明したが、それに限定されるもの
ではなく、たとえば、時計用ＬＳＩや電子式卓上計算器
用ＬＳＩ等を用いてシリアルなデータ転送を行なうよう
にされたデータ処理システムなどにも適用できる。

【図面の簡単な説明】

第１図は不発明に係るシリアル１１０を備えたシングル
チップマイコンの一実施例を示すブロック構成図である
。 １・・・マイクロプロセッサ（ＯＰＵ）、２・・・内部
バス、５・・・−シリアルＩ１０，６・・・シフトレジ
スタ、８・・・設定手段（コントロールレジスタ）、９
・・・スイッチ回路。 第　　１　　図

Claims (1)

【特許請求の範囲】
1. １、クロック信号に同期して双方向にシフト可能なシフ
   トレジスタと、該シフトレジスタのシフト方向を設定す
   るための設定手段と、上記シフトレジスタへのデータの
   入出力経路を切り換えるスイッチ回路とを備え、上記設
   定手段の状態に応じて上記シフトレジスタのシフト方向
   と、スイッチ回路の接続状態が自由に変えられるように
   されてなることを特徴とするデータ処理システムにおけ
   るシリアルＩ１０゜