JPS63257860A - シリアルデ−タ処理装置 - Google Patents

シリアルデ−タ処理装置

Info

Publication number
JPS63257860A
JPS63257860A JP62093662A JP9366287A JPS63257860A JP S63257860 A JPS63257860 A JP S63257860A JP 62093662 A JP62093662 A JP 62093662A JP 9366287 A JP9366287 A JP 9366287A JP S63257860 A JPS63257860 A JP S63257860A
Authority
JP
Japan
Prior art keywords
serial data
output
serial
clock
data line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62093662A
Other languages
English (en)
Other versions
JPH0786855B2 (ja
Inventor
Osamu Matsushima
修 松嶋
Yukio Maehashi
幸男 前橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9366287A priority Critical patent/JPH0786855B2/ja
Priority to EP88106062A priority patent/EP0287119B1/en
Priority to DE3852143T priority patent/DE3852143T2/de
Priority to US07/182,006 priority patent/US4964141A/en
Publication of JPS63257860A publication Critical patent/JPS63257860A/ja
Publication of JPH0786855B2 publication Critical patent/JPH0786855B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/14—Two-way operation using the same type of signal, i.e. duplex
    • H04L5/16—Half-duplex systems; Simplex/duplex switching; Transmission of break signals non-automatically inverting the direction of transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/1607—Details of the supervisory signal
    • H04L1/1692—Physical properties of the supervisory signal, e.g. acknowledgement by energy bursts

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はシリアルデータ処理装置に関し、特に単一のク
ロックラインと単一のデータラインとの２本の信号線を
用いてクロックに同期してデータの送受信を行なうシリ
アルデータ処理装置に関する。
〔従来の技術〕
複数の牛導体処理チップ（例えばマイクロプロセッサチ
ップ）間でデータ転送を行なう場合、８ビツトあるいは
１６ビツトのデータをパラレルに転送する方法と、１本
のデータラインを用いて複数ビットのデータを１ビツト
ずつシリアルに転送する方法とがある。とくに、後者は
チップ間を接続する信号線の数が少なくてよいので配線
が簡単で、しかもチップコストが安くなるという利点が
ある。同期して受信側ＬＳＩ４０２に出力する。シリア
ルデータはシリアルデータライン４０４．シリアルクロ
ックはシリアルクロックライン４０３を用いて伝達する
。この際、シリアルデータ転送に供わるＬＳＩは送受信
動作の信頼性を向上する肋データを正常受信した時には
、受信確認信号（以下、ＡＣＫ信号という。）を送信側
ＬＳＩに出力することが良く行なわれる。
ＡＣＫ信号は専用の信号線ｆｔ、ＬｓＩ間に接続し、伝
達する方法があるが、多数の７リアルデータ処理装置が
同一のデータライン及びクロックラインン接続されてい
るような場合は配線数が膨大となるため、シリアルデー
タラインを外部の抵抗４０５でプルアップし、各シリア
ルデータ処理装置の出力バッファ４０６．４０７をプル
ダウントランジスタだけのオーブンドレイン（又はオー
プンコレクタ。以下、オープンドレインという記述はオ
ープンコレクタを含むものとする。）形成とし、ＡＣＫ
信号をシリアルデータラインを経由して伝達するのが一
般的である。第５図に従来のオープンドレイン形式のシ
リアルデータ転送のタイミングを示す。図中５０２はシ
リアルデータラインにプルアップ抵抗が付加されている
場合の送信側ＬＳＩの出力波形で、シリアルクロック５
０１の立下シに同期してデータが変化する。ここでロウ
レベルは出力バッファのプルダウントランジスタで駆動
し、ハイレベルはプルアップ抵抗によシ生成する。８ビ
ツトのデータシフトが終了すると、送信側ＬＳＩの出力
バッ７アはオフし、プルアップ抵抗によりデータライン
はハイレベルまで引き上げられる。
受信側ＬＳＩＡＣＫ信号５０３は８ビツトのシリアルデ
ータを正常受信すると、シリアルクロック５０１の立下
シに同期して出力されるものである。実際のシリアルデ
ータライン上の波形は送信側ＬＳＩデータ出力５０２と
受信側Ｌ８Ｉ　ＡＣＫ出力５０３を合成したもので、図
中シリアルデータライ″１５０４で示した信号波形とな
る。送信側ＬＳＩは７リアルデータラインがロウレベル
となるのでＡＣＫ信号として検出することができる。
〔発明が解決しようとする問題点〕
従来のシリアルデータ処理装置には出力バッファ回路に
次のような問題があった。すなわち、オープンドレイン
形式の出力バッファを用いたシリアルデータラインは、
ロウレベルは出力バッファトランジスタをオンすること
によってライン上の電荷をトランジスタを介して接地に
おとすことで設定されるが、ハイレベルはトランジスタ
をオフにしてラインに外付けしたプルアップ抵抗を介し
てラインに電荷をチャージしなければならないのでデー
タラインのハイレベルへの立上）が遅く。
そのためシリアルデータ転送速度を速くすることができ
ないという大きな欠点を有している。シリアルデータ転
送はマルチプロセップ構成の分散処理化が進んでいる現
在では主流となシつつあるが、オープンドレイン形式の
７リアルデータラインでは、念とえば１００ＫＨｚ程度
のスピードしか出せず、応用システム全体の効率低下を
招いていた。
−万、高速のシリアルデータ転送が不可欠な場合にはシ
リアルデータラインをプッシュプル形式の出力バッフ了
でドライブすれば、ハイレベルへの遷移も高速に行なう
ことができるようになるが、プッシュプルドライバでは
シリアルデータラインを双方向に使用することができな
い。データ受信完了を示す信号（ＡＣＫ信号）を受信側
から送信側に送るに当たって、データラインを使うこと
ができない念め、別に専用のＡＣＫ信号線をＬＳＩ間に
接続しなければならず、貴重なＬＳＩ端子を余分に消費
するだけでなく、信号線の布線等による応用システムの
コスト上昇を招くという欠点を有してい之。
〔問題点を解決するための手段〕
本発明は単一のデータラインと単一のクロックラインに
接続され、前記クロックライン上のクロックに同期して
動作するシフトレジスタと、シフトレジスタ出力を順次
データラインに出力する出力バッファとを有するシリア
ルデータ処理装置において、前記クロックライン上のク
ロック全計数し、所定数のクロックを計数するまでは前
記出力バッファをプッシュプル駆動し、所定数計数後は
出力バッファをハイインピーダンスとするクロック計数
手段と、クロック計数手段によシ制御されるデータライ
ンレベル保持手段とを有する。
〔実施例１〕 第１図に本発明の第１の実施例を用いたシリアルデータ
処理装置Ａ、Ｂの間でシリアルデータ転送を行なう動作
全説明する。ここではシリアルデータ処理装置Ａ及びＢ
に送受信モード指定機能をもたせ、Ａ、Ｂは全く同じ構
成としている。各シリアルデータ処理装置は、シリアル
データ入出力端子１０１Ａ、ｌ０ＩＢ（以下、ＳｉＯ端
子という〕、クリアルクロック入出力端子１０２Ａ、１
０２Ｂ（以下、ＳＣＫ端子という）、シフトレジスタ１
０３Ａ、１０３Ｂ、シリアルクロックをカワントするク
ロックカウンタ１０５Ａ、１０５Ｂ及び制御ゲート等を
含んでいる。
クロックカウンタ１０５Ａ、１０５Ｂはシリアルクロッ
ク乞計数するカウンタでシリアルクロックを８パルス計
数するとノ・インベルを出力する。
シリアルデータ処理装ｄＡがシリアルデータ処装置ｉＢ
にクロック及びデータを送出し、８ビツト′データ転送
終了に引きつづ＠ＡＣＫ−１号全シリアルデータ処理装
置Ｂが出力する例を用いて動作を説明する。ここではシ
フトレジスタ１０３Ａには送信データがあらかじめ格納
され、クロプクンース選択フラグ１０６人はハイレベル
に設定して内部のクロックンース１０５Ａが選択され、
受信フラグ１１３Ａはロクレベル、クロックソース選択
フラグ１０６Ｂはロウレベル、受信フラグ１１３Ｂはハ
イレベルに設定しであるものとする。クロックン−２１
１１人よシ発生されるシリアルクロックはクロックカウ
ンタ１０５Ａ及びシフトレジスタ１０３Ａへ供給され、
同時にＳ、Ｃ，に端子１０２Ａを経由してＳＣＫ端子１
０２Ｂを、電動する。シフトレジスタ１０３Ａはシリア
ルクロックに同期してシフトレジスタ１０３Ａ内のデー
タをソフトする。この時クロックカウンタ１０５Ａの出
力はロウレベルで、オアゲート１１２人の出力はロウレ
ベルなので、インバータｌｌ０Ａ出力ば／Ｓイレベルと
な９、ナンドゲ−１−１０８Ａの出力はシフトレジスタ
１０３Ａ出力の反転データとなり、出力バッファ１２２
ＡのＰチャンネルトランジスタを駆動する。
一万、ノアゲートｌ　１４Ａの出力は、オアゲート１１
２Ａの出力がロウレベルなのでソフトレジスタ１０３Ａ
出力の反転データとなる。Ａ　ＣＫ出力を制御するλＣ
Ｋ出力部１０４Ａは、ＡＣＫ出力を行なわない時にはロ
ウレベルとなっているたむ、オアゲー）１０９Ａの出力
はシフトレジスタ１０３Ａ出力の反転データとなシ、出
力バッファ１２２ＡのＮチャンネルトランジスタを駆動
する。
し九がってデータがハイレベルのときはＰチャンネルト
ランジスタがオン、Ｎチャンネルトランジスタがオフし
、又データがロウレベルのときはＰチャンネルトランジ
スタがオフ、Ｎチャンネルトランジスタがオンするいわ
ゆるプッシュプル駆動となシ、データラインはハイ方向
及びロワ方向の遷移も高速に行なわれる。したがってシ
リアルデータの転送速度はたとえばｌ　ｌ’ｖｌＨｚ程
度まで上げることができるようになる。
出力バッファ１２２Ａの出力はＳｉＯ端子１０１Ａに出
力され、以後同様に８ビツトのシフトレジスタ１０３Ａ
値が順次シフトアウトされる。８とットデータがシフト
アウトするまではクロツクカウンタ１０５Ａ出力はロウ
レベルであるためナントゲート１２０Ａ出力はハイレベ
ルとなシ、シたがって高抵抗のプルアップ抵抗として用
いられるＰチャンネルトランジスタ１１６Ａはオフ状態
である。これによシ、出力データがロウレベルであって
ＡＰチャンネルトランジスタ１１６Ａから出力バッファ
１２２ＡのＮチャンネルトランジスタを経由して電流が
流れることはない。
シリアルデータ処理装置ＢはＳＣＫ端子１０２Ｂに供給
されるシリアルクロック全人カバッファ１１８Ｂを介し
てシフトレジスタ１０３Ｂへ入力し、シリアルクロック
に同期して、人カパッファ１１７Ｂを経由した８ｉ０端
子１０１Ｂレベルを７フトレジスタ１０３Ｂに順次シフ
トインする。この際、受信フラグ１１３Ｂはあらかじめ
ノ・インベルに設定しであるので、出力バッファ１２２
ＢのＮチャンネル及びＰチャンネルの各トランジスタは
、ＡＣＫ出カ部１０４Ｂｔ−制御するまでオフ状態であ
シ、８ｉ０端子１０１Ｂを駆動することはない。又プル
アップ用Ｐチャンネルトランジスタｘ１６Ｂｕ、クロッ
ク選択フラグ１０６Ｂがロウレベルに設定しであるため
ナントゲート１２０Ｂの制御によりオフ状態となってい
る。
クロックカウンタ１０５Ａがシリアルクロックを８パル
ス計数すると、クロッフカ９フフ１０５人出力はハイレ
ベルとなシ、シたがってオアゲート１１２Ａはハイレベ
ルとなるため、ノアゲート１１４人出力は無条件にロウ
レベルとなる。送信側はＡＣＫ制御は行なわないため、
ＡＣＫ出力部１０４Ａ出力はロウレベルであるのでオア
ゲート１０９Ａ出力はロウレベルとなシ、又ナントゲー
ト１０８Ａ出力は無条件にハイレベルとなるので出力バ
ッファ１２２ＡのＮチャンネル及びＰチャンネルトラン
ジスタはともにオフ状態となる。この時点でシリアルデ
ータラインは駆動されない状態となり、ＡＣＫ信号を伝
達できるよりになる。この時さらにクロックカウンタ１
０５Ａ出力はナントゲート１２０Ａｔ−ゲートするため
Ｐチャンネルトランジスｌ　ｌ　ｌ　６Ａｉｊオｙｌ、
、Ｓ　ｉｏ　端子１０１　ＡＩＣｌｄプルアップ抵抗が
付加された状態となる。
次に上記動作を第２図を参照して説明する。ＳｉＯ端子
出カ２０１Ａｉｊ、ＳｉＯ端子出力１０１Ａ出力を、Ｓ
ＣＫ端子出力２０２ＡはＳＣＫ端子１０２Ａ出力を示し
ている。８ｉ０端子出力２０２ＡはＳＣＫ端子２０１Ａ
出力に同期して変化し、クロックカウンタ１０５Ａが８
パルス計数する図中ｔ８タイミングまでシフトレジスタ
１０３Ａに格納されていたデータでブツシュ・プル駆動
される。ｔ８タイミングとなると、クロックカウンタ１
０５Ａ出力がハイレベルとなるため、出力バッファ１２
２Ａはハイインピーダンス状態となるので、受信側であ
るシリアルデータ処理装置Ｂは、ＡＣＫ出力部１０４Ｂ
を制御し、オアゲー）１０９Ｂをハイレベルとして、出
力バッファ１２２ＢのＮチャンネルトランジスタのみを
オンさせることによシリアルデータラインをロウレベル
にプルダウンする。
この動作は図中受信側ＬＳＩ　　ＡＣＫ　信号２０３Ｂ
で示している。シリアルデータラインはＳｉＯ端子出力
２０１Ａと受信側ＬＳＩＡＣＫ信号２０３Ｂを合成した
波形となる。シリアルデータラインがロウレベルとなっ
たことを送信側のＡＣＫ検出部１１５Ａは入カバッ７ア
１１７Ａを介して検出し、シリアルデータ処理装置Ａは
受信動作が正常に行なわれたことを確認することができ
る。
前述の例ではシリアルデータ処理装置Ａが７リアルクロ
ツクを出力する場合の動作を示したが、クロックンース
選択フラグ１０６Ａをロウ、クロック選択フラグ１０６
Ｂをハイレベルとし、受信側シリアルデータ処理装置Ｂ
がシリアルクロックを供給する場合でも、シリアルクロ
ックの供給源及びシリアルデータラインをプルアップす
るシリアルデータ処理装置が変わるだけで内部回路の動
作は全く同様である。
〔実施例２〕 第１の実施例では第２図に示したように受信側の７リア
ルデータ処理装置は８ビツトのデータを受信した直後に
シリアルクロックの立下しに同期して必ずＡＣＫ信号を
出力するというプロトコルの例を上げたが、第２の実施
例ではＡＣＫ信号をデータ受信後直ちに出力せずに遅延
を持って出力するプロトコルを第１の実施例と同様の構
成によシ実現するものである。
ＡＣＫ信号が遅延を持って出力されるプロトコルでは送
信側の７リアルデータ処理装置は８ビットデータ出力後
、ＳｉＯ端子をブツシュ・プル駆動によシハイレベルま
で引き上げた状態で、シリアルデータラインをＡＣＫ信
号出力のために受信側シリアルデータ処理装置に引き渡
たすことができる。第２の実施例でも構成は同様である
ので動作は第１図、タイミングは第３図を参照して第１
の実施例と動作の異なる部分のみを説明する。ここでも
シリアルデータをシリアルデータ処理装置Ａからシリア
ルデータ処理装置Ｂへ転送し、ＡＣＫ信号を、シリアル
データ処理装置Ａへ出力する例を示す。本実施例ではク
ロックカウンタ１０５Ａは７リアルクロツクを９パルス
計数し乏ときにハイレベルを出力する。し念がって第３
図中ｔ９タイミングまで出力バッファ１２２ＡはＳｉＯ
端子１０１Ａをプツシニブル駆動し、８とブトデータ出
力後シリアルデータラインをハイレベルまで引き上げた
状態で、出力バッファ１２２ＡのＰチャンネル及びＮチ
ャンネルのトランジスタをオフする。その時シリアルデ
ータラインはクロックカウンタ１０５Ａの出力がハイレ
ベルとなっているのでナンドゲー）１２０Ａｅゲートし
、Ｐチャンネルトランジスタ１１６Ａをオンさせるので
高抵抗でプルアップされ念状態となる。受信側のシリア
ルデータ処理装置ＢはＡＣＫ信号ｔ９タイミングの後シ
リアルクロックの立下シに同期して出力する。第３図中
受信側ＬＳＩ　ＡＣＫ信号３０３Ｂ波形は１シリアルク
ロツク後に出力されたＡＣＫ信号を示している。実際の
シリアルデータライン上の波形はＳｉＯ端子出力３０２
Ａ及び受信側ＬＳＩＡＣＫ信号３０３Ｂｉ合成したシリ
アルデータライン３０４の波形となる。以上述べ友よう
に本発明ではクロックカウンタ１０５Ａがハイレベルと
なるクロック数を制御することで多くのプロトコルにも
応用できる。
〔発明の効果〕
以上説明してきたように本発明ではシリアルデータ転送
中はシリアルデータラインをプッシュプル駆動し、デー
タ送出後はデータラインヲノ・イインピーダンス状態に
設定することで高速にシリアルデータの転送を可能とす
ると同時に、シリアルデータラインを用いて受信確認等
の情報授受が可能なシリアルデータ処理装置を供給する
ことができる。
又、本発明ではシリアルデータラインを用いた例を示し
たが、シリアルクロックラインをオーブンドレイン形式
で駆動して、シリアルクロックラインを用いて受信確認
等の情報授受を行なっているシステムにも同様に適応す
ることができることは明らかである。
【図面の簡単な説明】
第１図は本発明の第１の実施例を示すブロック図であシ
、第２図はそのタイミングチャート、第３図は第２の実
施例を示すタイミングチャートである。 １０１Ａ、Ｂ・・・・・・ＳｉＯ端子、１０２Ａ、Ｂ・
・・８．・ＢＣＫ端子、１０３Ａ、Ｂ・山・・シフトレ
ジスタ、１０５Ａ、Ｂ・山・・クロックカウンタ、１０
８Ａ。 Ｂ・・・・・・ナントゲート、１０９Ａ、Ｂ・山・・ノ
アゲート、ｌｌ０Ａ、Ｂ・・・・・・インバータ、１１
２Ａ、Ｂ・・・・・・オアゲー１−１１２２Ａ、Ｂ・・
・・・・出力バッファ、１１６Ａ、Ｂ・・・・・・Ｐチ
ャンネルトランジスタ。 、ξ≧ 代１人　弁４士　内　原　　晋Ｃ，，，，１′・）１．
さ

Claims (1)

    【特許請求の範囲】
  1. 単一のデータラインと、単一のクロックラインに接続さ
    れ、前記クロックライン上のクロックに同期して動作す
    るシフトレジスタと、該シフトレジスタの出力を前記デ
    ータラインに直列に出力する出力バッファとを有し、前
    記データラインはプッシュ・プル駆動とオープ・ドレイ
    ン駆動とを選択的に指示することにより制御されること
    を特徴とするシリアルデータ処理装置。
JP9366287A 1987-04-15 1987-04-15 シリアルデ−タ処理装置 Expired - Lifetime JPH0786855B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP9366287A JPH0786855B2 (ja) 1987-04-15 1987-04-15 シリアルデ−タ処理装置
EP88106062A EP0287119B1 (en) 1987-04-15 1988-04-15 Serial data processor capable of transferring data at a high speed
DE3852143T DE3852143T2 (de) 1987-04-15 1988-04-15 Serieller Datenprozessor zur Übertragung schneller Daten.
US07/182,006 US4964141A (en) 1987-04-15 1988-04-15 Serial data processor capable of transferring data at a high speed

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9366287A JPH0786855B2 (ja) 1987-04-15 1987-04-15 シリアルデ−タ処理装置

Publications (2)

Publication Number Publication Date
JPS63257860A true JPS63257860A (ja) 1988-10-25
JPH0786855B2 JPH0786855B2 (ja) 1995-09-20

Family

ID=14088603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9366287A Expired - Lifetime JPH0786855B2 (ja) 1987-04-15 1987-04-15 シリアルデ−タ処理装置

Country Status (4)

Country Link
US (1) US4964141A (ja)
EP (1) EP0287119B1 (ja)
JP (1) JPH0786855B2 (ja)
DE (1) DE3852143T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997049040A1 (fr) * 1996-06-20 1997-12-24 Sega Enterprises, Ltd. Dispositif de jeu, unite peripherique et dispositif de relai
US5878281A (en) * 1997-01-31 1999-03-02 Mitsubishi Denki Kabushiki Kaisha Synchronous serial data transfer device
WO2006004070A1 (en) * 2004-06-30 2006-01-12 Ricoh Company, Ltd. Serial communication device, method thereof and communication system using the same

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0779336B2 (ja) * 1989-05-22 1995-08-23 パイオニア株式会社 双方向通信ラインのバッファ装置
JPH0624356B2 (ja) * 1989-12-21 1994-03-30 株式会社東芝 データ転送方式
US5138634A (en) * 1990-02-26 1992-08-11 Knapp Stephen L Altered-length messages in interrupted-clock transmission systems
US5448591A (en) * 1990-06-24 1995-09-05 Next, Inc. Method and apparatus for clock and data delivery on a bus
US5042053A (en) * 1990-08-16 1991-08-20 Honeywell Inc. Zero-sync-time apparatus for encoding and decoding
BE1004618A3 (nl) * 1990-10-18 1992-12-22 Atea Nv Verbindingsschakeling voor synchrone gegevensoverdracht.
US5367534A (en) * 1993-06-16 1994-11-22 Universal Data Systems, Inc. Synchronous flow control method
JP2824193B2 (ja) * 1993-06-30 1998-11-11 株式会社日立製作所 信号伝送方法および装置
JPH0721123A (ja) * 1993-07-02 1995-01-24 Mitsubishi Electric Corp 直列データ転送装置
JP2704102B2 (ja) * 1993-10-22 1998-01-26 日本電気株式会社 クロック同期方式
JP3490131B2 (ja) * 1994-01-21 2004-01-26 株式会社ルネサステクノロジ データ転送制御方法、データプロセッサ及びデータ処理システム
US5796312A (en) * 1996-05-24 1998-08-18 Microchip Technology Incorporated Microcontroller with firmware selectable oscillator trimming
US5842007A (en) * 1996-12-26 1998-11-24 Northern Telecom Limited Method and system for transferring high level control messaging framing and payload data in a serial stream in a communications system
US5818874A (en) * 1997-01-31 1998-10-06 Northern Telecom Limited Transformerless data transmission line driver
US6076160A (en) * 1997-11-20 2000-06-13 Advanced Micro Devices, Inc. Hardware-based system for enabling data transfers between a CPU and chip set logic of a computer system on both edges of bus clock signal
TW468110B (en) * 1998-05-04 2001-12-11 Koninkl Philips Electronics Nv Electronic apparatus with a bus
DE19846914C2 (de) * 1998-10-12 2003-10-02 Oce Printing Systems Gmbh Datenbus und Verfahren zum Kommunizieren zweier Baugruppen mittels eines solchen Datenbusses
JP3481176B2 (ja) * 1999-11-16 2003-12-22 松下電器産業株式会社 信号伝送回路
US6772251B1 (en) * 2001-05-04 2004-08-03 Cypress Semiconductor Corporation Bit interleaved data serial interface
TWI236264B (en) * 2002-09-05 2005-07-11 Winbond Electronics Corp Single wire serial communication protocol method and circuit
JPWO2006082793A1 (ja) * 2005-02-07 2008-06-26 松下電器産業株式会社 ＳＤ（ＳｅｃｕｒｅＤｉｇｉｔａｌ）カード、ホストコントローラ
JP5610799B2 (ja) * 2010-03-15 2014-10-22 キヤノン株式会社 画像形成装置
DE102010061771A1 (de) * 2010-11-23 2012-05-24 Robert Bosch Gmbh Kommunikationssystem und Verfahren zum Betreiben eines Kommunikationssystems
US9412294B2 (en) * 2013-08-22 2016-08-09 Boe Technology Group Co., Ltd. Data transmission device, data transmission method and display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59191647A (ja) * 1983-04-15 1984-10-30 Hitachi Ltd デ−タ処理システムにおけるシリアルｉ／ｏ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4225752A (en) * 1978-03-03 1980-09-30 Burroughs Corporation High speed, low noise digital data communication system
US4181975A (en) * 1978-07-10 1980-01-01 Rockwell International Corporation Digital delay line apparatus
US4191849A (en) * 1978-10-26 1980-03-04 Gte Automatic Electric Laboratories Incorporated Data synchronization circuit
US4429386A (en) * 1981-01-05 1984-01-31 Siemens Corporation Buffer arrangement of a PCM exchange system
US4475191A (en) * 1982-12-10 1984-10-02 At&T Bell Laboratories Distributed time division multiplexing bus
JPS59200326A (ja) * 1983-04-26 1984-11-13 Nec Corp データ処理装置
FR2568035B1 (fr) * 1984-07-17 1989-06-02 Sagem Procede d'interconnexion de microprocesseurs
US4621208A (en) * 1984-09-06 1986-11-04 Thomson Components - Mostek Corporation CMOS output buffer
US4653074A (en) * 1985-01-24 1987-03-24 Sperry Corporation Bit sync generator
US4718074A (en) * 1986-03-25 1988-01-05 Sotas, Inc. Dejitterizer method and apparatus
DE3751608T2 (de) * 1986-09-01 1996-06-27 Nec Corp Serielles Busschnittstellensystem zur Datenübertragung mit einer Zweidrahtleitung als Taktbus und Datenbus.
US4716578A (en) * 1986-09-29 1987-12-29 Northern Telecom Limited Circuit and method for the recovery of data from a digital data stream

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59191647A (ja) * 1983-04-15 1984-10-30 Hitachi Ltd デ−タ処理システムにおけるシリアルｉ／ｏ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997049040A1 (fr) * 1996-06-20 1997-12-24 Sega Enterprises, Ltd. Dispositif de jeu, unite peripherique et dispositif de relai
US5878281A (en) * 1997-01-31 1999-03-02 Mitsubishi Denki Kabushiki Kaisha Synchronous serial data transfer device
WO2006004070A1 (en) * 2004-06-30 2006-01-12 Ricoh Company, Ltd. Serial communication device, method thereof and communication system using the same
US7720089B2 (en) 2004-06-30 2010-05-18 Ricoh Company, Ltd. Serial communication device, method thereof and communication system using the same

Also Published As

Publication number Publication date
EP0287119A3 (en) 1989-11-02
JPH0786855B2 (ja) 1995-09-20
EP0287119A2 (en) 1988-10-19
DE3852143D1 (de) 1995-01-05
US4964141A (en) 1990-10-16
EP0287119B1 (en) 1994-11-23
DE3852143T2 (de) 1995-06-22

Similar Documents

Publication Publication Date Title
JPS63257860A (ja) シリアルデ−タ処理装置
JP3939361B2 (ja) 母線付きの電子装置
US5758073A (en) Serial interface between DSP and analog front-end device
EP0900493B1 (en) Communication bus using different transmission rates
US4984190A (en) Serial data transfer system
US6092138A (en) Electronic apparatus having a high-speed communication bus system such as an I2 C bus system
JP2002094365A (ja) 出力バッファ回路
US11928066B2 (en) I2C bridge device
CN101636913A (zh) 使用串行i/o脉冲串选通的低功率串行器/解串器体系结构
CN101432705A (zh) 不需要无源上拉组件的高速双线通信装置
EP0506330A2 (en) A communications system and a system control method
US4872004A (en) Plural source arbitration system
WO2000002134A2 (en) Improved inter-device serial bus protocol
JP3784979B2 (ja) バス駆動回路
JP4386523B2 (ja) ダイナミック論理回路
JP2008535305A (ja) 非同期遅延を実現する電子回路
US20030201796A1 (en) Method and apparatus for asynchronously controlling domino logic gates
JPH0771079B2 (ja) シリアルデ−タ転送装置
JPH0683291B2 (ja) シリアル通信方式
JP3155749B2 (ja) 信号処理装置
JPH1027050A (ja) シリアル伝送方式
JP2000224203A (ja) ポストチャ―ジロジックを備えるデ―タ伝達装置
JPH0353634A (ja) 通信用集積回路
JPH053022B2 (ja)
JPS58132894A (ja) 機構系の状態検出システム

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070920

Year of fee payment: 12