KR100728966B1 - 피모스 트랜지스터 - Google Patents

피모스 트랜지스터 Download PDF

Info

Publication number
KR100728966B1
KR100728966B1 KR1020050132147A KR20050132147A KR100728966B1 KR 100728966 B1 KR100728966 B1 KR 100728966B1 KR 1020050132147 A KR1020050132147 A KR 1020050132147A KR 20050132147 A KR20050132147 A KR 20050132147A KR 100728966 B1 KR100728966 B1 KR 100728966B1
Authority
KR
South Korea
Prior art keywords
region
channel
source
gate line
predetermined region
Prior art date
Application number
KR1020050132147A
Other languages
English (en)
Inventor
조규석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050132147A priority Critical patent/KR100728966B1/ko
Application granted granted Critical
Publication of KR100728966B1 publication Critical patent/KR100728966B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 피모스(PMOS) 트랜지스터를 개시한다. 개시된 본 발명의 피모스 트랜지스터는 반도체 기판과, 반도체 기판 내에 드레인 예정 영역 및 그와 인접한 채널 예정 영역 일부분이 소오스 예정 영역 및 나머지 채널 예정 영역 보다 채널 폭 방향으로 돌출된 형상의 활성영역을 한정하도록 형성된 소자분리막과, 기판의 채널 예정 영역 상에 형성된 게이트 라인과, 게이트 라인 양측의 활성영역 내에 형성된 소오스 및 드레인영역을 포함하며, 상기 게이트 라인은 상기 소자분리막과 소오스영역이 만나는 지점에서 상기 소자분리막 일부와 소오스영역 일부를 동시에 가리면서 게이트 라인과 수직한 방향으로 연장되도록 형성된 게이트 탭(TAB)을 포함하는 것을 특징으로 한다.

Description

피모스 트랜지스터{PMOS TRANSISTER}
도 1은 종래 기술의 문제점을 설명하기 위한 반도체 소자의 평면도.
도 2는 종래 기술의 한계를 설명하기 위한 반도체 소자의 평면도.
도 3은 본 발명의 실시예에 따라 형성한 피모스 트랜지스터의 구조를 설명하기 위한 평면도.
도 4는 본 발명의 다른 실시예에 따라 형성한 피모스 트랜지스터의 구조를 설명하기 위한 평면도.
* 도면의 주요 부분에 대한 부호의 설명 *
A, A' : 활성영역 F, F' : 소자분리막
GL, GL' : 게이트 라인 S, S' : 소오스영역
D, D' : 드레인영역
본 발명은 반도체 소자의 모스(MOS) 트랜지스터에 관한 것으로, 특히, HEIP(Hot Electron Induced Punchthrough) 현상을 개선할 수 있는 피모스(PMOS) 트랜지스터에 관한 것이다.
최근 반도체 소자의 디자인 룰(design rule)이 100nm급 이하로 감소함에 따라, 트랜지스터의 소오스영역과 드레인영역 사이의 간격이 좁아지고, 채널 및 소오스/드레인영역으로의 도핑 농도는 증가하여, 단채널 효과(short channel effect : SCE), 핫캐리어 효과(hot carrier effect : HCE) 및 GIDL(gate induced drain leakage)과 같은 현상이 발생되고, 그에 의해, 트랜지스터의 전기적 특성이 열화되고 있다.
특히, 주변회로영역에 형성되는 피모스 트랜지스터에서는 그 캐리어(carrier)인 정공(hole)에 의해 전자(electron)가 부수적으로 생성되는데, 이 전자는 채널과 인접한 소자분리막 내부로 유입(trapping)되어 피모스 트랜지스터의 채널을 인버전(inversion)시킴으로써, 도 1에 도시된 바와 같이, 채널의 유효 길이를 감소시킨다. 이와 같은 전자의 유입에 의한 채널의 인버전(inversion) 현상은 전계가 인가되는 드레인영역(D)과 인접한 채널 부분에서 발생하게 된다.
미설명된 도면부호 GL는 게이트 라인을, S는 소오스영역을, F는 소자분리막, 그리고, A는 소자분리막에 의해 한정된 활성영역을 각각 나타낸다.
상기한 바, 피모스 트랜지스터에서의 원치 않는 채널 인버전(inversion) 현상은 턴-오프(turn-off) 시의 누설전류를 증가시켜 전력 소모를 증가시키고, 동작 속도를 저하시킬 뿐만 아니라, 항복 전압을 감소시키는 등의 문제를 일으킨다. 이러한 현상을 HEIP(Hot Electron Induced Punchthrough) 현상이라고 하며, 상기 HEIP 현상이 심한 경우, 트랜지스터의 원치 않는 턴-온(turn-on) 현상이 유발될 수도 있다.
한편, 이러한 문제를 해결하기 위해 소자의 구조적 측면에서 여러가지 방안들이 제시되어 왔으며, 도 2에 도시된 바와 같이, HEIP 현상이 유발되는 지점, 즉, 게이트 라인(GL)과 소자분리막(F)이 접하는 지점에 게이트 탭(TAB)을 설치함으로써 HEIP에 의한 유효 채널 감소분을 보상하기도 한다.
그러나, 반도체 소자의 디자인 룰이 80nm급 이하의 레벨로 감소되는 경우, 게이트 탭 설치를 위한 공정 마진 확보가 어렵기 때문에, 게이트 탭(TAB) 형성 기술만으로는 HEIP로 인한 주변회로영역 피모스 트랜지스터의 전기적 특성 열화를 극복하는데 한계가 있다. 그러므로, 차세대 고집적 소자를 개발하기 위한 피모스 트랜지스터 HEIP 현상 개선 기술이 절실히 요구되고 있다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 80nm급 이하의 고집적 소자에서도 적용 가능하며 HEIP 현상을 효과적으로 개선할 수 있는 피모스 트랜지스터의 구조를 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 피모스 트랜지스터는, 반도체 기판; 반도체 기판 내에 드레인 예정 영역 및 그와 인접한 채널 예정 영역 일부분이 소오스 예정 영역 및 나머지 채널 예정 영역 보다 채널 폭 방향으로 돌출된 형상의 활성영역을 한정하도록 형성된 소자분리막; 기판의 채널 예정 영역 상에 형성된 게이트 라인; 및 게이트 라인 양측의 활성영역 내에 형성된 소오스 및 드레인영역;을 포함하며, 상기 게이트 라인은 상기 소자분리막과 소오스영역이 만나는 지점에서 상기 소자분리막 일부와 소오스영역 일부를 동시에 가리면서 게이트 라인과 수직한 방향으로 연장되도록 형성된 게이트 탭(TAB)을 포함하는 것을 특징으로 한다.
여기서, 상기 활성영역은 드레인 예정 영역 및 그와 인접한 채널 예정 영역 일부분이 소오스 예정 영역 및 나머지 채널 예정 영역 보다 채널 폭 방향으로 50∼300Å 돌출된다.
삭제
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 3은 본 발명의 실시예에 따라 형성한 피모스 트랜지스터의 구조를 설명하기 위한 평면도이다.
본 발명의 피모스 트랜지스터는, 도 3에 도시된 바와 같이, 반도체 기판과, 상기 반도체 기판 내에 드레인 예정 영역 및 그와 인접한 채널 예정 영역 일부분이 소오스 예정 영역 및 나머지 채널 예정 영역 보다 채널 폭 방향으로 돌출된 형상의 활성영역(A')을 한정하도록 형성된 소자분리막(F')과, 상기 기판의 채널 예정 영역 상에 형성된 게이트 라인(GL') 및 상기 게이트 라인(GL') 양측의 활성영역(A') 내에 형성된 소오스영역(S') 및 드레인영역(D')으로 구성된다.
여기서, 상기 활성영역(A')은 드레인 예정 영역 및 그와 인접한 채널 예정 영역 일부분이 소오스 예정 영역 및 나머지 채널 예정 영역 보다 채널 폭 방향으로 적어도 50Å 이상, 바람직하게는 50∼300Å 정도 돌출된다. 그러므로, 드레인영역(D') 및 그와 인접한 채널 영역이 소오스영역(S') 및 나머지 채널 영역 보다 채널 폭 방향에 따른 양측 방향으로 적어도 50Å 이상 돌출된다.
이와 같이, 본 발명은 HEIP 현상이 발생하는 지점인 드레인영역(D')과 그와 인접한 채널 영역의 채널 폭 방향에 따른 양측부를 나머지 영역 보다 채널 폭 방향으로 돌출되도록 하는데, 이 경우 드레인영역(D')에 전계가 인가되어 소오스영역(S')으로부터 채널을 통해 드레인영역(D')으로 전자가 이동하는 트랜지스터 동작시, 전자의 이동 경로(화살표)가 드레인영역(D')에 인접한 소자분리막(F') 부분과 이격되어 있기 때문에, 상기 드레인영역(D')에 인접한 소자분리막(F') 부분에 전자가 유입(trapping)되는 현상이 효과적으로 방지된다.
다시 말해, 본 발명은 전자의 이동 경로(화살표)와 드레인영역(D')에 인접한 소자분리막(F') 부분을 이격시켜 전자가 소자분리막(F')에 유입되는 현상을 방지하는데, 상기 이격되는 거리가 적어도 50Å 이상인 경우, 즉, 활성영역(A')이 적어도 50Å 이상 돌출된 경우 전자의 유입 현상은 효과적으로 방지되며, 상기 이격되는 거리가 증가할수록 전자의 유입 방지 효과는 커진다.
그러므로, 본 발명은 드레인영역(D')에 인접한 소자분리막(F') 부분에 전자가 유입됨에 따라 유발되는 유효 채널 길이 감소 현상인 HEIP 현상을 억제할 수 있다. 따라서, 본 발명은 피모스 트랜지스터의 HEIP 현상에 의한 오프 누설전류 증가 및 동작 전압 손실 및 동작 속도 저하 등의 문제를 개선하여 피모스 트랜지스터의 특성을 개선할 수 있다.
또한, 본 발명은 추가적인 게이트 탭(TAB)을 형성하지 않고, 다만 활성영역 (A')의 형상을 다소 변경함으로써 HEIP 현상을 개선할 수 있기 때문에, 종래의 게이트 탭(TAB) 적용시에 나타나는 공정 마진 한계 문제를 극복할 수 있어서, 80nm급 이하의 고집적 소자의 피모스(PMOS) 트랜지스터 형성시 용이하게 적용할 수 있다.
한편, 도 4는 본 발명의 다른 실시예에 따라 형성한 피모스 트랜지스터를 설명하기 위한 평면도이다.
본 발명의 다른 실시예에 따른 피모스 트랜지스터는, 도 4에 도시된 바와 같이, 게이트 라인(GL')에 게이트 탭(TAB)을 소오스영역(S') 방향으로만 형성시킨 구조이다.
즉, 본 발명의 다른 실시예에 따라 형성한 피모스 트랜지스터는 소자분리막(F')과 소오스영역(S')이 만나는 지점에서 소자분리막(F') 일부와 소오스영역(S') 일부를 동시에 가리도록 게이트 라인(GL')과 수직한 방향으로 게이트 라인(L)으로부터 연장된 게이트 탭(TAB)을 포함한다. 이 경우, 소오스영역(S') 쪽으로 형성된 게이트 탭(TAB)으로 인해 게이트 탭(TAB) 부분에서 채널의 유효 길이가 증가하게 되고, 채널 폭 방향에 따른 양측부의 전계가 낮아지므로, 오프 누설전류를 더욱 감소시킬 수 있는 등 소자의 특성이 더욱 개선된다.
한편, 상기 본 발명의 다른 실시예의 경우 게이트 탭(TAB)이 소오스영역(S') 쪽으로만 형성되기 때문에, 종래의 게이트 탭(TAB) 적용시 발생하는 공정 마진 부족 현상은 어느 정도 개선될 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이, 본 발명은 피모스(PMOS) 트랜지스터를 제조함에 있어서, 소오스영역 및 그와 인접한 채널 영역의 일부분이 드레인영역 및 나머지 채널 영역 보다 채널 폭 방향으로 돌출되도록 하여, 전자가 드레인영역에 인접한 소자분리막 부분으로 유입되지 않도록 함으로써, HEIP 현상을 효과적으로 방지할 수 있다. 그러므로, 본 발명은 피모스(PMOS) 트랜지스터의 HEIP 현상에 의한 오프 누설전류 증가, 동작 전압 손실, 동작 속도 저하, 항복 전압 감소 등의 문제를 개선하여 피모스(PMOS) 트랜지스터의 특성을 개선할 수 있다.
아울러, 본 발명의 방법은 종래의 게이트 탭(TAB) 적용시에 나타나는 공정 마진 한계 문제를 극복할 수 있어서, 80nm급 이하의 고집적 소자의 피모스(PMOS) 트랜지스터 형성시 용이하게 적용할 수 있다.

Claims (3)

  1. 반도체 기판;
    상기 반도체 기판 내에 드레인 예정 영역 및 그와 인접한 채널 예정 영역 일부분이 소오스 예정 영역 및 나머지 채널 예정 영역 보다 채널 폭 방향으로 돌출된 형상의 활성영역을 한정하도록 형성된 소자분리막;
    상기 기판의 채널 예정 영역 상에 형성된 게이트 라인; 및
    상기 게이트 라인 양측의 활성영역 내에 형성된 소오스 및 드레인영역;을 포함하며,
    상기 게이트 라인은 상기 소자분리막과 소오스영역이 만나는 지점에서 상기 소자분리막 일부와 소오스영역 일부를 동시에 가리면서 게이트 라인과 수직한 방향으로 연장되도록 형성된 게이트 탭(TAB)을 포함하는 것을 특징으로 하는 피모스 트랜지스터.
  2. 제 1 항에 있어서, 상기 활성영역은 드레인 예정 영역 및 그와 인접한 채널 예정 영역 일부분이 소오스 예정 영역 및 나머지 채널 예정 영역 보다 채널 폭 방향으로 50∼300Å 돌출된 것을 특징으로 하는 피모스 트랜지스터.
  3. 삭제
KR1020050132147A 2005-12-28 2005-12-28 피모스 트랜지스터 KR100728966B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050132147A KR100728966B1 (ko) 2005-12-28 2005-12-28 피모스 트랜지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050132147A KR100728966B1 (ko) 2005-12-28 2005-12-28 피모스 트랜지스터

Publications (1)

Publication Number Publication Date
KR100728966B1 true KR100728966B1 (ko) 2007-06-15

Family

ID=38359591

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050132147A KR100728966B1 (ko) 2005-12-28 2005-12-28 피모스 트랜지스터

Country Status (1)

Country Link
KR (1) KR100728966B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8901646B2 (en) 2012-01-03 2014-12-02 Samsung Electronics Co., Ltd. Semiconductor device
US9798227B2 (en) 2015-02-05 2017-10-24 Samsung Display Co., Ltd. Methods of forming patterns using photomask layout

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003102416A (ja) * 2001-09-27 2003-04-08 Azuma Corporation:Kk 納豆の製造方法
JP2004340981A (ja) * 2003-03-14 2004-12-02 Sony Corp 液晶表示装置
KR20050059911A (ko) * 2003-12-15 2005-06-21 주식회사 하이닉스반도체 반도체소자의 형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003102416A (ja) * 2001-09-27 2003-04-08 Azuma Corporation:Kk 納豆の製造方法
JP2004340981A (ja) * 2003-03-14 2004-12-02 Sony Corp 液晶表示装置
KR20050059911A (ko) * 2003-12-15 2005-06-21 주식회사 하이닉스반도체 반도체소자의 형성방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8901646B2 (en) 2012-01-03 2014-12-02 Samsung Electronics Co., Ltd. Semiconductor device
US9798227B2 (en) 2015-02-05 2017-10-24 Samsung Display Co., Ltd. Methods of forming patterns using photomask layout
US10444621B2 (en) 2015-02-05 2019-10-15 Samsung Display Co., Ltd. Methods of forming patterns using photomask including light-shielding portion having a recessed portion

Similar Documents

Publication Publication Date Title
KR100680958B1 (ko) 피모스 트랜지스터의 제조방법
KR100464534B1 (ko) 반도체소자의 트랜지스터 및 그 형성방법
KR20070078567A (ko) 반도체 소자의 형성 방법
KR100728966B1 (ko) 피모스 트랜지스터
US20080265311A1 (en) Vertical transistor and method for preparing the same
KR100871976B1 (ko) 반도체 소자 및 그 제조 방법
KR100876893B1 (ko) 반도체 소자 및 그의 제조방법
KR20070088062A (ko) 피모스 트랜지스터
KR100525111B1 (ko) 반도체 소자
KR101131550B1 (ko) 반도체 소자 및 그 제조 방법
KR100818084B1 (ko) 트랜지스터 및 그 형성방법
KR20070076815A (ko) 피모스 트랜지스터 및 그의 형성방법
KR101159690B1 (ko) 확장된 활성영역을 갖는 피모스 트랜지스터
KR20070069729A (ko) 피모스 트랜지스터 및 그의 형성방법
KR100917819B1 (ko) 고전압용 반도체소자의 제조방법
KR20100124576A (ko) 반도체 장치
US8288830B2 (en) Semiconductor device and method of manufacturing the same
KR100709437B1 (ko) 반도체 소자
KR100713917B1 (ko) 피모스 트랜지스터의 제조방법
JPH0786582A (ja) 半導体装置
KR100521994B1 (ko) 트렌치게이트형모스트랜지스터및그제조방법
KR101060704B1 (ko) 수평 확산형 모스트랜지스터의 제조 방법
KR20050104163A (ko) 고전압 트랜지스터 및 그 제조방법
KR101026373B1 (ko) 저전압 함몰형 게이트를 구비하는 반도체 소자 및 그 형성 방법
CN115692409A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee