KR100700935B1 - 캘리브레이션 지그 및 이를 갖는 캘리브레이션 장치 - Google Patents

캘리브레이션 지그 및 이를 갖는 캘리브레이션 장치 Download PDF

Info

Publication number
KR100700935B1
KR100700935B1 KR1020050097028A KR20050097028A KR100700935B1 KR 100700935 B1 KR100700935 B1 KR 100700935B1 KR 1020050097028 A KR1020050097028 A KR 1020050097028A KR 20050097028 A KR20050097028 A KR 20050097028A KR 100700935 B1 KR100700935 B1 KR 100700935B1
Authority
KR
South Korea
Prior art keywords
calibration
board
jig
block
tester head
Prior art date
Application number
KR1020050097028A
Other languages
English (en)
Inventor
장승호
장철웅
오세경
장민석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050097028A priority Critical patent/KR100700935B1/ko
Priority to US11/580,049 priority patent/US20070085551A1/en
Application granted granted Critical
Publication of KR100700935B1 publication Critical patent/KR100700935B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
    • G01R35/007—Standards or reference devices, e.g. voltage or resistance standards, "golden references"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191—Calibration

Abstract

캘리브레이션 지그는 캘리브레이션 블럭 및 캘리브레이션 블럭에 구비된 캘리브레이션 보드를 포함한다. 테스터 헤드의 타이밍 보정을 위한 캘리브레이션 신호가 캘리브레이션 보드로 입력된다. 캘리브레이션 보드는 테스터 헤드에 의해 검사되는 피검체에 형성된 외부 접속 단자들과 실질적으로 동일하게 배열된 캘리브레이션 단자들을 갖는다. 따라서, 캘리브레이션 공정이 개선된 정밀도를 가짐과 아울러 짧은 시간 내에 완료될 수 있다.

Description

캘리브레이션 지그 및 이를 갖는 캘리브레이션 장치{CALIBRATION JIG AND CALIBRATION APPARATUS HAVING THE CALIBRATION JIG}
도 1은 종래의 오토-캘리브레이션 타입의 장치를 나타낸 단면도이다.
도 2는 종래의 로봇-캘리브레이션 타입의 장치를 나타낸 단면도이다.
도 3은 본 발명의 바람직한 실시예에 따른 캘리브레이션 지그를 나타낸 평면도이다.
도 4는 도 3에 도시된 캘리브레이션 블럭을 나타낸 평면도이다.
도 5는 도 4의 Ⅴ-Ⅴ' 선을 따라 절단한 단면도이다.
도 6은 도 4의 Ⅵ-Ⅵ' 선을 따라 절단한 단면도이다.
도 7은 도 3에 도시된 캘리브레이션 블럭을 나타낸 평면도이다.
도 8은 본 발명의 바람직한 실시예에 따른 캘리브레이션 장치를 나타낸 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
110 : 캘리브레이션 블럭 120 : 캘리브레이션 보드
124 : 캘리브레이션 단자 210 : 테스터 헤드
본 발명은 캘리브레이션 지그(calibration jig) 및 이를 갖는 캘리브레이션 장치에 관한 것으로서, 보다 구체적으로는 반도체 패키지의 전기적 특성을 검사하기 위한 테스터의 타이밍을 보정하는데 사용되는 캘리브레이션 지그, 및 이러한 캘리브레이션 지그를 사용해서 테스터의 타이밍을 보정하는 캘리브레이션 장치에 관한 것이다.
일반적으로, 반도체 패키지의 전기적 특성을 검사하기 위한 테스터는 테스터 헤드, 및 테스터 헤드 상에 설치된 DUT(Die Under Test)를 포함한다. DUT는 반도체 패키지의 외부 접속 단자들이 실장되는 다수의 소켓을 포함한다. 테스터 헤드는 DUT로 테스트 신호를 인가하는 드라이버(driver), 및 테스트 신호가 인가된 DUT로부터 출력되는 신호의 논리를 판정하는 비교기(comparator)를 포함한다.
그런데, 반도체 패키지의 초기 검사 시에, DUT의 각 외부 접속 단자들, 예를 들어서 각 솔더 볼들로 드라이버로부터의 테스트 신호가 입력되는 시간 사이에 편차가 있다. 이로 인하여, 드라이버의 테스트 신호 출력 타이밍과, 비교기의 판정 타이밍이 원하는 타이밍으로부터 벗어나는 경우가 많아서, 반도체 패키지의 전기적 특성을 정확하게 검사할 수가 없게 된다.
이러한 현상을 방지하기 위해서, 반도체 패키지의 각종 전기적 특성 시험들을 수행하기 전에, 캘리브레이션 장치를 이용해서 테스터의 타이밍을 보정하는 캘리브레이션 동작을 실시한다. 캘리브레이션 장치는 오토-캘리브레이션 타입(auto-calibration type)과 로봇-캘리브레이션 타입(robot-calibration type)으로 구분할 수 있다.
도 1은 종래의 오토-캘리브레이션 타입의 장치를 나타낸 단면도이다.
도 1을 참조하면, 종래의 오토-캘리브레이션 타입의 장치는 테스터 헤드(1), 테스터 헤드(1) 상에 설치된 소켓 보드(2), 및 소켓 보드(2) 상에 실장된 복수개의 IC 소켓(3)들을 포함한다. 테스터 헤드(1) 내에는 캘리브레이션 신호를 IC 소켓(3)들로 공급하기 위한 드라이버(4), 및 IC 소켓(3)들로부터 출력되는 신호가 입력되는 비교기(5)가 구성되어 있다.
그러나, 상기된 종래의 오토-캘리브레이션 타입의 장치는 캘리브레이션 정밀도가 매우 낮다는 단점을 갖고 있다.
도 2는 종래의 로봇-캘리브레이션 타입의 장치를 나타낸 단면도이다.
도 2를 참조하면, 종래의 로봇-캘리브레이션 타입의 장치는 테스터 헤드(11), 테스터 헤드(11) 상에 실장된 복수개의 IC 소켓(13)들, IC 소켓(13)들 상에 설치된 콘택 보드(12), 및 콘택 보드(12)와 접촉하는 로봇 헤드(16)를 포함한다. 로봇 헤드(16) 내에는 테스터 헤드(11)로부터 IC 소켓(3)들로 공급되는 캘리브레이션 신호를 처리하기 위한 드라이버/비교기(15)가 구성되어 있다.
그러나, 상기된 종래의 로봇-캘리브레이션 타입의 장치는 오토-캘리브레이션 타입의 장치에 비해서 높은 정밀도를 갖는다는 장점이 있으나, 캘리브레이션 시간이 너무 많이 소요되는 단점을 갖고 있다. 또한, 로봇 헤드(16)를 이용하는 관계로, 장치의 구조가 매우 복잡하고 또한 캘리브레이션하는 작업이 불편하다는 단점도 있다.
본 발명은 개선된 캘리브레이션 정밀도를 가지면서 짧은 시간 내에 캘리브레이션 동작을 완료할 수 있는 캘리브레이션 지그를 제공한다.
또한, 본 발명은 상기된 캘리브레이션 지그를 이용해서 반도체 패키지용 테스터의 타이밍을 보정하는 캘리브레이션 장치를 제공한다.
본 발명의 일 견지에 따른 캘리브레이션 지그는 캘리브레이션 블럭, 및 캘리브레이션 블럭에 구비된 캘리브레이션 보드를 포함한다. 테스터 헤드의 타이밍 보정을 위한 캘리브레이션 신호가 캘리브레이션 보드로 입력된다.
본 발명의 일 실시예에 따르면, 캘리브레이션 보드는 테스터 헤드에 의해 검사되는 피검체에 형성된 외부 접속 단자들과 실질적으로 동일하게 배열된 캘리브레이션 단자들을 갖는다. 캘리브레이션 단자들은 도전성 볼일 수 있다. 또한, 피검체는 반도체 패키지이고, 외부 접속 단자들은 반도체 패키지에 형성된 도전성 볼이다.
본 발명의 다른 실시예에 따르면, 캘리브레이션 보드는 캘리브레이션 블럭에 착탈 가능하게 결합될 수 있다.
본 발명의 다른 견지에 따른 캘리브레이션 장치는 캘리브레이션 지그, 및 테스터 헤드를 포함한다. 테스터 헤드는 테스터 헤드의 타이밍 보정을 위한 캘리브레이션 신호를 발생시킨다. 캘리브레이션 지그는 테스터 헤드 상에 배치된 캘리브레이션 블럭, 및 캘리브레이션 블럭에 구비되어 캘리브레이션 신호가 입력되는 캘리 브레이션 보드를 포함한다.
상기된 본 발명에 따르면, 반도체 패키지의 외부 접속 단자들과 실질적으로 동일하게 배열된 캘리브레이션 단자들을 갖는 캘리브레이션 보드가 캘리브레이션 블럭에 일체로 구비됨으로써, 개선된 캘리브레이션 정밀도를 가짐과 아울러 짧은 시간 내에 캘리브레이션 공정이 완료될 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.
캘리브레이션 지그
도 3은 본 발명의 바람직한 실시예에 따른 캘리브레이션 지그를 나타낸 평면도이고, 도 4는 도 3에 도시된 캘리브레이션 블럭을 나타낸 평면도이며, 도 5는 도 4의 Ⅴ-Ⅴ '선을 따라 절단한 단면도이고, 도 6은 도 4의 Ⅵ-Ⅵ'선을 따라 절단한 단면도이며, 도 7은 도 3에 도시된 캘리브레이션 블럭을 나타낸 평면도이다.
도 3을 참조하면, 본 실시예에 따른 캘리브레이션 지그(100)는 피검체, 예를 들어서 반도체 패키지를 테스트하기 위한 테스터 헤드 상에 배치되는 캘리브레이션 블럭(110), 및 테스터 헤드의 타이밍 보정을 위한 캘리브레이션 신호를 테스터 헤드로부터 공급받는 2개의 캘리브레이션 보드(120)들을 포함한다.
특히, 캘리브레이션 보드(120)는 캘리브레이션 블럭(110)에 조립되어, 캘리브레이션 블럭(110)에 일체로 구성된다. 한편, 본 실시예에서는, 캘리브레이션 보 드(120)가 2개인 것으로 예시하였으나, 캘리브레이션 보드(120)는 하나 또는 3개 이상일 수도 있다.
도 4 내지 도 6을 참조하면, 캘리브레이션 블럭(110)은 직사각형의 얇은 판 형상을 갖는다. 캘리브레이션 보드(120)를 고정하기 위한 고정공(112)들이 캘리브레이션 블럭(110)에 형성된다.
본 실시예에서는, 하나의 캘리브레이션 보드(120)를 캘리브레이션 블럭(110)에 고정시키기 위해서, 6개의 고정공(112)들이 사용된다. 고정공(112)들의 수는 캘리브레이션 보드(120)의 크기에 따라 변경될 수 있다.
도 7을 참조하면, 캘리브레이션 보드(120)는 캘리브레이션 블럭(110)의 표면 상에 배치된다. 캘리브레이션 보드(120)는 캘리브레이션 블럭(110)보다 작으면서 얇은 판 형상을 갖는다. 고정공(112)들의 위치와 대응하는 6개의 체결공(122)들이 캘리브레이션 보드(120)의 가장자리를 따라 형성된다. 체결공(122)들과 고정공(112)들에 스크류와 같은 결합부재를 체결함으로써, 캘리브레이션 보드(120)를 캘리브레이션 블럭(110)에 결합시킬 수가 있다. 따라서, 결합부재를 푸는 것에 의해서, 캘리브레이션 보드(120)를 다른 것으로 교체할 수가 있다.
한편, 반도체 패키지의 외부 접속 단자들, 예를 들면 솔더 볼들과 실질적으로 동일하게 배열된 캘리브레이션 단자(124)들이 캘리브레이션 보드(120)의 중앙 표면 상에 실장된다. 캘리브레이션 신호는 캘리브레이션 단자(124)들로 공급된다. 캘리브레이션 단자(124)들의 수와 배열은 피검체의 외부 접속 단자들, 즉 반도체 패키지의 솔더 볼들의 수와 배열에 따라 변경된다.
따라서, 피검체가 다른 수 및 배열을 갖는 외부 접속 단자를 갖는 다른 피검체로 변경되면, 이와 대응하는 캘리브레이션 단자(124)들을 갖는 캘리브레이션 블럭(110)에 조립하여, 캘리브레이션 공정을 실시하게 된다.
한편, 본 실시예에서는, 캘리브레이션 단자(124)로서 도전성 볼이 사용된 것을 예시적으로 설명하였다. 그러나, 도전성 볼 외에 다른 형태, 예를 들면 소켓 형상의 캘리브레이션 단자가 캘리브레이션 보드(120)에 채용될 수도 있다.
본 실시예에 따르면, 캘리브레이션 지그가 캘리브레이션 보드를 일체로 갖고, 또한 캘리브레이션 보드의 캘리브레이션 단자들이 반도체 패키지의 외부 접속 단자들과 실질적으로 동일한 배열을 갖게 됨으로써, 캘리브레이션 정밀도가 개선된다. 또한, 빠른 시간 내에 캘리브레이션 공정을 완료할 수도 있게 된다.
캘리브레이션 장치
도 8은 본 발명의 바람직한 실시예에 따른 캘리브레이션 장치를 나타낸 단면도이다.
도 8을 참조하면, 본 실시예에 따른 캘리브레이션 장치(200)는 테스터 헤드(210), 및 테스터 헤드(210) 상에 배치된 캘리브레이션 지그(100)를 포함한다. 여기서, 캘리브레이션 지그(100)는 실시예 1에서 상세히 기술되었으므로, 여기에서는 반복 설명은 생략한다.
캘리브레이션 지그(100)는 테스터 헤드(210)의 표면 상에 배치된다. 테스터 헤드(210)는 캘리브레이션 보드(120)의 캘리브레이션 단자(124)들로 캘리브레이션 신호를 공급한다.
구체적으로, 테스터 헤드(210) 내에는 드라이버/비교기(미도시)가 내장된다. 드라이버는 캘리브레이션 신호를 캘리브레이션 단자(124)들로 공급하고, 비교기는 캘리브레이션 단자(124)들로부터 출력되는 신호를 입력받는다. 드라이버/비교기를 기준으로 캘리브레이션 단자(124)들 각각의 입력 신호와 출력 신호를 비교하여, 테스터 헤드(210)의 타이밍, 구체적으로는 드라이버/비교기의 동작 시간을 보정하게 된다.
캘리브레이션 단자(124)들은 피검체인 반도체 패키지의 외부 접속 단자들과 실질적으로 동일한 배열을 갖고 있으므로, 반도체 패키지를 실제로 사용해서 캘리브레이션하는 것과 실질적으로 동일한 캘리브레이션 효과가 발휘된다. 따라서, 캘리브레이션 공정의 정밀도가 대폭 향상될 수가 있게 된다.
한편, 본 실시예들에서는, 피검체로서 반도체 패키지를 예로 들어 설명하였으나, 본 발명에 따른 캘리브레이션 지그와 장치는 반도체 패키지 뿐만 아니라 다른 전자 부품용 테스터의 타이밍 보정에도 적용될 수 있다.
상술한 바와 같이 본 발명에 의하면, 피검체의 외부 접속 단자들과 실질적으로 동일하게 배열된 캘리브레이션 단자들을 갖는 캘리브레이션 보드가 캘리브레이션 블럭에 일체로 구비됨으로써, 캘리브레이션 공정이 개선된 정밀도를 가짐과 아울러 짧은 시간 내에 캘리브레이션 공정이 완료될 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예들을 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (8)

  1. 캘리브레이션 블럭; 및
    상기 캘리브레이션 블럭에 구비되어 테스터 헤드의 타이밍 보정용 캘리브레이션 신호가 입력되고, 상기 테스터 헤드에 의해 테스트되는 반도체 패키지에 형성된 도전성 볼들과 동일하게 배열된 도전성 볼들을 갖는 캘리브레이션 보드를 포함하는 캘리브레이션 지그.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서, 상기 캘리브레이션 보드는 상기 캘리브레이션 블럭에 착탈 가능하게 결합된 것을 특징으로 하는 캘리브레이션 지그.
  6. 캘리브레이션 신호를 발생시키는 테스터 헤드;
    상기 테스터 헤드 상에 배치된 캘리브레이션 블럭, 및 상기 캘리브레이션 블럭에 구비되어 상기 캘리브레이션 신호가 입력되는 캘리브레이션 보드로 이루어진 캘리브레이션 지그를 포함하는 캘리브레이션 장치.
  7. 제 6 항에 있어서, 상기 캘리브레이션 보드는 상기 테스터 헤드에 의해 테스트되는 피검체에 형성된 외부 접속 단자들과 동일하게 배열된 캘리브레이션 단자들을 갖는 것을 특징으로 하는 캘리브레이션 장치.
  8. 제 7 항에 있어서, 상기 피검체는 반도체 패키지이고, 상기 외부 접속 단자들은 상기 반도체 패키지에 형성된 도전성 볼인 것을 특징으로 하는 캘리브레이션 장치.
KR1020050097028A 2005-10-14 2005-10-14 캘리브레이션 지그 및 이를 갖는 캘리브레이션 장치 KR100700935B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050097028A KR100700935B1 (ko) 2005-10-14 2005-10-14 캘리브레이션 지그 및 이를 갖는 캘리브레이션 장치
US11/580,049 US20070085551A1 (en) 2005-10-14 2006-10-13 Calibration jig and calibration apparatus having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050097028A KR100700935B1 (ko) 2005-10-14 2005-10-14 캘리브레이션 지그 및 이를 갖는 캘리브레이션 장치

Publications (1)

Publication Number Publication Date
KR100700935B1 true KR100700935B1 (ko) 2007-03-28

Family

ID=37947587

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050097028A KR100700935B1 (ko) 2005-10-14 2005-10-14 캘리브레이션 지그 및 이를 갖는 캘리브레이션 장치

Country Status (2)

Country Link
US (1) US20070085551A1 (ko)
KR (1) KR100700935B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09146625A (ja) * 1995-11-24 1997-06-06 Advantest Corp 調整用ボード対応のタイミング調整装置
JP2000321325A (ja) 1999-05-13 2000-11-24 Advantest Corp Ｉｃ試験装置のコンタクトボード及びこれに接触動作するロボットの位置合わせ方法
JP2000352578A (ja) 1999-06-09 2000-12-19 Advantest Corp Ｉｃ試験装置のタイミング校正方法及びこのタイミング校正方法を用いたｉｃ試験装置
KR20040051937A (ko) * 2002-12-13 2004-06-19 삼성전자주식회사 집적회로 패키지를 테스트하기 위한 테스트 보드 및 이를이용한 테스터 보정방법
KR20050096596A (ko) * 2004-03-31 2005-10-06 삼성전자주식회사 반도체 테스터의 테스트 헤드 정비용 도구 및 이를 이용한정비방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2862178A (en) * 1956-02-10 1958-11-25 Boonton Radio Corp Test instrument calibrating apparatus
US4763507A (en) * 1987-05-11 1988-08-16 Bobier Tool Supply, Inc. Adjustable ball bar gauge for coordinate measuring machine
US5870983A (en) * 1996-06-21 1999-02-16 Denso Corporation Valve timing regulation apparatus for engine
JP3846605B2 (ja) * 1997-10-30 2006-11-15 アイシン精機株式会社 弁開閉時期制御装置
JP4158185B2 (ja) * 1999-12-15 2008-10-01 株式会社デンソー バルブタイミング調整装置
JP3905771B2 (ja) * 2001-03-02 2007-04-18 株式会社ミツトヨ 測定機の校正方法及び装置
JP4423799B2 (ja) * 2001-03-22 2010-03-03 アイシン精機株式会社 弁開閉時期制御装置
JP4296718B2 (ja) * 2001-03-30 2009-07-15 株式会社デンソー バルブタイミング調整装置
JP4846128B2 (ja) * 2001-07-12 2011-12-28 ルネサスエレクトロニクス株式会社 半導体装置およびそのテスト方法
JP2003098222A (ja) * 2001-09-25 2003-04-03 Mitsubishi Electric Corp 検査用基板、検査装置及び半導体装置の検査方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09146625A (ja) * 1995-11-24 1997-06-06 Advantest Corp 調整用ボード対応のタイミング調整装置
JP2000321325A (ja) 1999-05-13 2000-11-24 Advantest Corp Ｉｃ試験装置のコンタクトボード及びこれに接触動作するロボットの位置合わせ方法
JP2000352578A (ja) 1999-06-09 2000-12-19 Advantest Corp Ｉｃ試験装置のタイミング校正方法及びこのタイミング校正方法を用いたｉｃ試験装置
KR20040051937A (ko) * 2002-12-13 2004-06-19 삼성전자주식회사 집적회로 패키지를 테스트하기 위한 테스트 보드 및 이를이용한 테스터 보정방법
KR20050096596A (ko) * 2004-03-31 2005-10-06 삼성전자주식회사 반도체 테스터의 테스트 헤드 정비용 도구 및 이를 이용한정비방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
09146625 *
12321325 *

Also Published As

Publication number Publication date
US20070085551A1 (en) 2007-04-19

Similar Documents

Publication Publication Date Title
KR100518546B1 (ko) 집적회로 패키지를 테스트하기 위한 테스트 보드 및 이를이용한 테스터 보정방법
KR101148917B1 (ko) 제조 방법 및 시험용 웨이퍼 유닛
JP2007304008A (ja) 基板検査用接触子、基板検査用治具及び基板検査装置
KR100700935B1 (ko) 캘리브레이션 지그 및 이를 갖는 캘리브레이션 장치
KR20150052563A (ko) 검사 장치 및 방법
US20090128172A1 (en) Calibration board for electronic device test apparatus
US20090079462A1 (en) Semiconductor device testing apparatus
US7023227B1 (en) Apparatus for socketing and testing integrated circuits and methods of operating the same
KR100795691B1 (ko) Ｆｐｃｂ 검사용 프로브 시트 및 이를 이용한 검사방법
US11761983B2 (en) Probe card integrated with a hall sensor
KR20120060299A (ko) 테스트 소켓
TWI604204B (zh) 用於電測探針頭的電測裝置及其電測方法
WO2024024492A1 (ja) 電気的接続装置
JP3865185B2 (ja) 半導体装置とその試験装置及び試験方法
KR20050066413A (ko) 반도체 검사설비의 연결장치
JP2591453B2 (ja) バーンインボード検査装置およびバーンインボード検査方法
TW202409586A (zh) 自動試驗裝置及其介面裝置
KR20130051599A (ko) 인쇄 회로 기판에 실장된 아이솔레이터의 검사 장치
KR20030021900A (ko) 프로브 카드 정렬 툴을 구비하는 웨이퍼 검사 장치
JPH0658987A (ja) バーンイン基板
KR100654492B1 (ko) 검사소켓이 슬라이드접촉에 적합한 시소 프로브유니트
KR100701374B1 (ko) 반도체 소자의 아이디디큐 불량분석 방법
KR20050068118A (ko) 프로브 카드의 니들 검사 장치
KR100734256B1 (ko) 칩분류 공정을 위한 퍼포먼스 보드의 검수 지그
JP2008128798A (ja) 半導体試験装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee