KR100734256B1 - 칩분류 공정을 위한 퍼포먼스 보드의 검수 지그 - Google Patents

칩분류 공정을 위한 퍼포먼스 보드의 검수 지그 Download PDF

Info

Publication number
KR100734256B1
KR100734256B1 KR1020010028485A KR20010028485A KR100734256B1 KR 100734256 B1 KR100734256 B1 KR 100734256B1 KR 1020010028485 A KR1020010028485 A KR 1020010028485A KR 20010028485 A KR20010028485 A KR 20010028485A KR 100734256 B1 KR100734256 B1 KR 100734256B1
Authority
KR
South Korea
Prior art keywords
inspection
performance board
holes
jig
pin
Prior art date
Application number
KR1020010028485A
Other languages
English (en)
Other versions
KR20020089653A (ko
Inventor
이호열
고영남
남도현
안갑렬
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010028485A priority Critical patent/KR100734256B1/ko
Publication of KR20020089653A publication Critical patent/KR20020089653A/ko
Application granted granted Critical
Publication of KR100734256B1 publication Critical patent/KR100734256B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2601Apparatus or methods therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

칩분류 공정을 위한 퍼포먼스 보드의 검수 지그에 대해 개시되어 있다. 그 지그는, 웨이퍼를 구성하고 있는 각 칩의 불량여부를 전기적으로 검사하는 칩분류공정을 위한 검사 헤드에 접촉하는 외측 접촉부에는 다수 개의 외측 홀이 형성되고 내측에 접촉하는 내측 접촉부에는 다수 개의 내측 홀이 형성된 퍼포먼스 보드에 있어서, 타원형 또는 원형의 몸체 및 퍼포먼스 보드 내의 홀에 일치되도록 상기 몸체의 일면에 소정의 간격으로 형성된 다수 개의 외측 검수핀과 다수 개의 내측 검수핀을 구비한다. 퍼포먼스 보드 내의 홀에 일치되도록 검수 지그판에 검수핀을 형성함으로써, 퍼포먼스 보드 내의 홀의 직경, 간격, 위치, 두께 및 평탄도를 정확하게 측정할 수 있다.
칩분류, 퍼포먼스 보드, 검수, 지그

Description

칩분류 공정을 위한 퍼포먼스 보드의 검수 지그{Inspection jig of performance board for chip sorting process}
도 1은 일반적인 EDS 공정을 설명하기 위해 도시한 개략도이다.
도 2는 본 발명에 의한 검수 지그를 설명하기 위해 도시한 퍼포먼스 보드의 평면도이다.
도 3은 본 발명에 의한 검수 지그를 설명하기 위해 도시한 단면도이다.
도 4는 도 3의 검수 지그를 설명하기 위해 도시한 단면도이다.
도 5는 도 3의 검수 지그의 다른 실시예를 설명하기 위해 도시한 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
100 ; 보드 몸체 102 ; 외측 접촉부
104 ; 외측 홀 106 ; 내측 접촉부
108 ; 내측 홀 110 ; 지그판
112 ; 외측 검수핀 114 ; 내측 검수핀
116 ; 외측 검수눈금핀 118 ; 내측 검수눈금핀
본 발명은 반도체 소자의 제조장치에 관한 것으로, 특히 반도체 칩의 분류공정의 퍼포먼스 보드의 검수 지그(jig)에 관한 것이다.
웨이퍼를 구성하고 있는 각 칩(chip) 또는 다이(die)의 불량여부는 전기적 특성검사를 통하여 확인한다. 이를 전기적 다이 분류(Electrical die sorting; EDS)공정 또는 칩분류 공정이라고 한다. EDS 공정을 통하여 불량칩을 제거할 수 있고 선행된 칩 제조공정에서 야기된 문제점을 피드-백(feed-back)할 수도 있다.
이하, 첨부된 도면을 참조하여 일반적인 EDS공정을 설명하기로 한다.
도1은 일반적인 EDS 공정을 설명하기 위해 도시한 개략도이다.
도1을 참조하면, EDS 공정을 위한 설비는 전기적 신호를 발생시키는 신호발생 설비(10)와, 발생된 신호를 전달하는 신호전달선(12)과, 전달된 신호를 칩검사를 위한 신호로 변환시키는 검사 헤드(test head; 14))와, 검사 헤드(14)의 신호를 후속공정에 전달하는 인터페이스(interface) 기능을 수행하는 퍼포먼스 보드(performance board; 18)와, 웨이퍼(24)의 검사에 필요한 정보가 내재된 프로브 카드(probe card; 22)와, 프로브 카드(22)가 장착되는 스테이션(20) 및 프로브 카드(22)와 퍼포먼스 보드(18)를 결합시키고 신호를 전달하는 포고핀(pogo pin; 16)으로 구성된다.
여기서, 검사 헤드(14)에서 발생된 신호는 최종적으로 웨이퍼(24)에 전달되어 프로브 카드(22)에 의해 칩의 불량여부를 확인한다.
한편, 웨이퍼(24)의 상태를 검사하기 위해서는 퍼포먼스 보드(18)와 프로브 카드(22)가 웨이퍼(24)에 대응되어 정확하게 정렬되어야 한다. 특히. 퍼포먼스 보드(18)가 정확하게 정렬되기 위해서는 퍼포먼스 보드(18)의 두께, 평탄도, 퍼포먼스 보드(18)내의 홀(hole)의 위치, 홀의 직경 및 홀의 간격이 사전에 설계된 사양과 정확하게 일치하여야 한다.
그런데, EDS공정을 위한 수행하기 전에 퍼포먼스 보드(18) 상태를 정확하게 검수할 수 있는 방법이 없는 실정이다. 즉, 홀의 위치나 간격은 EDS 공정 이전에는 확인되지 않고 있으며, 홀의 직경은 버어니어 캘리퍼스를 이용하여 측정하고 있으므로 신뢰도가 떨어진다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 퍼포먼스 보드의 두께, 평탄도, 홀의 위치, 홀의 직경 및 홀의 간격이 정확하게 형성되었는 지를 확인할 수 있는 칩분류 공정을 위한 퍼포먼스 보드의 검수 지그를 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 의한 웨이퍼를 구성하고 있는 각 칩의 불량여부를 전기적으로 검사하는 칩분류공정을 위한 검사 헤드에 접촉하는 외측 접촉부에는 다수 개의 외측 홀이 형성되고 내측에 접촉하는 내측 접촉부에는 다수 개의 내측 홀이 형성된 퍼포먼스 보드에 있어서, 타원형 또는 원형의 몸체 및 상기 퍼포먼스 보드의 홀에 일치되도록 상기 몸체의 일면에 소정의 간격으로 형성된 다수 개의 외측 검수핀과 다수 개의 내측 검수핀을 구비한다.
본 발명에 의한 검수 지그에 있어서, 상기 검수핀의 높이가 3.2㎜인 것이 바 람직하며, 상기 외측 검수핀의 직경은 8㎜이하이고 상기 내측 검수핀의 직경은 9㎜이상인 것이 바람직하다.
본 발명에 의한 검수 지그에 있어서, 상기 검수핀에 0.5㎜의 간격으로 눈금을 표시한 검수눈금핀을 구비하는 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명을 더욱 상세히 설명하기로 한다. 본 발명은 이하에서 개시되는 실시예에 한정하는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2는 본 발명에 의한 검수 지그를 설명하기 위해 도시한 퍼포먼스 보드의 평면도이다.
도 2를 참조하면, 퍼포먼스 보드(도 1의 18)의 평면도는 검수 헤드(도 1의 14)에 접촉되는 부분을 도시한 것이다. 퍼포먼스 보드(18)는 보드 몸체(100)와, 검사 헤드의 외측에 접촉하는 외측 접촉부(102)와, 상기 외측 접촉부(102)의 사이에 형성된 다수 개의 외측 홀(104) 및 내측 접촉부(106)와 다수 개의 내측 홀(108)이 형성되어 있다.
도 3은 본 발명에 의한 검수 지그를 설명하기 위해 도시한 평면도이다.
도 3을 참조하면, 사전에 설계된 퍼포먼스 보드(도 1의 18) 내에 형성된 홀의 직경, 위치 및 간격과 대응하여 지그판(110)의 외측에는 외측 검수핀(112)이 형성되고, 내측에는 내측 검수핀(114)이 형성된다. 각각의 검수핀(112, 114)은 지그판(110)에 돌출된 형상으로 되어 있다. 또한, 퍼포먼스 보드(18) 내의 홀(104, 108)과 지그판(110) 상의 검수핀(112, 114)은 동일한 위치와 직경을 갖는다. 이어서, 퍼포먼스 보드(18)를 상기 지그판(110)에 올려놓는다. 만일, 퍼포먼스 보드(18)내의 홀이 상기 검수핀(112, 114)에 정확하게 일치하면, 상기 퍼포먼스 보드(18)는 사전에 설계된 것과 동일한 홀의 직경, 위치 및 간격을 갖는다. 따라서, 본 발명에 의한 검수 지그를 이용함으로써 홀의 직경, 위치 및 간격을 정확하게 측정할 수 있다.
이어서, 퍼포먼스 보드(18)의 두께와 평탄도를 측정하는 방법을 설명하기로 한다.
도 4는 도 3의 검수 지그를 설명하기 위해 나타낸 단면도이다.
도 4를 참조하면, 검수핀의 높이는 사전에 설계된 퍼포먼스 보드(18)의 두께와 동일하게 설정한다. 예를 들면, 통상적으로 사용되는 퍼포먼스 보드(18)인 타원형의 스크램블 보드(scramble board)는 두께가 3.2㎜ ±0.2이다. 따라서, 검수핀(102)의 높이도 3.2㎜ ±0.2으로 제작한다. 만일, 퍼포먼스 보드(18)와 검수핀(112, 114)의 상부단부가 일치하면, 퍼포먼스 보드(18)의 두께는 사전에 설계된 것과 동일함을 알 수 있다. 또한, 모든 검수핀(도3에서는 6개)의 높이가 퍼포먼스 보드(18)의 두께와 균일하게 일치한다면, 퍼포먼스 보드(18)는 평탄한 것임을 알 수 있다. 이때, 퍼포먼스 보드(18)의 두께와 평탄도는 육안으로도 식별할 수 있다.
한편, 퍼포먼스 보드(18)의 홀의 직경은 모두 동일한 것이 아니고, 서로 달리할 수 있다. 예를 들면, 도3에서 외측 검수핀(112)의 직경은 8㎜이하가 바람직하고 내측 검수핀(114)의 직경은 9㎜이상이 바람직하다. 홀의 직경을 서로 달리함으 로써 정렬과 결합을 명확하게 하기 위함이다.
도 5는 도 3의 검수 지그의 다른 실시예를 설명하기 위해 도시한 단면도이다.
도 5을 참조하면, 도 3에서와 동일하지만 높이가 높게 형성된 검수핀(112, 114)에 0.5㎜ 간격으로 눈금을 표시한 외측 검수눈금핀(116)과 내측 검수눈금핀(118)을 형성한다. 스크램블 보드가 2개이면, 두께가 6.4㎜ ±0.4가 되는 지를 검수눈금핀(116, 118)에 퍼포먼스 보드(18)에 일치시킴으로써 확인할 수 있다. 또한, 각각의 검수눈금핀(116, 118)에 의해 확인된 스크램블 보드의 눈금이 모두 동일한 지를 확인함으로써 다수 개의 스크램블 보드의 평탄도를 측정할 수 있다.
이상 본 발명을 상세히 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않고 당업자에 의해 많은 변형 및 개량이 가능하다.
상술한 본 발명에 의한 칩분류 공정을 위한 퍼포먼스 보드의 검수 지그는, 상기 퍼포먼스 보드 내의 홀에 일치되도록 검수 지그의 몸체의 일면에 검수핀을 형성함으로써, 퍼포먼스 보드의 홀의 직경, 간격, 위치, 두께 및 평탄도를 정확하게 측정할 수 있다.

Claims (4)

  1. 웨이퍼를 구성하고 있는 각 칩의 불량여부를 전기적으로 검사하는 칩분류공 정을 위한 검사 헤드의 외측에 접촉하는 외측 접촉부에는 다수 개의 외측 홀이 형성되고 내측에 접촉하는 내측 접촉부에는 다수 개의 내측 홀이 형성된 퍼포먼스 보드에 있어서,
    타원형 또는 원형의 몸체; 및
    상기 퍼포먼스 보드 내의 홀에 일치되도록, 상기 몸체의 일면에 소정의 간격으로 형성된 다수 개의 외측 검수핀과 다수 개의 내측 검수핀
    을 구비하는 것을 특징으로 하는 검수 지그.
  2. 제1항에 있어서,
    상기 검수핀의 높이가 3.2㎜인 것을 특징으로 하는 검수 지그.
  3. 제1항에 있어서,
    상기 외측 검수핀의 직경이 0보다 크고 8㎜이하이고 상기 내측 검수핀의 직경이 9㎜이상인 것을 특징으로 하는 검수 지그.
  4. 제1항에 있어서,
    상기 검수핀에 0.5㎜의 간격으로 눈금을 표시한 검수눈금핀을 구비하는 것을 특징으로 하는 검수 지그.
KR1020010028485A 2001-05-23 2001-05-23 칩분류 공정을 위한 퍼포먼스 보드의 검수 지그 KR100734256B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010028485A KR100734256B1 (ko) 2001-05-23 2001-05-23 칩분류 공정을 위한 퍼포먼스 보드의 검수 지그

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010028485A KR100734256B1 (ko) 2001-05-23 2001-05-23 칩분류 공정을 위한 퍼포먼스 보드의 검수 지그

Publications (2)

Publication Number Publication Date
KR20020089653A KR20020089653A (ko) 2002-11-30
KR100734256B1 true KR100734256B1 (ko) 2007-07-02

Family

ID=27706188

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010028485A KR100734256B1 (ko) 2001-05-23 2001-05-23 칩분류 공정을 위한 퍼포먼스 보드의 검수 지그

Country Status (1)

Country Link
KR (1) KR100734256B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990030792A (ko) * 1997-10-06 1999-05-06 윤종용 반도체 검사장치의 퍼포먼스보드 및 이를 구비한 검사장치
KR20000034530A (ko) * 1998-11-30 2000-06-26 윤종용 반도체 장치를 테스트하기 위한 퍼포먼스 보드
KR20010028265A (ko) * 1999-09-20 2001-04-06 윤종용 반도체 테스터의 수직결합형 퍼포먼스 보드
KR20020089654A (ko) * 2001-05-23 2002-11-30 삼성전자 주식회사 칩분류 공정을 위한 퍼포먼스 보드의 검수 지그

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990030792A (ko) * 1997-10-06 1999-05-06 윤종용 반도체 검사장치의 퍼포먼스보드 및 이를 구비한 검사장치
KR20000034530A (ko) * 1998-11-30 2000-06-26 윤종용 반도체 장치를 테스트하기 위한 퍼포먼스 보드
KR20010028265A (ko) * 1999-09-20 2001-04-06 윤종용 반도체 테스터의 수직결합형 퍼포먼스 보드
KR20020089654A (ko) * 2001-05-23 2002-11-30 삼성전자 주식회사 칩분류 공정을 위한 퍼포먼스 보드의 검수 지그

Also Published As

Publication number Publication date
KR20020089653A (ko) 2002-11-30

Similar Documents

Publication Publication Date Title
US5089772A (en) Device for testing semiconductor integrated circuits and method of testing the same
KR100500452B1 (ko) 모듈기판 상에 실장된 볼 그리드 어레이 패키지 검사장치및 검사방법
US6856154B2 (en) Test board for testing IC package and tester calibration method using the same
KR20020096094A (ko) 테스터 헤드용 프로브 카드
US20020075030A1 (en) Method of calibrating a test system for semiconductor components, and test substrate
JP5854879B2 (ja) 非接触型プローブカード
KR102257278B1 (ko) 전기적 접속 장치
KR100734256B1 (ko) 칩분류 공정을 위한 퍼포먼스 보드의 검수 지그
JP3214420B2 (ja) フィルムキャリア型半導体装置及び検査用プローブヘッド並びに位置合わせ方法
US20090128172A1 (en) Calibration board for electronic device test apparatus
KR101391794B1 (ko) 프로브 유닛 및 프로브 카드
KR20020089654A (ko) 칩분류 공정을 위한 퍼포먼스 보드의 검수 지그
KR101538937B1 (ko) 프로브 핀 및 이를 갖는 프로브 카드
KR20090075515A (ko) 프로브 카드 및 이를 포함하는 테스트 장비
KR102528722B1 (ko) 전기적 접속 장치 및 검사 방법
KR20200007675A (ko) 중간 접속 부재, 및 검사 장치
KR20050066413A (ko) 반도체 검사설비의 연결장치
US7459925B1 (en) Probe card
KR100280544B1 (ko) 반도체 웨이퍼 검사용 프로브카드
KR200208209Y1 (ko) 웨이퍼 테스트용 양면 프로브카드
JP2003294808A (ja) Bgaタイプicの測定用位置決め機能付icソケット
KR20090089124A (ko) 웨이퍼 프로빙 검사용 프로브 카드의 프로브 블록 구조
KR20050067758A (ko) 프로브 카드
KR20030021900A (ko) 프로브 카드 정렬 툴을 구비하는 웨이퍼 검사 장치
KR20050068118A (ko) 프로브 카드의 니들 검사 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100528

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee