KR20040051937A - 집적회로 패키지를 테스트하기 위한 테스트 보드 및 이를이용한 테스터 보정방법 - Google Patents

집적회로 패키지를 테스트하기 위한 테스트 보드 및 이를이용한 테스터 보정방법 Download PDF

Info

Publication number
KR20040051937A
KR20040051937A KR1020020079635A KR20020079635A KR20040051937A KR 20040051937 A KR20040051937 A KR 20040051937A KR 1020020079635 A KR1020020079635 A KR 1020020079635A KR 20020079635 A KR20020079635 A KR 20020079635A KR 20040051937 A KR20040051937 A KR 20040051937A
Authority
KR
South Korea
Prior art keywords
package
socket
test board
test
tester
Prior art date
Application number
KR1020020079635A
Other languages
English (en)
Other versions
KR100518546B1 (ko
Inventor
송윤규
전기석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0079635A priority Critical patent/KR100518546B1/ko
Priority to US10/732,481 priority patent/US6856154B2/en
Publication of KR20040051937A publication Critical patent/KR20040051937A/ko
Application granted granted Critical
Publication of KR100518546B1 publication Critical patent/KR100518546B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

자동 테스트 장치 보정시 지그를 필요로 하지 않는 테스트 보드 및 상기 테스트 보드를 이용하여 테스터를 보정하는 방법이 제공된다. 집적회로의 패키지를 테스트하기 위한 테스트 보드는 테스트 동작시 상기 패키지의 표면에 위치하는 접촉단자들이 접촉되고, 보정동작시 상기 패키지를 테스트하는 테스터를 보정하기 위한 보정장치의 탐침들이 직접적으로 접촉되는 다수개의 접촉단자들을 구비하는 소켓; 상기 소켓의 주위에 위치하고, 상기 보정동작시 상기 보정장치를 상기 테스트 보드에 정합(alignment)시키기 위하여 상기 보정장치가 식별할 수 있는 적어도 하나의 정합 마크; 및 상기 소켓의 주위에 위치하고, 상기 보정동작시 상기 보정장치의 탐침들이 상기 보정장치의 동작유무를 확인하기 위하여 직접적으로 프로빙할 수 있는 패드를 구비한다. 집적회로의 패키지는 볼 그리드 어레이(ball grid array) 패키지 또는 마이크로 볼 그리드 어레이 패키지이다. 본 발명에 따른 테스트 보드를 사용하여 보정동작 및 테스트 동작을 반복하는 경우 별도의 지그 셋을 테스트 보드에 장착하거나 또는 상기 지그 셋을 테스트 보드로부터 제거할 필요가 없으므로, 불필요한 시간 및 비용이 감소되는 효과가 있다.

Description

집적회로 패키지를 테스트하기 위한 테스트 보드 및 이를 이용한 테스터 보정방법{Test board for testing IC package and tester calibration method using the same}
본 발명은 집적회로 패키지를 테스트하기 위한 테스트 보드에 관한 것으로,보다 상세하게는 볼 그리드 어레이 패키지, 또는 마이크로 볼 그리드 어레이를 테스트하기 위한 테스트 보드 및 상기 볼 그리드 어레이 패키지를 테스트 하는 테스터를 보정하는 보정방법에 관한 것이다.
복잡한 공정을 거쳐 제조된 집적회로, 또는 상기 집적회로를 장착한 패키지는 각종 특성분석 및/또는 불량검사를 받는다. 이때 자동 테스트 장비(Automatic Test Equipment; ATE)에 접속되는 메인 로드보드(main load board)와 테스트될 DUT(device under test)를 전기적으로 접속하기 위하여 테스트 보드가 사용된다.
즉, 자동 테스트 장비(ATE)를 보정(calibration)하는 경우, 테스트 보드는 상기 자동 테스트 장비(ATE)의 특성, 예컨대 각 채널에서 발생되는 측정시간의 오차를 보정(calibration)하기 위하여 사용되는 보정장치(calibration equipment) 및 메인 로드보드를 전기적으로 접속하는 인터페이스 기능을 수행하고, DUT를 테스트하는 경우, 상기 테스트 보드는 상기 DUT와 상기 메인 로드 보드를 전기적으로 접속하는 인터페이스 기능을 수행한다.
도 1은 종래의 TSOP(thin small outline package)를 테스트하는데 사용되는 테스트 보드를 나타낸다. 즉, 도 1에 도시된 테스트 보드는 BGA 패키지 이외의 패키지를 테스트하기 위한 것이다.
도 1을 참조하면, 종래의 테스트 보드(100)는 인쇄회로 기판(printed circuit board; PCB), 및 상기 PCB상에 장착된 소켓(10)을 구비한다. 소켓(10)은 DUT의 핀들과 접속되는 다수개의 접촉단자들(20)을 구비한다.
ATE를 사용하여 DUT를 테스트하고자 하는 경우, 상기 ATE의 각 측정채널자체로부터 발생되는 오차, 예컨대 측정시간의 오차를 제거하고, 상기 DUT를 정밀하게 테스트하기 하기 위하여 상기 ATE의 각 채널에서 발생되는 오차는 보정되어야 한다.
따라서 상기 ATE에서 발생되는 오차를 측정하기 위하여 소정의 보정장치가 필요하다. 예컨대 ADVANTEST사의 자동 테스트 장치(ATE)인 ADVANTESTR의 T559X시리즈를 이용하여 TSOP패키지를 테스트하고자하는 경우, ADVANTESTR의 T559X시리즈는 보정 로봇(calibration robot; 도 2의 310)을 사용하여 ADVANTESTR의 T559X시리즈의 오차를 보정한다.
이 경우 DUT의 핀들이 삽입되는 소켓(10)의 접촉단자들(20)의 위치 및 상기 보정 로봇의 탐침들이 자동 테스트 장치(ATE)의 각 채널의 오차를 검출하기 위하여 프로빙하는 프로빙 포인츠(probing points; 30)는 서로 다르다. 따라서 T559X시리즈를 이용하여 TSOP패키지를 테스트하고자하는 경우, 별도의 지그(jig)가 필요한 문제점이 있다.
또한, ATE를 보정하고자할 때마다 상기 지그를 테스트 보드에 부착해야 하고, DUT를 테스트하고자할 때마다 상기 지그를 상기 테스트보드에서 제거해야 하므로, 상기 지그의 부착 및 제거에 시간손실이 발생한다.
또한, 상기 지그가 상기 테스트보드에 정확하게 부착되지 않은 경우, 보정 로봇에 의한 프로빙이 제대로 되지 않아 상기 보정 로봇이 측정한 보정 데이터 (calibration data)에 오류가 발생하면, 정상적인 DUT가 불량으로 처리될 수 있는문제점이 있다.
그리고, 측정되는 DUT들의 수가 증가될수록 지그의 수효도 증가되므로, 지그를 구입하는데 추가비용이 발생되고, 다수개의 지그들을 테스트 보드에 부착하거나 테스트 보드로부터 제거하는데 시간손실이 발생한다.
따라서 본 발명이 이루고자 하는 기술적인 과제는 자동 테스트 장치 보정시 지그를 필요로 하지 않는 테스트 보드 및 상기 테스트 보드를 이용하여 테스터를 보정하는 방법을 제공하는 것이다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 종래의 TSOP를 테스트하는데 사용되는 테스트 보드를 나타낸다.
도 2는 도 1에 도시된 테스트 보드를 사용하여 DUT를 테스트하는 자동측정장치에 사용되는 지그 셋(jig set)을 나타낸다.
도 3은 도 2에 도시된 지그 셋을 사용하여 자동측정장치를 보정하기 위한 조정장치가 보정 데이터를 검출하는 방법을 설명하기 위한 블락도이다.
도 4는 본 발명의 실시예에 따른 테스트 보드를 나타낸다.
도 5는 도 4에 도시된 테스트 보드를 이용하여 자동측정장치를 보정하기 위한 보정장치가 보정 데이터를 검출하는 방법을 설명하기 위한 블락도이다.
상기 기술적 과제를 달성하기 위한 집적회로의 패키지를 테스트하기 위한 테스트 보드는 테스트 동작시 상기 패키지의 표면에 위치하는 접촉단자들이 접촉되고, 보정동작시 상기 패키지를 테스트하는 테스터를 보정하기 위한 보정장치의 탐침들이 직접적으로 접촉되는 다수개의 접촉단자들을 구비하는 소켓; 상기 소켓의 주위에 위치하고, 상기 보정동작시 상기 보정장치를 상기 테스트 보드에 정합(alignment)시키기 위하여 상기 보정장치가 식별할 수 있는 적어도 하나의 정합 마크; 및 상기 소켓의 주위에 위치하고, 상기 보정동작시 상기 보정장치의 탐침들이 상기 보정장치의 동작유무를 확인하기 위하여 직접적으로 프로빙할 수 있는 패드를 구비한다.
상기 집적회로의 패키지는 볼 그리드 어레이(ball grid array) 패키지 또는 마이크로 볼 그리드 어레이 패키지이다. 상기 테스트 보드는 상기 소켓과 상기 테스터를 전기적으로 접속시키는 접촉단자들을 더 구비한다.
상기 기술적 과제를 달성하기 위한 소켓, 적어도 하나의 정합 마크, 및 패드를 구비하는 테스트 보드에 접촉되는 집적회로 패키지를 테스트하는 테스터를 보정(calibration)하는 방법은 상기 테스터를 상기 소켓에 접속하는 단계; 상기 테스터를 보정하기 위한 보정장치가 상기 소켓의 주위에 위치하는 적어도 하나의 정합 마크를 검출하고, 상기 보정장치가 상기 보정장치를 상기 테스트 보드에 정합(alignment)시키는 단계; 상기 보정장치의 탐침들이 상기 보정장치의 동작유무를 확인하기 위하여 상기 소켓의 주위에 위치하는 패드를 직접적으로 프로빙(probing)하는 단계; 및 상기 보정장치의 탐침들이 상기 집적회로의 패키지가 접촉될 수 있는 상기 소켓의 접촉단자들을 직접적으로 프로빙하여 상기 테스터가 출력한 테스트 신호로부터 상기 테스터를 보정하기 위한 보정 데이터를 검출하는 단계를 구비한다.
상기 집적회로의 패키지는 볼 그리드 어레이(ball grid array) 패키지 또는 마이크로 볼 그리드 어레이 패키지이다.
상기 테스터 보정방법은 테스트 동작시에 상기 집적회로의 패키지를 상기 테스트 보드의 상기 소켓에 접속시키는 단계; 및 상기 테스트 동작시 상기 테스터가 상기 보정 데이터를 이용하여 상기 집적회로 패키지를 테스트한 결과를 보정하는 단계를 구비한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 도 1에 도시된 테스트 보드를 사용하여 DUT를 테스트하는 자동측정장치에 사용되는 지그 셋(jig set)을 나타낸다. 지그 셋은 PCB 콘텍(PCB contact; 210), 프로빙 PCB(probing PCB; 220) 및 PCB 가이드 템플릿(guide template; 230)을 구비한다. 도 3은 도 2에 도시된 지그 셋을 사용하여 자동측정장치를 보정하기 위한 보정장치가 보정 데이터를 검출하는 방법을 설명하기 위한 블락도이다.
도 1 내지 도 3을 참조하여 ADVANTEST사의 자동 테스트 장치(ATE)인 ADVANTESTR의 T559X시리즈를 이용하여 TSOP패키지를 테스트하는 과정은 당업계에서 잘 알려져 있으므로 이에 대하여 간단히 설명하면 다음과 같다.
ATE(350)는 와이어 케이블(351)을 통하여 메인 로드보드(320)와 접속되고, 메인 로드보드(320)는 와이어 케이블(340)을 통하여 테스트 보드(또는 DUT보드, 100)와 접속된다. 테스트 보드(100)는 지지대(330)에 의하여 지지된다.
테스트 보드(100)위에는 PCB 콘텍(210), 프로빙 PCB(220) 및 PCB 가이드 템플릿(230)이 순서대로 놓인다. PCB 콘텍(210)은 접촉 핀들(contact pins; 31)을 통하여 테스트 보드(100)상에 장착되는 소켓(10)과 프로빙 PCB(220)를 전기적으로 연결하고, 프로빙 PCB(220)는 프로빙 포인츠(30)를 통하여 보정 로봇(calibrationrobot; 310)의 암(arm; 311)의 탐침들(probes; 313)과 접속된다.
그리고 PCB 가이드 템플릿(230)은 PCB 콘텍(210)과 프로빙 PCB(220)를 테스트 보드(100)에 고정시키기 위한 나사가 삽입되는 홀(32)을 구비한다.
ATE(350)에 대한 보정동작을 진행하는 경우(이하 보정동작(calibration operation)이라 한다.), 지그 셋, 즉 PCB 콘텍(210), 프로빙 PCB(220) 및 PCB 가이드 템플릿(230)이 테스트 보드(100)위에 장착된 후 보정 로봇(310)의 암(311)은 프로빙 PCB(220)쪽으로 하강하여 프로빙 PCB(220)의 프로빙 포인츠(30)를 프로빙한다.
이때, 보정 로봇(310)은 암(311)의 탐침들(313)을 통하여 ATE(350)의 각 채널로부터 출력된 소정의 테스트 신호를 수신하여, ATE(350)의 각 채널과 테스트 보드(100)의 소켓(10)사이에 전달되는 신호의 특성들, 예컨대 ATE(350)의 각 채널로부터 테스트 보드(100)의 소켓(10)까지의 각 신호의 지연을 측정하고, 측정된 데이터를 ATE(350)의 저장장치(미 도시)에 저장한다.
ATE(350)의 각 채널로부터 출력된 신호는 ATE(350)의 각 채널과 대응되는 와이어 케이블(351, 340)의 특성에 따라 서로 다른 지연시간을 갖는다.
ATE(350)를 통하여 DUT를 테스트하고자 하는 경우(이하 테스트 동작(test operation)이라 한다), 상기 지그 셋은 상기 테스트 보드(100)상에서 제거되고, 상기 DUT의 핀은 테스트 보드(100)상의 소켓(10)에 삽입된다.
ATE(350)의 각 채널은 와이어 케이블(340, 351)을 통하여 소정의 테스트 신호를 소켓(10)으로 출력한 후 소정의 시간이 경과된 후, ATE(350)는 소켓(10) 및와이어 케이블(340, 351)을 통하여 상기 소정의 테스트 신호를 수신하고, 보정 로봇(310)에 의하여 측정된 데이터를 이용하여 수신된 테스트 신호를 보정한다.
상술한 바와 같이, 보정동작 및 테스트 동작을 반복할 때마다 지그 셋을 테스트 보드(100)에 장착하거나, 또는 상기 지그 셋을 테스트 보드(100)로부터 제거해야 한다.
도 4는 본 발명의 실시예에 따른 테스트 보드를 나타낸다. 도 5는 도 4에 도시된 테스트 보드를 이용하여 자동측정장치를 보정하기 위한 보정장치가 보정 데이터를 검출하는 방법을 설명하기 위한 블락도이다.
도 4를 참조하면, 테스트 보드(400)는 PCB의 표면에 각각 장착되는 소켓(410), 적어도 하나의 정합 마크(alignment mark; 420), 패드(440) 및 접촉단자들(contact terminals; 430)을 구비한다. 소켓(410)은 테스트 동작시 BGA 패키지, 또는 마이크로 BGA패키지의 표면에 배열되는 구형 접촉단자들과 접촉되는 다수개의 접촉단자들(411)을 구비한다. 도 4에서는 본 발명의 주제와 관련 없는 구성요소들에 대한 도시는 생략한다.
도 4 및 도 5를 참조하면, 소켓(410)은 보정 동작시 보정 로봇(310)의 암 (arm; 311)의 탐침들(probe; 313)과 직접적으로 접촉되고, 테스트 동작시 DUT, 특히 BGA 패키지 또는 마이크로 BGA패키지의 표면에 배열되는 구형 접촉단자들 (spherical contacts)과 전기적으로 접촉된다. 구형 접촉단자들은 볼들(balls), 또는 반구형(hemisphere shape)의 접촉단자들을 포함하는 용어이다.
따라서 본 발명에 따른 BGA 패키지 또는 마이크로 BGA를 테스트하기 위한 테스트 보드(400)는 별도의 지그 셋을 필요로 하지 않으므로, 보정동작 또는 테스트 동작을 할 때마다 지그 셋을 부착하거나 또는 제거할 필요가 없다.
또한, 보정 동작시 소켓(410)의 접촉단자들(411)과 보정 로봇(310)의 암(311)의 탐침들(probe; 313)이 직접적으로 접촉되므로, 보정 로봇(310)의 탐침들 (313)과 소켓(410)의 접촉단자들(411)사이에 부정합이 발생되지 않으므로, 보정 로봇(310)이 측정한 보정 데이터는 더욱 정확하다.
적어도 하나의 정합 마크(420)는 보정 로봇(310)과 테스트 보드(400)를 정합 (alignment)시키기 위한 마크로서, 보정 로봇(310)에 장착된 카메라(미 도시)는 적어도 하나의 정합 마크(420)를 인식하여 보정 로봇(310)과 테스트 보드(400)를 정합시킨다.
따라서 소켓(410)을 감싸도록 배치되는 정합 마크(420)는 보정 로봇(310)에 장착된 카메라가 인식할 수 있는 식별력을 갖는 마크이다. 패드(440)는 두 개의 접속된 패드들(441, 442)을 구비하며, 보정 로봇(310)의 암(311)의 탐침들(313)의 동작유무를 보정 로봇(310)이 스스로 확인하기 위한 패드이다.
예컨대 패드(441)는 보정 로봇(310)의 어느 하나의 탐침을 통하여 보정 로봇(310)에 장착된 드라이버(미도시)와 접속될 수 있고, 패드(442)는 보정 로봇 (310)의 다른 탐침을 통하여 보정 로봇(310)에 장착된 비교기(comparator, 미도시)와 접속될 수 있다.
따라서 비교기로 입력되는 신호의 유무를 통하여, 보정 로봇(310)의 암(311)의 탐침들(313)의 동작유무는 확인될 수 있다. 접속단자들(430)은 PCB를 통하여 소켓(410) 및 ATE(350)를 전기적으로 연결한다.
도 4 및 도 5를 참조하여, 소켓(410), 적어도 하나의 정합 마크(420), 및 패드(440)를 구비하는 테스트 보드(400)에 접촉되는 BGA 패키지를 테스트하는 자동 테스트 장치(350)를 보정하는 방법은 다음과 같다.
보정 동작시 자동 테스트 장치(350)는 와이어 케이블(351, 340)을 통하여 테스트 보드(400)와 접속된다. 보정동작시 자동 테스트 장치(350)를 보정하기 위한 보정 로봇(310)은 보정로봇(310)의 정합을 위하여 소켓(410)의 주위에 위치하는 적어도 하나의 정합마크(420)를 검출(detect)하고, 그 결과에 따라 보정 로봇(310)은 테스트 보드(400)와 정합을 위하여 이동된다.
그리고, 보정동작시 보정 로봇(310)은 소켓(410)의 주위에 위치하고 보정 로봇(310)의 동작유무를 확인하기 위한 패드(440)를 직접적으로 프로빙(probing)한다.
그리고, 보정 로봇(310)은 BGA패키지(미 도시)가 접촉될 수 있는 소켓(410)의 접촉단자들(411)을 직접적으로 프로빙하여, 자동 테스트 장치(350)가 출력한 소정의 테스트 신호를 검출하고, 자동 테스트 장치(350)의 보정에 필요한 보정 데이터를 자동 테스트 장치(350)의 저장장치에 저장한다.
자동 테스트 장치(350)가 DUT를 테스트하는 경우, 자동 테스트 장치(350)는 저장된 보정 데이터를 이용하여 상기 DUT를 테스트하여 얻은 결과를 보정한다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 테스트 보드를 사용하여 보정동작 및 테스트 동작을 반복하는 경우 별도의 지그 셋을 테스트 보드에 장착하거나 또는 상기 지그 셋을 테스트 보드로부터 제거할 필요가 없으므로, 불필요한 시간 및 비용이 감소되는 효과가 있다.
또한, 본 발명에 따른 테스트 보드를 사용하여 보정동작을 수행하는 경우, 정확한 보정 데이터를 얻을 수 있는 효과가 있다.
그리고 본 발명에 따른 테스트 보드를 사용하여 보정동작 또는 테스트 동작을 수행하는 경우, 지그 셋에 의한 인턱턴스의 영향을 감소시킬 수 있는 효과가 있다.

Claims (6)

  1. 집적회로의 패키지를 테스트하기 위한 테스트 보드에 있어서,
    테스트 동작시 상기 패키지의 표면에 위치하는 접촉단자들이 접촉되고, 보정동작시 상기 패키지를 테스트하는 테스터를 보정하기 위한 보정장치의 탐침들이 직접적으로 접촉되는 다수개의 접촉단자들을 구비하는 소켓;
    상기 소켓의 주위에 위치하고, 상기 보정동작시 상기 보정장치를 상기 테스트 보드에 정합(alignment)시키기 위하여 상기 보정장치가 식별할 수 있는 적어도 하나의 정합 마크; 및
    상기 소켓의 주위에 위치하고, 상기 보정동작시 상기 보정장치의 탐침들이 상기 보정장치의 동작유무를 확인하기 위하여 직접적으로 프로빙할 수 있는 패드를 구비하는 것을 특징으로 하는 테스트 보드.
  2. 제1항에 있어서, 상기 집적회로의 패키지는 볼 그리드 어레이(ball grid array) 패키지 또는 마이크로 볼 그리드 어레이 패키지인 것을 특징으로 하는 테스트 보드.
  3. 제1항에 있어서, 상기 테스트 보드는 상기 소켓과 상기 테스터를 전기적으로 접속시키는 접촉단자들을 더 구비하는 테스트 보드.
  4. 소켓, 적어도 하나의 정합 마크, 및 패드를 구비하는 테스트 보드에 접촉되는 집적회로 패키지를 테스트하는 테스터를 보정(calibration)하는 방법에 있어서,
    상기 테스터를 상기 소켓에 접속하는 단계;
    상기 테스터를 보정하기 위한 보정장치가 상기 소켓의 주위에 위치하는 적어도 하나의 정합 마크를 검출하고, 상기 보정장치가 상기 보정장치를 상기 테스트 보드에 정합(alignment)시키는 단계;
    상기 보정장치의 탐침들이 상기 보정장치의 동작유무를 확인하기 위하여 상기 소켓의 주위에 위치하는 패드를 직접적으로 프로빙(probing)하는 단계; 및
    상기 보정장치의 탐침들이 상기 집적회로의 패키지가 접촉될 수 있는 상기 소켓의 접촉단자들을 직접적으로 프로빙하여 상기 테스터가 출력한 테스트 신호로부터 상기 테스터를 보정하기 위한 보정 데이터를 검출하는 단계를 구비하는 테스터 보정방법.
  5. 제4항에 있어서, 상기 집적회로의 패키지는 볼 그리드 어레이(ball grid array) 패키지 또는 마이크로 볼 그리드 어레이 패키지인 것을 특징으로 하는 테스트 보정방법.
  6. 제4항에 있어서, 상기 테스터 보정방법은,
    테스트 동작시에 상기 집적회로의 패키지를 상기 테스트 보드의 상기 소켓에 접속시키는 단계; 및
    상기 테스트 동작시 상기 테스터가 상기 보정 데이터를 이용하여 상기 집적회로 패키지를 테스트한 결과를 보정하는 단계를 구비하는 테스트 보정방법.
KR10-2002-0079635A 2002-12-13 2002-12-13 집적회로 패키지를 테스트하기 위한 테스트 보드 및 이를이용한 테스터 보정방법 KR100518546B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0079635A KR100518546B1 (ko) 2002-12-13 2002-12-13 집적회로 패키지를 테스트하기 위한 테스트 보드 및 이를이용한 테스터 보정방법
US10/732,481 US6856154B2 (en) 2002-12-13 2003-12-11 Test board for testing IC package and tester calibration method using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0079635A KR100518546B1 (ko) 2002-12-13 2002-12-13 집적회로 패키지를 테스트하기 위한 테스트 보드 및 이를이용한 테스터 보정방법

Publications (2)

Publication Number Publication Date
KR20040051937A true KR20040051937A (ko) 2004-06-19
KR100518546B1 KR100518546B1 (ko) 2005-10-04

Family

ID=32588787

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0079635A KR100518546B1 (ko) 2002-12-13 2002-12-13 집적회로 패키지를 테스트하기 위한 테스트 보드 및 이를이용한 테스터 보정방법

Country Status (2)

Country Link
US (1) US6856154B2 (ko)
KR (1) KR100518546B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100700935B1 (ko) * 2005-10-14 2007-03-28 삼성전자주식회사 캘리브레이션 지그 및 이를 갖는 캘리브레이션 장치

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7373270B2 (en) * 2003-03-26 2008-05-13 Sony Corporation Diagnosing device for stereo camera mounted on robot, and diagnostic method of stereo camera mounted on robot apparatus
DE10330043B4 (de) * 2003-06-30 2007-09-27 Infineon Technologies Ag System und Kalibrierverfahren
DE10333101B4 (de) * 2003-07-21 2008-05-21 Qimonda Ag Kalibrierungseinrichtung für die Kalibrierung eines Testerkanals einer Testereinrichtung, Testersystem und Verfahren zum Kalibrieren eines Testerkanals
US20050205865A1 (en) * 2004-03-19 2005-09-22 Hang-Dony Kuan IC testing apparatus and methods
US7269029B2 (en) * 2004-11-09 2007-09-11 International Business Machines Corporation Rapid fire test board
US7323897B2 (en) * 2004-12-16 2008-01-29 Verigy (Singapore) Pte. Ltd. Mock wafer, system calibrated using mock wafer, and method for calibrating automated test equipment
TWI275812B (en) * 2005-04-11 2007-03-11 Asustek Comp Inc Test converting card and test apparatus with test converting card
US7328381B2 (en) * 2005-08-01 2008-02-05 Micron Technology, Inc. Testing system and method for memory modules having a memory hub architecture
US7319340B2 (en) * 2005-08-01 2008-01-15 Micron Technology, Inc. Integrated circuit load board and method having on-board test circuit
US7765424B2 (en) 2005-08-19 2010-07-27 Micron Technology, Inc. System and method for injecting phase jitter into integrated circuit test signals
US7284169B2 (en) * 2005-12-08 2007-10-16 Micron Technology, Inc. System and method for testing write strobe timing margins in memory devices
US7355387B2 (en) * 2005-12-08 2008-04-08 Micron Technology, Inc. System and method for testing integrated circuit timing margins
US9146277B2 (en) * 2008-11-07 2015-09-29 Infineon Technologies Ag Test board and test system
KR101149759B1 (ko) * 2011-03-14 2012-06-01 리노공업주식회사 반도체 디바이스의 검사장치
KR101798391B1 (ko) * 2011-05-19 2017-12-13 삼성전자 주식회사 휴대 단말기의 캘리브레이션 장치 및 시스템
US9638747B2 (en) * 2013-12-27 2017-05-02 Intel Corporation Placing integrated circuit devices using perturbation
CN105510803A (zh) * 2015-12-30 2016-04-20 深圳市科美集成电路有限公司 集成电路测试装置和方法
CN113539350B (zh) * 2021-06-17 2023-10-03 杭州加速科技有限公司 基于ate设备自检的方法和系统
CN113985246A (zh) * 2021-10-21 2022-01-28 武汉光谷信息光电子创新中心有限公司 一种芯片的测试与封装工装及系统
TWI830121B (zh) * 2022-01-13 2024-01-21 致茂電子股份有限公司 晶片載台

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07123133B2 (ja) * 1990-08-13 1995-12-25 株式会社東芝 フィルムキャリア構造
US5539305A (en) * 1994-10-03 1996-07-23 Botka; Julius K. Calibration board for an electronic circuit tester
JP3569154B2 (ja) * 1998-05-19 2004-09-22 株式会社アドバンテスト 半導体デバイス試験装置及びそのキャリブレーション方法
JP2000321325A (ja) * 1999-05-13 2000-11-24 Advantest Corp Ｉｃ試験装置のコンタクトボード及びこれに接触動作するロボットの位置合わせ方法
TW575733B (en) * 1999-08-16 2004-02-11 Advantest Corp Timing correction method of IC test apparatus and IC test apparatus using the correction function of the correction method
US6492797B1 (en) * 2000-02-28 2002-12-10 Schlumberger Technologies, Inc. Socket calibration method and apparatus
US6570397B2 (en) * 2001-08-07 2003-05-27 Agilent Technologies, Inc. Timing calibration and timing calibration verification of electronic circuit testers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100700935B1 (ko) * 2005-10-14 2007-03-28 삼성전자주식회사 캘리브레이션 지그 및 이를 갖는 캘리브레이션 장치

Also Published As

Publication number Publication date
US20040119487A1 (en) 2004-06-24
KR100518546B1 (ko) 2005-10-04
US6856154B2 (en) 2005-02-15

Similar Documents

Publication Publication Date Title
KR100518546B1 (ko) 집적회로 패키지를 테스트하기 위한 테스트 보드 및 이를이용한 테스터 보정방법
US7737715B2 (en) Compensation for voltage drop in automatic test equipment
US5747994A (en) Board exchange mechanism for semiconductor test system
US6417682B1 (en) Semiconductor device testing apparatus and its calibration method
US5705932A (en) System for expanding space provided by test computer to test multiple integrated circuits simultaneously
US5539305A (en) Calibration board for an electronic circuit tester
US20080197865A1 (en) Probe card analysis system and method
JP4571076B2 (ja) 半導体装置の検査装置
US7281181B2 (en) Systems, methods and computer programs for calibrating an automated circuit test system
CN212749137U (zh) 具有可配置探头固定装置的测试设备
CN115144805A (zh) 一种用于射频开关芯片测试的在线快速校准方法
JPS62269075A (ja) プリント基板検査装置
EP1041389B1 (en) System and method for characterising a test fixture
US11761983B2 (en) Probe card integrated with a hall sensor
CN215728605U (zh) 探测装置
US7459925B1 (en) Probe card
US20230045808A1 (en) Systems, devices, and methods for testing integrated circuits in their native environments
JPS63211642A (ja) 半導体試験装置
KR100948536B1 (ko) 반도체 디바이스 검사장치
KR100633450B1 (ko) 반도체 소자의 실장 테스트를 위한 소켓 인터페이스
JP2591453B2 (ja) バーンインボード検査装置およびバーンインボード検査方法
KR101397370B1 (ko) Tiu 보드 검사 장치
JPH10197590A (ja) マルチテスト用治具とマルチテスター
KR100700935B1 (ko) 캘리브레이션 지그 및 이를 갖는 캘리브레이션 장치
KR20100018964A (ko) 프로브 카드를 테스트하기 위한 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080904

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee