KR100683108B1 - 다층 인쇄회로기판의 제조 방법 - Google Patents

다층 인쇄회로기판의 제조 방법 Download PDF

Info

Publication number
KR100683108B1
KR100683108B1 KR1020050061234A KR20050061234A KR100683108B1 KR 100683108 B1 KR100683108 B1 KR 100683108B1 KR 1020050061234 A KR1020050061234 A KR 1020050061234A KR 20050061234 A KR20050061234 A KR 20050061234A KR 100683108 B1 KR100683108 B1 KR 100683108B1
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
plate
multilayer printed
contaminants
Prior art date
Application number
KR1020050061234A
Other languages
English (en)
Other versions
KR20070006153A (ko
Inventor
김종헌
김영대
박광수
고지용
Original Assignee
박광수
(주) 화인켐
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박광수, (주) 화인켐 filed Critical 박광수
Priority to KR1020050061234A priority Critical patent/KR100683108B1/ko
Publication of KR20070006153A publication Critical patent/KR20070006153A/ko
Application granted granted Critical
Publication of KR100683108B1 publication Critical patent/KR100683108B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0257Brushing, e.g. cleaning the conductive pattern by brushing or wiping

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 다층 인쇄회로기판의 제조 방법에 관한 것으로, 하나 이상의 인쇄회로기판 내층 상, 하부면에 프리프레그를 배열하고, 프리프레그의 최상, 최하부면에 인쇄회로기판의 외부 회로 패턴 형성을 위한 구리박을 배열한 구조물을 고온, 고압의 적층 프레스내에서 최종 성형하는 공정이다. 이러한 성형 공정시 서스플레이트가 사용되는데 프리프레그 절단, 배열시 비산된 미세 에폭시 수지 등의 서스플레이트 상, 하면에 점착되어 적층 프레스 내에서 경화되어 덴트 등의 불량으로 이어진다. 그러므로 본 발명에서는 구리박으로 이루어진 배선 패턴에 서스플레이트를 적층하기 전처리에, 서스플레이트를 화학 용액에 설정된 시간동안 침적시키는 화학적 처리 공정을 수행하여 서스플레이트 표면에 경화된 오염물질을 제거하고, 서스플레이트 표면에 남아있는 오염물질을 소프트 브러쉬를 이용한 물리적 공정으로 제거한 후에 서스플레이트를 린스 및 건조함으로써 서스플레이트 표면의 에폭시 수지 등의 오염물질을 물리적 손상없이 완벽하게 제거할 수 있다.
인쇄회로기판, 구리박, 오염 물질, 화학적 처리, 소프트 브러쉬

Description

다층 인쇄회로기판의 제조 방법{METHOD FOR MANUFACTURING MULTI-LAYERED PRINTED CIRCUIT BOARD}
도 1은 일반적인 다층 인쇄회로기판의 제조 공정을 순차적으로 설명하기 위한 도면,
도 2는 종래 기술에 의한 다층 인쇄회로기판의 제조 공정시 구리박 및 서스플레이트 사이에 발생되는 오염 물질을 나타낸 도면,
도 3a 내지 도 3b는 종래 기술에 의한 다층 인쇄회로기판의 제조 공정시 구리박 및 서스플레이트 사이에 발생되는 오염 물질 형태를 나타낸 도면,
도 4는 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 제조 공정을 순차적으로 나타낸 흐름도,
도 5a 내지 도 5e는 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 제조 공정을 순차적으로 나타낸 공정 순서도,
도 6은 본 발명의 다른 실시예에 따른 다층 인쇄회로기판의 제조 공정을 순차적으로 나타낸 흐름도.
<도면의 주요부분에 대한 부호의 설명>
100, 106 : 인쇄회로기판의 내부층 102, 104, 108 : 프리프레그
110, 112 : 구리박 114, 116 : 서스플레이트
118 : 오염 물질
본 발명은 다층 인쇄회로기판의 제조 방법에 관한 것으로서, 특히 다층 인쇄회로기판의 서스플레이트(susplate) 표면 위에 부착된 에폭시수지 이물질 등의 오염 물질을 제거하여 결함 및 기판 불량을 미연에 예방할 수 있는 다층 인쇄회로기판의 제조 방법에 관한 것이다.
인쇄회로기판(PCB : Printed Circuit Board)은 절연기판의 표면 및 내부에 전기설계에 기초한 도체 패턴을 도전성이 있는 재료를 이용하여 형성, 고착시키는 것이다.
이러한 인쇄회로기판은 다수의 구리박(copper foil)층을 갖는 다층 기판의 형태로 이루어지며 다층 인쇄회로기판의 제조 과정을 설명하면, 도 1과 같이 진행된다.
우선, 인쇄회로기판의 내부층(10, 16)에 산화(oxidation) 처리를 한 후에 회로기판의 내부층(10, 16) 상, 하부면에 접착제와 절연층 역할을 하는 프리프레그(prepreg)(12, 14, 18)를 형성한다. 이때, 프리프레그(12, 14, 18)는 회로기판의 내부층(10, 16) 상, 하부면에 유리 섬유 등의 보강재에 에폭시 수지를 함침(含浸)시킨 절연 시트로서 프리프레그를 각 구리면 사이에 배열하고 가열, 가압하여 형성한다.
도면에 도시되지 않았지만, 드릴작업을 통하여 인쇄회로기판 내부층들(10, 16) 간의 전기적 접속을 위하여 상기 구조물에 수직으로 관통하는 홀을 형성하며 절연상태인 홀 내벽에 전기 도금으로 구리를 도금한다.
프리프레그(12, 18) 상부면에 전기 전도도가 뛰어난 구리박(20, 22)을 에폭시 수지의 물리적 특성을 이용하여 부착하고, 배선 패턴을 갖는 마스크를 이용하여 구리박(20, 22) 표면을 감광성 수지로 노광(인쇄)한다. 노광된 감광성 수지를 이용하여 구리박을 원하는 패턴 형태로 부식하여 외부 회로의 배선 패턴을 형성한다.
그 다음 그 위에 스텐레스 등의 서스플레이트(susplate)(24), 및 열판(hot plate)(미도시됨)을 덮고 적층 프레스에서 가열, 가압하는 성형(lamination) 공정을 수행하여 1층의 스택 기판을 형성한다.
이와 같이 인쇄회로기판의 내부층, 프리프레그, 구리박 등의 스택 기판을 다수개 층으로 적층 및 성형하는 공정을 여러번 반복함으로써 다층 인쇄회로기판을 제작한다.
한편, 현재 전자 제품의 고집적화 및 축소에 따라 회로의 폭 및 간격이 매우 미세화되기 때문에 다층 인쇄회로기판의 제조 공정에서 서스플레이트 표면의 청결유지와 오염방지가 매우 중요하다. 인쇄회로기판에서의 서스플레이트 사이에 발생하는 오염의 주된 원인들은 에폭시수지(epoxy resin) 돌기, 구리박 절단가루(copper chip) 등의 다양한 이물질이거나, 작업자의 방진복의 섬유조각, 머리카락 등의 먼지로서, 주로 프리프레그 절단, 구리박 패터닝 공정, 또는 적층하는 제조 중에 오염이 발생하게 된다. 이러한 프리프레그 절단, 배열시 비산된 미세 에폭 등의 오염 물질이 서스플레이트 상하면에 미량으로 점착되어 적층 프레스내에서 경화된다.
도 2는 종래 기술에 의한 다층 인쇄회로기판의 제조 공정시 구리박 및 서스플레이트 사이에 발생되는 오염 물질을 나타낸 도면이다. 도 3a 내지 도 3d는 종래 기술에 의한 다층 인쇄회로기판의 제조 공정시 구리박 및 서스플레이트 사이에 발생되는 오염 물질 형태를 나타낸 도면이다.
도 2 및 도 3a 내지 도 3d를 참조하면, 오염 물질(28)은 구리박 및 서스플레이트의 적층 성형시 열과 압력에 의해 구리박 표면에 피트(pits), 덴트(dents) 등의 결함을 발생시키거나, 배선의 오픈(open), 회로 배선이 끊어지거나 연결되는 쇼트(short), 스크래치 등의 기판 불량을 야기시킨다.
이 때문에 구리박 표면에 부착된 에폭시수지 등의 오염 물질들(28)은 대부분 작업자가 직접 인조 다이아몬드 등이 부착된 연마 물질을 갖는 브러쉬로 구리박 표면을 연마(grinding)하여 제거하고 있다.
하지만, 종래 기술에는 작업자의 수작업 또는 물리적 연마 공정에 의해 구리박 표면의 오염 물질을 완전히 제거할 수 없었기 때문에 덴트 등의 결함, 스크래치 등의 기판 불량의 문제를 완전히 해결할 수 없었다. 게다가, 에폭시 수지를 수작업 또는 연마 공정으로 제거할 경우 잘못된 연마 공정에 의해 구리박 표면에 스크래치로 인한 주름이 발생하거나 반복적인 연마 제품(인조 다이아몬드 등을 갖는 브러쉬)에 의해 두께가 불균일하게 되는 문제점이 있었다.
본 발명의 목적은, 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 다층 인쇄회로기판의 구리박을 패터닝하고 서스플레이트를 적층하기 전에 서스플레이트 표면의 에폭시수지 등의 오염 물질을 화학 용액으로 제거함으로써 서스플레이트 표면에 남아 있는 오염 물질을 완전히 제거할 수 있는 다층 인쇄회로기판의 제조 방법을 제공하는데 있다.
본 발명의 다른 목적은 다층 인쇄회로기판의 구리박을 패터닝하고 서스플레이트를 적층하기 전에 서스플레이트 표면의 에폭시수지 등의 오염 물질을 화학 용액으로 제거한 후에 소프트 브러쉬를 이용한 물리적 공정으로 잔여된 오염 물질을 제거함으로써 서스플레이트 표면에 남아 있는 오염 물질을 완전히 제거할 수 있는 다층 인쇄회로기판의 제조 방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은 다층 인쇄회로기판의 구리박으로 이루어진 배선 패턴에 서스플레이트를 적층하기 전처리 방법에 있어서, 서스플레이트를 화학 용액에 설정된 시간동안 침적시키는 화학적 처리 공정을 수행하여 오염물질을 제거하는 단계와, 서스플레이트를 린스 및 건조하는 단계를 포함한다.
상기 다른 목적을 달성하기 위하여 본 발명은 다층 인쇄회로기판의 구리박으로 이루어진 배선 패턴에 서스플레이트를 적층하기 전처리 방법에 있어서, 서스플레이트를 화학 용액에 설정된 시간동안 침적시키는 화학적 처리 공정을 수행하여 오염물질을 제거하는 단계와, 서스플레이트 표면에 남아있는 오염물질을 소프트 브러쉬를 이용한 물리적 공정으로 제거하는 단계와, 서스플레이트를 린스 및 건조하는 단계를 포함한다.
이하, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 본 발명의 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 더욱 상세히 설명하기로 한다.
도 4는 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 제조 공정을 순차적으로 나타낸 흐름도이다. 도 5a 내지 도 5e는 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 제조 공정을 순차적으로 나타낸 공정 순서도이다.
도 4 및 도 5a 내지 도 5e를 참조하면, 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 제조 공정은 다음과 같이 진행된다.
우선, 도 5a에 도시된 바와 같이, 첫 번째 인쇄회로기판의 내부층(100)에 산화 처리를 한 후에 회로기판의 내부층(100) 상, 하부면에 접착제와 절연층 역할을 하는 프리프레그(102, 104)를 형성한다. 이때, 프리프레그(102, 104)는 회로기판의 내부층(100) 상, 하부면에 유리 섬유 등의 보강재에 에폭시 수지를 함침시킨 절연 시트를 쌓고 가열, 가압하여 성형한다.
두 번째 인쇄회로기판의 내부층(106)에 산화 처리를 하고, 상기 프리프레그(104) 하부에 두 번째 인쇄회로기판의 내부층(106)을 에폭시 수지의 물리적 성질을 이용하여 접착하고, 그 아래에 프리프레그(108)를 배열하고 성형한다.(S100)
도면에 도시되지 않았지만, 드릴작업을 통하여 인쇄회로기판 내부층들(100, 106) 간의 전기적 접속을 위하여 상기 구조물에 수직으로 관통하는 홀을 형성하며 절연상태인 홀 내벽에 전기 도금으로 구리를 도금한다.
그 다음 프리프레그(102, 108) 상부면에 전기 전도도가 뛰어난 구리박(110, 112)을 에폭시 수지의 물리적인 성질을 이용하여 부착하고, 배선 패턴을 갖는 마스크를 이용하여 구리박(110, 112) 표면을 감광성 수지로 노광(인쇄)한다. 노광된 감광성 수지를 이용하여 구리박(110, 112)을 원하는 패턴 형태로 부식하여 외부 회로의 배선 패턴을 형성한다.(S110∼S120)
그 다음 도 5b 및 도 5c에 도시된 바와 같이, 서스플레이트(114, 116)에 화학적 처리 공정을 수행하여 서스플레이트(114, 116) 표면에 부착된 에폭시 수지 등의 오염 물질(118)의 결합력을 약하게 만들어 제거한다.(S130) 예를 들어, 화학적 처리 공정은 글리콜류 10∼15%, 아마이드류 60∼70%, 카비톨류 20∼25% 등을 혼합한 화학 용액에 서스플레이트(114, 116) 전체를 1분∼3분 동안 침적시킨다. 이때, 화학 용액의 온도는 60℃∼90℃로 유지한다.
한편, 본 발명의 화학적 처리 공정은 에폭시 수지 등의 오염 물질(118) 양에 따라 온도를 높이거나 처리 시간을 조정할 수 있으며 화학 용액이 담긴 탱크의 재질 특성에 따라 그 공정 조건을 조정할 수도 있다.
본 발명에 따른 화학적 처리 공정에 의해 서스플레이트(114, 116) 표면에 부착된 에폭시 수지 등의 오염 물질(118)과 계면의 표면 장력이 감소되고, 이에 따라 계면에서의 가교 결합한 에폭시 수지 등의 오염 물질(118)이 팽윤(swelling)되면서 계면에서의 화학적인 결합이 약하게 되어 결국 서스플레이트 표면으로부터 떨어지게 된다.
이와 같은 화학적 처리 공정을 수행한 후에 서스플레이트(114, 116)를 린스 하고, 이를 건조시킨다.
그 다음, 도 5d에 도시한 바와 같이, 구리박(110, 112)으로 이루어진 외부 회로의 배선 패턴 상, 하부면에 각각 화학 용액에 의하여 에폭시 수지 등의 오염물질이 제거된 서스플레이트(114, 116), 및 열판(미도시됨)을 덮고 적층 프레스에서 가열, 가압하는 성형 공정을 수행하여 1층의 스택 기판을 형성한다.(S140)
이후 상기 제조 공정과 같이, S100 내지 S140 단계를 반복 수행하여 인쇄회로기판의 내부층, 프리프레그, 구리박 등의 스택 기판을 다수개 층으로 적층 및 성형하는 공정을 여러번 반복함으로써 도 5e에 도시한 바와 같은 다층 인쇄회로기판을 제작한다.
그러므로 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 제조 방법은, 다층 인쇄회로기판을 구성하는 구리박 배선 패턴 상, 하부면에 서스플레이트를 적층 하기 전에 화학적 처리 공정을 통해 서스플레이트 표면에 남아있는 오염 물질을 제거함으로써 서스플레이트 표면에 남아 있는 에폭시 수지 등으로 인한 피트, 덴트 등의 결함, 또는 배선의 오픈, 회로 배선이 끊어지거나 연결되는 쇼트, 스크래치 등의 기판 불량을 미연에 방지할 수 있다.
도 6은 본 발명의 다른 실시예에 따른 다층 인쇄회로기판의 제조 공정을 순차적으로 나타낸 흐름도이다.
도 5a 내지 도 5e, 그리고 도 6을 참조하면, 본 발명의 다른 실시예에 따른 다층 인쇄회로기판의 제조 공정은 다음과 같이 진행된다.
우선, 도 5a에 도시된 바와 같이, 첫 번째 인쇄회로기판의 내부층(100)에 산화 처리를 한 후에 회로기판의 내부층(100) 상, 하부면에 접착제와 절연층 역할을 하는 프리프레그(102, 104)를 형성한다. 그리고 두 번째 인쇄회로기판의 내부층(106)에 산화 처리를 하고, 상기 프리프레그(104) 하부에 두 번째 인쇄회로기판의 내부층(106)을 에폭시 수지의 물리적 성질을 이용하여 접착하고, 그 아래에 프리프레그(108)를 배열하고 성형한다.(S200) 도면에 도시되지 않았지만, 드릴작업을 통하여 인쇄회로기판 내부층들(100, 106) 간의 전기적 접속을 위하여 상기 구조물에 수직으로 관통하는 홀을 형성하며 절연상태인 홀 내벽에 전기 도금으로 구리를 도금한다.
그 다음 프리프레그(102, 108) 상부면에 전기 전도도가 뛰어난 구리박(110, 112)을 에폭시 수지의 물리적인 성질을 이용하여 부착하고, 배선 패턴을 갖는 마스크를 이용하여 구리박(110, 112) 표면을 감광성 수지로 노광(인쇄)한다. 노광된 감광성 수지를 이용하여 구리박(110, 112)을 원하는 패턴 형태로 부식하여 외부 회로의 배선 패턴을 형성한다.(S210∼S220)
그 다음 도 5b에 도시된 바와 같이, 서스플레이트(114, 116)에 화학적 처리 공정을 수행하여 서스플레이트(114, 116) 표면에 부착된 에폭시 수지 등의 오염 물질(118)의 결합력을 약하게 만들어 제거한다.(S230) 예를 들어, 화학적 처리 공정은 글리콜류 10∼15%, 아마이드류 60∼70%, 카비톨류 20∼25% 등을 혼합한 화학 용액에 서스플레이트(114, 116) 전체를 1분∼3분 동안 침적시킨다. 이때, 화학 용액의 온도는 60℃∼90℃로 유지한다.
한편, 본 발명의 화학적 처리 공정은 에폭시 수지 등의 오염 물질(118) 양에 따라 온도를 높이거나 처리 시간을 조정할 수 있으며 화학 용액이 담긴 탱크의 재 질 특성에 따라 그 공정 조건을 조정할 수도 있다.
계속해서 도 5c에 도시된 바와 같이, 서스플레이트(114, 116)에 화학적 처리 공정을 진행한 후에, 서스플레이트(114, 116) 표면에 남아 있게 되는 에폭시 수지 등의 오염 물질(118)을 소프트 브러쉬를 이용한 물리적 공정으로 쓸어내어 제거한다.(S240)
이와 같은 화학적 처리 공정과 소프트 브러쉬를 이용한 물리적 공정을 수행한 후에 서스플레이트(114, 116)를 린스하고, 이를 건조시킨다.
본 발명에 따른 화학적 처리 공정에 의해 서스플레이트(114, 116) 표면에 부착된 에폭시 수지 등의 오염 물질(118)과 계면의 표면 장력이 감소되고, 이에 따라 계면에서의 가교 결합한 에폭시 수지 등의 오염 물질(118)이 팽윤(swelling)되면서 계면에서의 화학적인 결합이 약하게 되어 결국 서스플레이트 표면으로부터 떨어지게 된다.
그 다음, 도 5d에 도시한 바와 같이, 구리박(110, 112)으로 이루어진 외부 회로의 배선 패턴 상, 하부면에 각각 화학 처리 공정 및 물리 공정에 의하여 에폭시 수지 등의 오염물질이 제거된 서스플레이트(114, 116), 및 열판(미도시됨)을 덮고 적층 프레스에서 가열, 가압하는 성형 공정을 수행하여 1층의 스택 기판을 형성한다.(S250)
이후, 상기 제조 공정과 같이, S200 내지 S250 단계를 반복 수행하여 인쇄회로기판의 내부층, 프리프레그, 구리박 등의 스택 기판을 다수개 층으로 적층 및 성형하는 공정을 여러번 반복함으로써 도 5e에 도시한 바와 같은 다층 인쇄회로기판을 제작한다.
그러므로 본 발명의 다른 실시예는, 다층 인쇄회로기판을 구성하는 구리박 배선 패턴 상, 하부면에 서스플레이트를 적층 하기 전에 화학적 처리 공정 및 물리적 공정을 수행함으로써 서스플레이트 표면에 남아있는 오염 물질을 제거하여 서스플레이트 표면에 남아 있는 에폭시 수지 등으로 인한 피트, 덴트 등의 결함, 또는 배선의 오픈, 회로 배선이 끊어지거나 연결되는 쇼트, 스크래치 등의 기판 불량을 미연에 방지할 수 있다.
이상 상술한 바와 같이, 본 발명은 에폭시 수지 등으로 오염된 서스플레이트 전체를 화학 용액에 침적하며 추가적으로 소프트 브러쉬 등의 물리적 공정으로 서스플레이트 표면에 부착된 오염 물질을 제거함으로써 서스플레이트 표면의 손상없이 부착된 오염 물질을 완벽하게 제거할 수 있으며, 서스플레이트 표면에 부착된 오염물질로 인한 피트, 덴트 등의 결함, 또는 배선의 오픈, 회로 배선이 끊어지거나 연결되는 쇼트, 스크래치 등의 기판 불량을 미연에 방지할 수 있다.
게다가 본 발명은 구리박으로 이루어진 외부 회로의 배선 패턴 상, 하부면에 서스플레이트를 적층하기 전에 서스플레이트 표면을 화학적 처리 공정 및 물리적 공정으로 오염 물질을 제거하기 때문에 서스플레이트 표면의 평탄도를 일정하게 유지할 수 있다.
한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.

Claims (8)

  1. 다층 인쇄회로기판의 구리박으로 이루어진 배선 패턴에 서스플레이트를 적층하기 전처리 방법에 있어서,
    상기 서스플레이트를 화학 용액에 설정된 시간동안 침적시키는 화학적 처리 공정을 수행하여 오염물질을 제거하는 단계와,
    상기 서스플레이트를 린스 및 건조하는 단계
    를 포함하는 다층 인쇄회로기판의 제조 방법.
  2. 제 1항에 있어서,
    상기 화학적 처리 공정은 글리콜류 10∼15%, 아마이드류 60∼70%, 카비톨류 20∼25%를 혼합한 화학 용액을 사용하는 것을 특징으로 하는 다층 인쇄회로기판의 제조 방법.
  3. 제 1항에 있어서,
    상기 화학적 처리 공정은 1분∼3분 동안 진행하는 것을 특징으로 하는 다층 인쇄회로기판의 제조 방법.
  4. 제 1항에 있어서,
    상기 화학적 처리 공정은 화학 용액의 온도를 60℃∼90℃로 유지하여 진행하 는 것을 특징으로 하는 다층 인쇄회로기판의 제조 방법.
  5. 다층 인쇄회로기판의 구리박으로 이루어진 배선 패턴에 서스플레이트를 적층하기 전처리 방법에 있어서,
    상기 서스플레이트를 화학 용액에 설정된 시간동안 침적시키는 화학적 처리 공정을 수행하여 오염물질을 제거하는 단계와,
    상기 서스플레이트 표면에 남아있는 오염물질을 소프트 브러쉬를 이용한 물리적 공정으로 제거하는 단계와,
    상기 서스플레이트를 린스 및 건조하는 단계
    를 포함하는 다층 인쇄회로기판의 제조 방법.
  6. 제 5항에 있어서,
    상기 화학적 처리 공정은 글리콜류 10∼15%, 아마이드류 60∼70%, 카비톨류 20∼25%를 혼합한 화학 용액을 사용하는 것을 특징으로 하는 다층 인쇄회로기판의 제조 방법.
  7. 제 1항에 있어서,
    상기 화학적 처리 공정은 1분∼3분 동안 진행하는 것을 특징으로 하는 다층 인쇄회로기판의 제조 방법.
  8. 제 1항에 있어서,
    상기 화학적 처리 공정은 화학 용액의 온도를 60℃∼90℃로 유지하여 진행하는 것을 특징으로 하는 다층 인쇄회로기판의 제조 방법.
KR1020050061234A 2005-07-07 2005-07-07 다층 인쇄회로기판의 제조 방법 KR100683108B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050061234A KR100683108B1 (ko) 2005-07-07 2005-07-07 다층 인쇄회로기판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050061234A KR100683108B1 (ko) 2005-07-07 2005-07-07 다층 인쇄회로기판의 제조 방법

Publications (2)

Publication Number Publication Date
KR20070006153A KR20070006153A (ko) 2007-01-11
KR100683108B1 true KR100683108B1 (ko) 2007-02-15

Family

ID=37871450

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050061234A KR100683108B1 (ko) 2005-07-07 2005-07-07 다층 인쇄회로기판의 제조 방법

Country Status (1)

Country Link
KR (1) KR100683108B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102096853B1 (ko) * 2019-11-14 2020-04-03 준하이테크(주) 다층 인쇄 회로 기판의 제조 방법 및 이에 의해 제조된 다층 인쇄 회로 기판
KR102546576B1 (ko) * 2023-03-07 2023-06-23 주식회사 디디글로벌 동박제조용 서스플레이트의 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0799378A (ja) * 1991-02-22 1995-04-11 Planar Circuit Technol Inc プリント基板の抵抗体薄膜層形成方法
JPH10256727A (ja) 1997-03-06 1998-09-25 Toshiba Chem Corp 多層プリント配線板とその製造方法
KR20020066821A (ko) * 2001-02-14 2002-08-21 주식회사 남영기계 다층 인쇄회로기판의 제조를 위한 소재 안착장치
KR20020068013A (ko) * 2002-07-31 2002-08-24 정민규 서스 플레이트에 동박을 부착시켜 작업하는 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0799378A (ja) * 1991-02-22 1995-04-11 Planar Circuit Technol Inc プリント基板の抵抗体薄膜層形成方法
JPH10256727A (ja) 1997-03-06 1998-09-25 Toshiba Chem Corp 多層プリント配線板とその製造方法
KR20020066821A (ko) * 2001-02-14 2002-08-21 주식회사 남영기계 다층 인쇄회로기판의 제조를 위한 소재 안착장치
KR20020068013A (ko) * 2002-07-31 2002-08-24 정민규 서스 플레이트에 동박을 부착시켜 작업하는 방법

Also Published As

Publication number Publication date
KR20070006153A (ko) 2007-01-11

Similar Documents

Publication Publication Date Title
CN108718480B (zh) 一种内外层6oz超厚铜pcb板及其制作方法
US7802361B2 (en) Method for manufacturing the BGA package board
CN100386869C (zh) 具有窗的球栅阵列基板及其制造方法
JPS5986289A (ja) モ−ルド回路基板およびその製造方法
JP2004363542A (ja) ソルダーレジストパターン形成方法
KR20060005840A (ko) 수동소자칩 내장형의 인쇄회로기판의 제조방법
TWI538590B (zh) 印刷電路板及其製作方法
KR100683108B1 (ko) 다층 인쇄회로기판의 제조 방법
CN101990374B (zh) 一种陶瓷基刚性电路板的制造方法
CN105282989B (zh) 一种开窗式软硬结合板的制作方法
JP5083908B2 (ja) 配線基板の製造方法
KR20060135983A (ko) 범프를 이용한 인쇄회로기판 및 그 제조방법
CN108811325B (zh) 一种印刷电路板的压合方法和制造方法
KR20230124544A (ko) 구리 부재, 프린트 배선판용 도체, 프린트 배선판용 부재, 프린트 배선판, 프린트 회로판 및 그들의 제조 방법
JP2006324573A (ja) レジスト付きプリント回路基板の製造方法およびレジスト付きプリント回路基板
KR100674293B1 (ko) 전자부품이 내장된 인쇄회로기판의 제조방법
KR100632066B1 (ko) 인쇄 회로 기판 적층 방법
CN113115520A (zh) 高阶hdi分级金手指印制板制作方法
JP4455696B2 (ja) 多層プリント配線基板の製造方法及び製造装置
KR100645656B1 (ko) 반도체 패키지 기판 제조 방법
KR101271096B1 (ko) 회로 기판과, 회로 기판을 제조하기 위한 방법
KR101739999B1 (ko) 열경화성 소재를 이용한 연성회로기판 및 그 제조방법
CN113630979A (zh) 柔性线路板的制作方法
CN113993285A (zh) 低阻测试线圈电路板生产方法
KR100797668B1 (ko) 인쇄회로기판 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110128

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee