KR100679345B1 - 금속 표면 코팅 방법 및 코팅된 금속 표면을 구비한 기판 - Google Patents

금속 표면 코팅 방법 및 코팅된 금속 표면을 구비한 기판 Download PDF

Info

Publication number
KR100679345B1
KR100679345B1 KR1020047016629A KR20047016629A KR100679345B1 KR 100679345 B1 KR100679345 B1 KR 100679345B1 KR 1020047016629 A KR1020047016629 A KR 1020047016629A KR 20047016629 A KR20047016629 A KR 20047016629A KR 100679345 B1 KR100679345 B1 KR 100679345B1
Authority
KR
South Korea
Prior art keywords
coating
evaporation
coated
substrate
glass layer
Prior art date
Application number
KR1020047016629A
Other languages
English (en)
Other versions
KR20050016346A (ko
Inventor
문드디트리히
레이브저겐
Original Assignee
쇼오트 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE10222609A external-priority patent/DE10222609B4/de
Priority claimed from DE10222964A external-priority patent/DE10222964B4/de
Priority claimed from DE10222958A external-priority patent/DE10222958B4/de
Application filed by 쇼오트 아게 filed Critical 쇼오트 아게
Publication of KR20050016346A publication Critical patent/KR20050016346A/ko
Application granted granted Critical
Publication of KR100679345B1 publication Critical patent/KR100679345B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03B—MANUFACTURE, SHAPING, OR SUPPLEMENTARY PROCESSES
    • C03B19/00—Other methods of shaping glass
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C14/00—Glass compositions containing a non-glass component, e.g. compositions containing fibres, filaments, whiskers, platelets, or the like, dispersed in a glass matrix
    • C03C14/006—Glass compositions containing a non-glass component, e.g. compositions containing fibres, filaments, whiskers, platelets, or the like, dispersed in a glass matrix the non-glass component being in the form of microcrystallites, e.g. of optically or electrically active material
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C15/00—Surface treatment of glass, not in the form of fibres or filaments, by etching
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/02—Surface treatment of glass, not in the form of fibres or filaments, by coating with glass
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/34—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C4/00—Compositions for glass with special properties
    • C03C4/12—Compositions for glass with special properties for luminescent glass; for fluorescent glass
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/10—Glass or silica
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02145—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing aluminium, e.g. AlSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02161—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31625—Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0172—Seals
    • B81C2203/019—Seals characterised by the material or arrangement of seals between parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/031—Anodic bondings
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2214/00—Nature of the non-vitreous component
    • C03C2214/16—Microcrystallites, e.g. of optically or electrically active material
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2217/00—Coatings on glass
    • C03C2217/20—Materials for coating a single layer on glass
    • C03C2217/21—Oxides
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2217/00—Coatings on glass
    • C03C2217/70—Properties of coatings
    • C03C2217/77—Coatings having a rough surface
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/10—Deposition methods
    • C03C2218/15—Deposition methods from the vapour phase
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/30—Aspects of methods for coating glass not covered above
    • C03C2218/32—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/30—Aspects of methods for coating glass not covered above
    • C03C2218/32—After-treatment
    • C03C2218/328—Partly or completely removing a coating
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/30—Aspects of methods for coating glass not covered above
    • C03C2218/32—After-treatment
    • C03C2218/328—Partly or completely removing a coating
    • C03C2218/33—Partly or completely removing a coating by etching
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/30—Aspects of methods for coating glass not covered above
    • C03C2218/355—Temporary coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Dispersion Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Surface Treatment Of Glass (AREA)
  • Chemically Coating (AREA)
  • Chemical Treatment Of Metals (AREA)
  • Drying Of Semiconductors (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Laminated Bodies (AREA)

Abstract

본 발명의 목적은 금속성 표면 및 유리질 코팅층이 있는 기판을 제공하는 것이다.
본 발명은 적어도 하나의 금속성 표면이 유리로 코팅되며, 기판의 금속성 표면에 증발 코팅 유리가 코팅되어 있는 코팅 기판 또는 이를 구비하는 제품을 제조하는 방법을 제공한다.

Description

금속 표면 코팅 방법 및 코팅된 금속 표면을 구비한 기판{METHOD FOR COATING METAL SURFACES AND SUBSTRATE HAVING A COATED METAL SURFACE}
본 발명은 금속 표면의 코팅 방법에 관한 것으로서, 구체적으로 유리질(vitreous)층으로 금속 표면층을 코팅하는 방법 및 이 방법에 따라 제조되는 유리질 코팅 및 금속 표면을 구비한 기판에 관한 것이다.
유리질 코팅은 패시베이션(passivation) 및 인캡슐레이션(encapsulation) 특성이 매우 우수하다. 예를 들어, 유리는 물, 수증기 특히 산이나 염기 같은 자극적인 물질에 대하여 뛰어난 보호막을 제공한다.
금속 표면을 보호하는 유리질층은 오래전부터 에나멜(enamel)로 알려져 있다. 에나멜을 입히는 동안에, 무기물(inorganic)의, 무용매(solvent-free) 유리 혼합물이 금속 물질에 인가되어 용융된다.
그러나, 이러한 방법으로는 얇은 유리층 또는 두께가 정확하게 제어된 유리층을 금속 기판들에 형성하는 것이 불가능하다. 더욱이, 초기 코팅을 재용융시키는 이러한 방법은 오직 열적으로 충분히 안정적인 기판에만 적용 가능하다. 또한, 기판에 유리질층을 정확한 구조로 형성하는 것이 불가능하다.
따라서, 본 발명의 목적은 상기 문제점들을 개선한 것으로 금속 표면과 이 표면상의 유리질 코팅을 구비한 판을 제공하는 것, 그리고 이러한 기판 및/또는 이를 포함하는 제품을 형성하는 개선된 방법을 제공하는 것이다.
상기 목적은 독립청구항의 발명에 의하여 놀랍게도 간단한 방법으로 해결된다. 각 종속청구항에는 보다 개선된 세부 사항들이 제시된다.
본 발명에 따르면, 적어도 하나의 금속 표면층을 구비한 코팅된 기판 및/또는 코팅된 기판을 포함하는 제품을 제공하며, 여기서 상기 기판은 적어도 상기 금속 표면상에 증발 코팅 (evaporation-coating) 유리로 코팅된다.
특히 본 발명에 따른 공정에 의해 생성되는, 본 발명에 따른 코팅된 기판은 적어도 하나의 금속 표면을 포함하며, 여기서 상기 기판은 상기 금속 표면상에 증발 코팅 유리를 포함한다.
이와 같은 제품의 증발 코팅 유리층은 패시베이션층 또는 인캡슐레이션층으로 작용할 수 있다. 또한, 증발 코팅 유리는 전기적 절연성이 매우 뛰어나다.
소자들 및 다른 기판들의 인캡슐레이션을 위한 증발 코팅 유리의 장벽 (barrier) 특성에 관하여 본 출원인 명의로 다음과 같은 특허출원이 있었으며, 그 내용을 참고적으로 본 발명에 명백히 포함한다.
DE 202 05 830.1, 2002년 4월 15일 출원
DE 102 22 964.3, 2002년 5월 23일 출원
DE 102 22 609.1, 2002년 5월 23일 출원
DE 102 22 958.9, 2002년 5월 23일 출원
DE 102 52 787.3, 2002년 11월 13일 출원
DE 103 01 559.0, 2003년 1월 16일 출원
증발 코팅 유리층들의 장벽 특성에 관한 실험에 따르면, 8 ㎛ 내지 18 ㎛ 두께의 증발 코팅 유리층으로 10-7 mbar 1 s-1 또는 10-8 mbar 1 s-1 보다 낮은 헬륨 누설율이 신빙성있게 달성된다. 8 ㎛ 및 18 ㎛ 두께를 사용하였을 때 실험 결과에 따르면 0 내지 2×10-9 mbar 1 s-1의 헬륨 누설율을 보였는데, 이러한 상한치는 수행되는 실험의 측정 부정확에 의해 실질적으로 영향을 받는 것이다.
사용되는 금속 표면을 구비하는 기판은 고체 금속 기판이거나, 예를 들어 적당한 복합 물질(composite material)과 같이 금속이 단지 부분적인 기판들일 수 있다. 이러한 기판의 예로서 인쇄 회로 기판에 사용되는 구리 코팅된 플라스틱 기판을 들 수 있다.
또한, 본 발명에 따른 코팅은 낮거나 적당한 온도에서 이루어지기 때문에 금속의 융점이 에나멜 형성에 통상 적용되는 온도보다 낮은, 유리 코팅된 금속 표면을 구비한 제품도 제조할 수 있다. 따라서, 본 발명에 따른 방법은 융점이 낮은 합금을 포함하는 기판에도 적용될 수 있으며, 따라서 새로운 물질을 조합하여 본 발명에 따른 제품에 사용할 수 있다.
또한, 본 발명에 따른 공정을 수행하기 위해서, 코팅될 기판이나 금속 표면이 반드시 평판형일 필요는 없다. 오히려, 증발 코팅 유리층을 포함하는 코팅은 굴곡지거나 단층을 형성하는 금속 표면에 아무 문제없이 적용될 수 있다. 따라서, 본 발명에 따른 공정은 코팅된 금속 표면이 평평하지 않은 기판이나 제품의 제조에 사용될 수 있다.
비평탄 표면을 코팅하기 위해서 혹은 넓은 면적의 기판에 균일한(homogeneous) 코팅을 하기 위해서, 코팅 중에 기판을 코팅 소스에 대하여 이동시키는 것이 바람직하다. 특히, 이러한 이동은 회전 운동, 병진 운동, 장동(nutational) 운동, 또는 이들의 결합을 포함할 수 있다.
본 발명의 바람직한 실시예에 따르면, 유리 재료를 적당한 소스로부터 증발시켜 증발 코팅법에 의하여 유리를 증착한다.
증발 코팅법의 장점으로는 코팅되는 기판이 높은 열적 부담을 가질 필요가 없다는 것이다. 증착 과정 중에 기판은 상온 내지 약 150 ℃의 온도로 유지될 수 있다. 이러한 온도 범위에서는 일반적으로 기판에 전혀 손상이나 산화가 발생하지 않는다.
본 발명에서 증발 코팅 유리는 증발 코팅법에 의하여 증착될 수 있는 적어도 이성분계 재료(binary system of materials)를 포함하는 유리를 의미하는 것으로 이해되어야 한다. 상기 사용되는 증발 코팅 유리로는 특히 알루니늄 산화물 및 알칼리 금속 산화물 성분을 포함하는 붕규소 유리(borosilicate glass), 예를 들어 Schott Glas 사에서 제조한 8329 또는 G018-189 제품의 증발 코팅 유리를 사용할 수 있다. 또한, 이 유리는 열팽창계수가 표준 금속 기판의 열팽창계수에 근접하거나 또는 성분을 적절히 조정하여 상기 기판의 열팽창계수에 정합시킬 수도 있는 열팽창계수를 갖는다.
특히 서로 적층되는 다수의 층이 형성되는 경우 서로 다른 조성의 증발 코팅 유리를 사용할 수도 있는데, 이 경우 각 유리는 굴절율, 밀도, 경도 등에서 서로 다르게 할 수 있다.
다음과 같은 조성(중량%)의 두 유리가 특히 본 발명에 따른 코팅된 기판 및/EH는 본 발명에 따른 제품에 대해 적당한 증발 코팅 유리들인 것으로 판명되었다.
성분 유리 1 유리 2
SiO2 75 - 85 % 65 - 75 %
B2O3 10 - 15 % 20 - 30 %
Na2O 1 - 5 % 0.1 - 1 %
Li2O 0.1 - 1 % 0.1 - 1 %
K2O 0.1 - 1 % 0.5 - 5 %
Al2O3 1 - 5 % 0.5 - 5 %
바람직하게 사용되는 상기 유리들은 다음 표에 나타난 바와 같은 특성(property)을 갖는다.
특성 유리1 유리2
α20-300 [10-6K-1] 2.75 3.2
밀도 (g/cm3) 2.201 2.12
변태점 [℃] 562 ℃ 742
굴절율 nD = 1.469 1.465
ISO 719 에 따른 내가수분해성 등급 1 2
DIN 12 116 에 따른 내산화성 등급 1 2
ISO 695 에 따른 내알카리성 등급 2 3
유전 상수 ε (25℃) 4.7 (1 MHz) 3.9 (40 GHz)
tanδ (25℃) 45*10-4 (1 MHz) 26*10-4 (40 GHz)
그러나, 증발 코팅 유리는 증발 코팅뿐만 아니라 다른 다양한 진공 코팅 공정에 의하여 기판상에 증착될 수 있다. 예를 들어, 상기 물질은 스퍼터링에 의해 증착될 수도 있다.
증발 코팅법으로 상기 유리층을 증착하면 다른 진공 증착 방법과 비교할 때 상당히 높은 증착율, 즉 증발 코팅율을 얻을 수 있다. 실험 결과 분 당 4 ㎛ 두께 이상의 증착율을 얻을 수 있었으며, 저온 결합 (LTB) 공정에서와 같이, 결합 효과를 달성하기 위해 H2O 함량 증가를 요구하지 않은 채, 제조된 유리가 기판의 표면상에 견고하게 결합되어 증착된다.
증발 코팅법에 의하여 얻어지는 증착율은 다른 방법에 의한 증착율을 여러 배 초과한다. 예를 들어, 실리콘 산화물과 같은 단일 성분 시스템에서는 스퍼터링율이 분 당 불과 수 나노미터에 불과하다.
증발 코팅법으로 증발 코팅 유리를 형성함에 있어서, 전자빔 증발법(electron beam evaporation)에 의하여 증발 및 증착하는 것이 바람직하다. 전자빔 증발법의 여러가지 장점 중 하나는 전자빔에 의하여 전달되는 파워가 빔의 초점을 조절함으로써 비교적 작은 영역에 집중시킬 수 있다는 것이다. 이것은 증발기(evaporator)의 타겟을 국부적으로 고온에 도달하게 하여, 비교적 낮은 파워로도 높은 유동율을 얻을 수 있다. 동시에 기판이 노출된 열 복사의 흡수로 인한 열적인 부담을 줄일 수 있다.
본 발명에 따른 공정을 수행하는데 예를 들어 증발 코팅 물질이 채워진 도가니(crucible)를 열처리하는 방법을 사용할 수 있다.
본 발명에 따른 공정은 균일한 증발 코팅 유리를 제조하는데에만 사용되는 것은 아니다. 오히려, 본 발명에 따른 공정의 유리한 변형에서는, 증발 코팅 유리가 구조적 형태 (structured form)로 금속 표면에 증착될 수 있어, 기판은 완성된 후에 구조적 형태의 증발 코팅 유리를 구비하게 된다. 이와 관련하여 코팅의 측면 구조화(lateral structuring) 및 수직 구조화(vertical structuring) 모두가 가능하다.
또한, 구조적 유리층의 형성은 선행 독일 특허출원 102 22 609.1 및 102 22 964.3에 기술되어 있는데, 증발 코팅 유리 층들의 구조적 코팅에 관한 내용은 그 자체로서 본 출원의 명세서에 통합된다.
기판의 금속성 표면에 측면 구조를 형성하기 위해서 본 발명은 다음과 같은 단계를 포함하는 방법을 제공한다:
- 적어도 하나의 음각 구조의 제1코팅을 상기 금속성 표면에 형성하는 단계와,
- 상기 제1코팅이 구비된 상기 금속성 표면에 증발 코팅 유리층을 증착하는 단계와,
- 상기 제1코팅과 그 상부의 상기 증발 코팅 유리층을 적어도 부분적으로 제거하는 단계.
상기 공정은 구조적 제 1 코팅의 형태로, 형성될 구조물들의 음각 형태를 인가하는 것에 근거한다. 이어서, 구조적 형태의 제1코팅이 코팅되어 있는 상기 기판 표면에 증발 코팅 유리층을 증착함으로써 제2층에 양각의 구조적 형태를 형성한다. 후속적인 공정으로, 상기 제1코팅과 그 상부의 증발 코팅 유리층을 적어도 부분적으로 제거하여 양각의 증발 코팅 유리 구조물을 남기게 된다. 본 발명에 따른 방법에 있어서, 양각 및 음각의 구조물은 서로에 대하여 적어도 부분적으로 상보적인 구조물을 의미한다. 이것은 특히 적어도 하나의 제2코팅층이 볼록한 구조와 오목한 구조를 함께 포함하는 것을 의미한다.
기판의 금속성 표면에 음각의 구조적 형태로 제1코팅을 형성하는 단계는 코팅이 이루어지는 적어도 하나의 표면의 일부 영역을 노출시키는 것을 포함하는 것이 바람직하다. 이 경우에, 증착 과정에서 증발 코팅 유리층이 코팅되는 상기 기판 표면과 직접 접촉하게 되어 기판과 상기 유리층 사이에 밀접하고 직접적인 결합이 이루어진다.
또한, 음각의 구조적 형태로 제1코팅을 형성하는 단계는 리지스트 코팅, 특히 스핀 코팅법 및/또는 인쇄법 및/또는 분무법 및 또는 전자 증착법 등에 의하여 리지스트를 코팅하여 제1코팅을 형성하는 것을 포함하는 것이 바람직하다. 이러한 방법들은 특히 코팅 두께를 일정하도록 한다. 또한, 특정의 구조물을 형성하기 위하여 상기 리지스트 코팅을 한 번 이상 수행할 수도 있다.
본 발명의 바람직한 방법에 따르면 음각의 구조적 형태로 제1코팅을 형성하는 단계로서 상기 제1코팅을 리소그래피에 의하여 구조적 형태를 형성하는 것을 포함한다. 리소그래피에 의한 구조 형성은 예를 들면 반도체 제조를 포함하여 다양한 분야에서 사용된다. 이 기술은 고정밀도의 구조를 얻을 수 있는 동시에 높은 작업 효율을 얻을 수 있다. 이 기술은 또한 스크린 프린팅 또는 잉크젯 프린팅 등의 인쇄 공정과 결합될 수도 있다. 예를 들어, 웨이퍼 위의 부품의 외곽선과 같이 비교적 큰 구조에 대해서는 포토리지스트 위에 인쇄하여 형성하고, 이어 미세한 구조에 대해서는 리소그래피에 의하여 형성하는 것이 가능하다. 이와 같은 본 발명의 방법에 따르면 포토리소그래피의 장점과 유리 구조물 형성의 장점이 결합된다.
양각의 구조적 형태로 증발 코팅 유리층을 형성하기 위하여 상기 제1코팅을 적어도 부분적으로 제거하는 단계는 상기 제1코팅을 덮는 증발 코팅 유리층의 일부 영역을 떼어 내는 단계를 포함하는 것이 바람직하다. 이 경우에 상기 증발 코팅 유리층 하부의 제1코팅을 제거함으로써 상기 제1코팅을 덮는 증발 코팅 유리층의 영역이 떼어내어지고 결국 제거된다. 코팅층을 형성하는데 사용되는 이 기술을 "lift-off" 공정으로 지칭하기도 한다.
특히 상기 증발 코팅 유리층이 상기 제1코팅의 두께보다 작게 형성된다면 간단한 방식으로 상기 공정을 수행할 수 있다. 이 경우, 상기 제1코팅은 상기 증발 코팅 유리층이 증착된 이후에도 상기 제1코팅 구조의 측면에서 접근할 수 있게 되어, 예를 들면 적절한 용매로 용해시킴으로써 쉽게 제거할 수 있으며, 이에 따라 상기 제1코팅 구조를 덮는 증발 코팅 유리층 영역이 함께 떼어내진다.
상기 공정의 다른 변형에 따르면 추가적인 공정으로서 상기 제1코팅을 적어도 부분적으로 노출시켜 이 제1코팅이 더 이상 제2층에 의하여 밀봉되지 않도록 하는 단계를 제공한다. 이렇게 함으로써 상기 제1코팅이 외부와 접촉 가능하게 된다.
상기 제1코팅을 제거하기 위하여 상기 제1코팅을 적어도 부분적으로 노출시키는 단계가 코팅된 상기 금속성 표면을 평탄화시키는 것을 포함하는 것이 바람직하다. 이 경우, 상기 증발 코팅 유리층이 제거되어 상기 제1코팅이 나타날 때 까지 상기 기판의 코팅된 표면을 평탄화시킨다.
상기 증발 코팅 유리층을 부분적으로 제거하는 것은 기계적인 제거, 특히 그라인딩(grinding) 및/또는 래핑(lapping) 및/또는 폴리싱(polishing) 등에 의하는 것이 효과적이다.
상기 공정은 또한 양각의 구조로 형성된 제2층을 후처리하는 단계를 포함할 수 있다. 상기 후처리는 예를 들어 상기 제2층 구조의 모서리를 다듬는데 이용될 수 있다. 적절한 후처리 공정의 예로는 습식 화학적 및/또는 건식 화학적 및/또는 열적 리플로우(reflow) 등이 있다. 상기 제2층 구조는 또한 도핑으로 후처리하여 광학적 또는 전기적 특성을 변화시킬 수 있을 것이다.
본 발명에 따른 방법의 또 다른 실시예에서는 상기 금속성 표면에 간단한 방식으로 증발 코팅 유리층의 측면 구조를 형성하며, 마스크를 통해 증발 코팅함으로써 증발 코팅 유리를 인가한다.
이를 위하여, 상기 방법의 변형예에 따르면, 상기 마스크를 접착성 결합 등에 의하여 상기 기판에 고정시킨다. 또 다른 예로서, 상기 마스크를 코팅 소스와 기판 사이에 배치한다.
증발 코팅 유리층 구조를 형성하기 위하여 본 발명에 따른 방법의 다른 구성에 의하면 상기 증발 코팅 유리층의 구조를 형성하고 나서 코팅을 실시한다. 이 공정은 국부적인 식각으로 구조를 형성한 다음 코팅을 실시하는 방식으로 수행될 수 있다.
국부적 식각은 예를 들어 증발 코팅 유리층에 형성된 광 반응성 코팅물을 포토리소그래피에 의하여 패터닝하고 적절한 식각 물질로 습식 및/또는 건식 식각함으로써 수행될 수 있다. 이 경우, 상기 식각 물질로는 상기 금속성 표면이 식각 저지부로 작용할 수 있게 하는 물질을 선정하는 것이 바람직하다.
본 발명에 따른 방법은 단일 구조나 균일한 구조의 증발 코팅 유리층의 증착에만 적용되는 것은 아니다. 뿐만 아니라, 본 발명은 적어도 두 층의 증발 코팅 유리층을 기판에 증착하는 것도 포함된다. 이러한 복수의 층들이 반드시 동일 조성을 가질 필요는 없으며, 순차적으로 각 층들을 형성하여 코팅층이 수직적 구조를 형성하도록 할 수도 있다. 따라서, 이러한 방식으로 코팅층이 형성된 기판은 적어도 두 층의 증발 코팅 유리층이 있는 다중층의 코팅층을 포함하며, 각 코팅층의 조성은 서로 다를 수도 있다.
기판에 형성되는 증발 코팅 유리층의 바람직한 두께는 0.01 ㎛ 내지 1 mm 이다.
바람직한 실시예에 따르면, 증발 코팅 유리층의 조성은 코팅 과정에서 변화될 수 있으며, 이에 따라, 기판에 수직 방향으로 조성이 달라지는 증발 코팅 유리층이 형성된 기판을 얻을 수 있다. 예를 들어, 이러한 방법에서는 기판 표면에 수직 방향으로 열팽창 계수를 변화시키는 것이 가능하다. 이러한 방법에서는 증발 코팅 유리와 금속성 표면이 열팽창 계수에 있어 서로 크게 다른 경우에도 매치시킬 수 있다.
본 발명의 또 다른 실시예에서는 증발 코팅 유리층의 코팅에 있어서 적어도 두 개의 소스로부터 공동 증발 (co-evaporation)에 의하여 증발 코팅 물질을 증착하는 것을 포함한다. 이와 같은 공정은 코팅층의 조성을 변화시키는데 적당하며, 이에 따라 기판 표면에 수직 방향으로 연속적인 또는 단계적으로 굴절율이나 온도 계수 등의 물성을 변화시킬 수 있다.
물론, 상기 코팅층의 조성 변화는 단일 증발 코팅 소스를 사용하는 경우에도 증착 방법을 달리함으로써 얻을 수 있는데, 예를 들면 열처리 전력을 변화시키는 것이다. 결국 상기 증발 코팅 유리층 증착 단계는 증착되는 물질의 조성을 증착 도중에 변화시키거나 기판에 수직 방향으로 조성이 변화하도록 코팅층을 증착하는 단계를 포함할 수 있다.
상기 공동 증발은 예를 들어 둘 이상의 증발 코팅 유리 조성을 서로 다른 소스로부터 증발시키고 이어서 기판 표면에 증착시킨 후 증발 코팅 유리를 형성하는 방식으로 수행할 수 있다. 그러나, 상기 증발 코팅 유리를 단일 소스로부터 증착시키고 나서 또 다른 소스를 이용하여 첨가제를 상기 증발 코팅 유리층에 도입시킬 수도 있다.
물론, 단일 증발 코팅 소스를 사용하는 경우에도 증착 방법을 달리함으로써 상기 코팅층의 조성을 변화시킬 수 있으며, 예를 들어 열처리 전력이나 증착율을 변화시킴으로써 가능하다.
또한, 연속적이며 밀봉된 증발 코팅 유리층을 얻기 위해서는 코팅된 금속성 표면의 표면 조도가 50 ㎛ 이하인 것이 바람직하다.
코팅이 이루어지는 많은 금속성 기판 재료의 경우, 냉각시의 열 응력을 감소시키기 위하여 증발 코팅 유리층의 코팅 중에 기판을 적당하게, 예를 들면 약 100 ℃의 온도로 열처리하는 것이 바람직하다.
또한, 불순물이 적으면서 고밀도의 증발 코팅 유리층을 얻기 위해서는 코팅 챔버에서 코팅 중의 압력을 10-4 mbar 이하, 더 좋게는 10-5 mbar 이하로 유지하는 것이 바람직하다.
기판에 증발 코팅 유리층을 코팅함에 있어서 플라즈마 이온 보조 반응 (plasma ion assisted deposition : PIAD)을 포함하는 것이 바람직하다. 이 공정에서, 코팅이 이루어지는 시판에 이온 빔이 추가적으로 직접 가해진다. 상기 이온 빔은 플라즈마 소스로부터 발생될 수 있으며, 예를 들면 적절한 기체를 이온화시킴으로써 가능하다. 플라즈마는 코팅층의 밀도를 더욱 향상시키며 기판 표면에 약하게 결합되어 있는 입자들을 제거한다. 이렇게 함으로써 결함이 적고 고밀도의 증착층을 얻을 수 있다.
이하에서는 실시예에 대해서 도면을 참조하며 본 발명을 더욱 상세하게 설명하며, 도면상에서 동일하거나 유사한 요소는 동일 부호로 나타내었고, 각 실시예에서의 특징들은 서로 결합될 수 있다.
도 1a 내지 1e는 본 발명의 일실시예에 따라 기판에 구조적 코팅을 형성하는 공정을 보여주는 단면 모식도.
도 2a 내지 2b는 도 1c 내지 1e에 도시한 공정의 변형예를 보여주는 단면도.
도 3a 내지 3f는 본 발명의 일실시예에 따라 기판에 다중층의 구조적 코팅을 형성하는 공정을 보여주는 단면 모식도.
도 4는 본 발명에 따른 공정을 수행하는 장치를 보여주는 사시도.
도 5는 본 발명에 따라 수직적으로 조성이 변화하는 증발 코팅 유리층으로 코팅된 기판을 보여주는 단면도.
도 6은 본 발명에 따라 증발 코팅 유리층으로 구조적 코팅하는 또 다른 실시예를 수행하기 위한 배치를 보여주는 사시도.
도 7a 내지 7d는 본 발명에 따라 구조적 증발 코팅 유리층을 형성하는 또 다른 실시예의 공정을 보여주는 단면도. 그리고
도 8은 본 발명에 따라 코팅된 금속성 표면을 구비한 기판을 갖는 제품을 보여주는 사시도.
이하에서는 먼저 도 1a 내지 1e의 단면도를 참조하여 본 발명의 제1실시예에 따라 유리로 코팅된 금속성 표면을 갖는 코팅된 기판을 제조하는 공정에 대하여 설명한다.
기판(1)은 두 개의 대향되는 표면(2, 4)이 있으며, 코팅되는 한 표면(2)의 물질은 적어도 금속성이다. 상기 기판(1)은 예컨대 고상 금속성 물체일 수도 있고, 혹은 예컨대 그 표면이 상기 표면(2)을 형성하는 금속층을 갖는 복합 물질일 수도 있다.
구조적 증발 코팅 유리 코팅을 제조하기 위해서, 도 1a에 도시한 바와 같이 먼저 제1코팅(3)을 기판(1)의 한 표면(2)에 인가된다.
도 1b는 다음 공정에 따른 기판(1)의 단면을 보여준다. 이 단계에서는 상기 제1코팅에 구조적 형태(5)들이 삽입된다. 이 구조적 형태(5)들은 최종적인 구조적 코팅에 상보적인 음각 구조를 형성한다. 상기 음각 구조들은 코팅될 금속성 표면(2)의 영역(6)들을 기판(1)에서 노출시킴으로써 얻어진다.
특히, 상기 음각 구조들은 포토리소그래피에 의하여 형성될 수 있는데, 예를 들어 상기 제1코팅(3)은 포토리지스트를 포함하고, 상기 포토리지스트에는 후속적으로 노광 및 현상에 의하여 상기 구조적 형태(5)가 형성될 수 있다.
또 다른 방법에 의하면, 상기 제 1코팅(3)은 후속적인 공정으로 형성하지 않고 처음부터 직접적으로 구조적 형태를 형성시킬 수도 있다. 이것은 예를 들어 적절한 인쇄법 예를 들면 스크린 인쇄 등에 의하여 상기 기판(1)에 인쇄되는 층에 의해 달성될 수도 있다. 이러한 변형 방법에서는 도 1a에 나타난 공정이 포함되지 않는다. 그러나, 이러한 변형 방법에서도 후속적인 공정이 결합될 수 있는데, 예를 들면, 기판(1)의 상기 표면(2)에 구조적 형태로 포토리지스트를 인쇄하고, 인쇄된 구조적 형태를 더 구조화시켜 추가적인 정교한 구조를 얻을 수 있을 것이다. 도 1b에 도시된 기판 상태는 음각의 구조적 코팅을 형성하는 단계가 반영된 것이다.
도 1c는 상기 제1코팅(3)이 제공된 기판(1)의 표면(2)을 증발 코팅 유리층(7)으로 코팅하는 단계 다음의 기판을 도시한다. 증발 코팅 유리층(7)으로 코팅하는 것은 바람직하게 전자빔 증발법에 의하여 수행된다. 상기 증발 코팅 유리층(7)상기 노출 영역(6) 및 상기 제1코팅(3)을 덮는다.
도 1d는 상기 제1코팅(3)을 노출시키는 단계 후의 기판을 보여준다. 이 단계에서는 코팅된 금속성 표면(2)을 평탄화시킴으로써 상기 제1코팅이 노출된다. 이를 위하여 상기 제1코팅 상의 증발 코팅 유리층(7)이 제거될 때까지 상기 증발 코팅 유리층을 평탄화시켰다. 그 결과, 상기 증발 코팅 유리층 아래의 제1코팅이 다시 노출되었다.
도 1e는 후속 공정으로서 상기 제1코팅이 제거된 상태를 보여준다. 음각의 구조적 형태를 갖는 상기 제1코팅(3)상으로의 상기 증발 코팅 유리층(7)의 증발 코팅 및 상기 제1코팅(3)의 제거 후에, 궁극적으로는 기판에 양각 구조의 증발 코팅 유리층(7)이 남게 된다. 양각 구조의 증발 코팅 유리층(7)의 구조물(9)은 상기 제1코팅(3)으로 덮이지 않았던 영역(6)을 덮는다.
음각 형태의 제1코팅의 제거는 예를 들어 적당한 용매로 용해시키거나 습식 식각 또는 건식 식각에 의하여 수행될 수 있다. 산소 플라즈마에서의 소각 또는 산화시키는 방법도 상기 제1코팅을 제거하는데 사용될 수 있다.
다음으로, 도 2a 및 2b를 참조하여, 도 1c 내지 1e에 도시된 공정의 다른 변형예를 설명한다. 이 변형 공정에서는, 먼저 기판(1)을 도 1a 및 1b에서와 같은 구조적 형태의 제1코팅(3)을 형성하여 준비한다. 상기 제1코팅은 일단 음각의 구조적 형태(5)로 형성되어 제1 표면(2)에 노출 영역(6)을 남긴다. 이와 같이 형성된 기판의 상기 표면에 증발 코팅 유리층(7)이 인가되며, 이를 예를 들어 증발 코팅 유리를 포함하는 유리 타겟으로부터 전자빔 증발에 의하여 인가된다. 그러나, 이 경우에 상기 증발 코팅 유리층(7)의 두께는 상기 증발 코팅 유리층이 연속적이지 않도록 선정된다. 이것은, 본 발명에 따르면, 증발 코팅 유리층의 두께를 상기 제1코팅의 두께보다 작게 하여 얻어진다. 이러한 공정이 도 2a에 도시되어 있다.
그 다음, 제1코팅(3)을 도 1c에 도시된 평탄화 공정 같은 별도의 절차없이 직접 제거할 수 있는데, 그 이유는 상기 증발 코팅 유리층(7)이 연속적인 형태가 아니어서 상기 음각의 구조적 형태의 측면에서 제1코팅(3)에 접근하는 것이 가능하기 때문이다. 제1코팅(3)을 제거하는 동안, 그 위에 있는 상기 증발 코팅 유리층(7) 영역도 떼어져 나가고 결국 제거된다. 그 결과, 도 2b에 도시된 바와 같이, 양각의 구조물(90)을 갖는 구조적 증발 코팅 유리층(7)이 남게 된다.
추가적인 공정으로서, 상기 기판 표면로부터 먼 쪽의 상기 구조물(9)의 상면을 덮는 결합층을 도 1e 또는 2b에 도시된 실시예의 구조적인 증발 유리 코팅층(7)의 구조물(9)에 형성할 수도 있다. 이와 같은 결합층은 예를 들어 후속 금속화 공정을 위한 시드(seed)층이나 접착층을 포함한다.
도 3a 내지 3f는 본 발명에 따른 공정의 또 다른 실시예를 도시하며, 이 실시예에서는 다중층의 구조적 증발 코팅 유리층들의 제조방법을 제공한다.
설명의 편의를 위하여, 도 3a 내지 3f에서는 도 1a 내지 1e 및 2a 내지 2b에 따른 실시예에서 설명된 공정의 일부는 자세하게 설명하지 않는다.
도 3a는 금속성 표면(2)에 구조적 제1코팅(31)이 형성되어 있는 기판(1)을 도시하고 있다. 상기 기판(1)의 제조 공정은 도 1b에 도시된 공정과 실질적으로 일치한다.
도 3b는 제1코팅(31)이 형성되어 있는 상기 표면에 후속 공정으로 증발 코팅 유리층(71)을 증착된 결과를 도시하고 있다.
그 다음, 상기 제1코팅(31)이 형성된 영역의 상기 기판(1) 표면을 연마하고 평탄화하여 상기 증발 코팅 유리층(71)을 제거하고, 노출된 제1코팅을 제거하여, 구조물을 갖는 양각 구조의 증발 코팅 유리층(71)만이 남게 된다. 이와 같은 상태가 도 3c에 도시되어 있다.
추가로 다층 코팅층을 형성하기 위해서는 도 3d에 도시된 바와 같이 이미 코팅되어 있는 기판 위에 추가의 제1코팅(32)을 형성한다. 도 3e에 도시된 바와 같이, 상기 제1코팅(32)의 음각의 구조적 형태(52)가 상기 증발 코팅 유리층(71)의 구조물(91) 위에 위치한다. 그 다음, 또 다른 증발 코팅 유리층(72)을 형성하고, 상기 유리층(72)을 연마하여 제1코팅(32)을 노출시킨 후, 제1코팅(32)을 제거한다.
증발 코팅 유리층을 다중층으로 형성하는 것은 도 2a 및 2b에 도시된 공정에 따라서 실현될 수도 있다.
필요하다면, 이러한 공정을 한번 이상 반복할 수도 있다. 도 3f는 기판(1)의 구조물(92)에 또 다른 증발 코팅 유리층(73)이 형성되어 있는 것을 도시한다. 다수의 개별적인 층들(71, 72, 73)은 전체적으로 볼 때 구조물들(9A 및 9B)을 갖는 구조적 증발 코팅 유리 코팅(7)을 형성한다. 필요하다면, 이와 같은 구조물들(9A 및 9B)은 개별적인 층들(71, 72, 73)의 코팅의 증발 코팅 유리 물질을 포함하지 않도록 형성할 수도 있다.
또한, 상기 개별 층들은 조성 및 두께를 서로 달리할 수 있다. 또한, 유리질이 아닌 다른 물질을 개별 증발 코팅 유리층에 혼합할 수도 있다. 예를 들면, 금속, 플라스틱 또는 반도체 물질을 포함하는 개별 층들을 형성할 수도 있다.
도 4는 본 발명에 따른 공정을 수행하는, 식별번호 20으로 표기된, 증발 코팅 장치의 모식도이다. 상기 장치(20)는 전자빔 증발기(26)를 포함한다.
상기 전자빔 증발기(26)는 전자빔 발생기(21), 빔 변형 장치(22), 동작 시 상기 전자빔 발생기(21)에서 발생한 전자빔(24)이 타격을 가하는 유리 타겟(23)을 포함한다.
금속성 표면을 구비한, 코팅될 기판(1)은 코팅될 상기 금속성 표면이 상기 장치 내에서 유리 타겟(23)을 향하도록 배치된다.
상기 유리는 전자빔의 타격 지점에서 증발이 이루어지며, 상기 타겟의 전자빔 타격 지점에 대향하는 상기 기판(1) 표면의 노출 부분으로 증착된다.
상기 타겟(23)의 유리가 가능하면 균일하게 증발되도록 하기 위하여 상기 타겟(23)을 회전시킨다. 또한, 예를 들어 상기 타겟(23)의 방사(radial) 방향으로 스위프 운동(sweeping motion)을 전자빔(24)에 부가할 수 있다.
증발 코팅 과정 동안, 상기 장치(20) 내 압력은 10-4 mbar 이하로 유지된다. 이러한 조건은 결함이 적으면서 고밀도로 증발 코팅 유리층을 형성하는데 유리함이 판명되었다.
증발 코팅 동안, 상기 기판은 적절한 장치에 의하여, 예를 들어 약 100 ℃ 정도로 열처리될 수 있으며, 이러한 열처리는 많은 기판 물질에 대하여 증발 코팅 공정 이후에 발생되는 열 응력(thermal stress)을 방지하거나 감소시킨다.
또한, 상기 장치의 또 다른 실시예에 따르면 코팅 소스나 전자빔 증발기(26)에 대하여 상기 기판을 이동시키는 장치(도 4에는 미도시)를 구비하여 증발 코팅 유리층의 균질성을 증가시키거나 비평판형 기판이 음영 효과(shadow effect) 없이 코팅되도록 한다.
상기 증발 코팅 장치(20)는 또한 코팅될 기판의 금속성 표면상에 직접적으로 가해지는 이온 빔을 발생시키는 플라즈마 소스를 추가로 포함하여, 플라즈마 이온 보조 증착 (PIAD)에 의하여 상기 기판이 유리층으로 코팅되도록 할 수 있다.
상기 장치(20)는 또한 첨가제 또는 다른 증발 코팅 유리들의 공동 증발(co-evaporation)을 위하여 하나 이상의 추가의 소스들을 포함할 수 있다. 이를 위하여 도 4에는 예시적으로 추가 소스(28)를 도시하고 있다. 이 소스는 예를 들어 전자빔 증발기일 수도 있으며 도 4에 도시된 바와 같이 전자 충돌로 가열되며 내부에 증발 코팅 물질이 채워져 있는 도가니(30)일 수도 있다.
상기 소스(28)로부터 공동 증발되는 물질은 증발 코팅 유리층의 조성이나 화학양론적 함량을 조정하는데 사용될 수도 있다. 특히, 코팅중에, 상기 소스(28)의 증발 코팅율 내지 증착율은 상기 전자빔 증발기(26)의 증착율과 비교하여 변경될 수 있으며, 그 결과 상기 증발 코팅 유리층의 조성이 코팅된 금속성 표면(2)에 수직 방향으로 변화될 수 있다.
코팅된 금속성 표면(2)을 구비한 기판(1)을 포함하는 제품의 예가 도 5에 도시되어 있다. 본 발명에 따르면, 증발 코팅 유리층(7)이 한번 더 상기 기판(1) 표면(2)에 형성된다. 이 경우에, 첨가제가 추가 소스로부터 공동 증발되어 증착율 및/또는 증발 코팅중의 상기 소스로부터의 유동이 변화하였다. 상기 첨가제는 상기 증발 코팅 유리층의 열팽창 계수에 영향을 미칠 수 있도록 선정된다.
코팅된 기판의 수직 단면 모식도 옆의 그래프는 상기 표면(2)에 수직인 방향 z의 함수로서 열팽창 계수 (CTE)를 나타낸다. 상기 추가 소스로부터의 유동은 상기 증발 코팅 유리층의 열팽창 계수 및 상기 금속성 표면 물질의 열팽창 계수가 기판(1) 표면의 위치 z0에서 실질적으로 일치하도록 선정된다. 이렇게 함으로써 상기 증발 코팅 유리층을 상기 금속성 표면에 대하여 열적으로 우수하게 매칭시킬 수 있다.
도 6은 본 발명의 방법에 따라 증발 코팅 유리층으로 구조화 코팅을 하는 또 다른 실시예를 구현하는 구성을 도시하고 있다. 본 실시예에 따르면, 코팅될 기판(1) 표면(2)과 소스(미도시) 사이에 마스크(10)가 배치된다. 상기 마스크(10)는 증발 코팅 유리층(7) 구조물(9)의 형태와 위치에 대응되는 개구부(16) 즉 절단부를 구비하여, 예시적으로 하나의 개구부가 도시되어 있다.
윤곽이 뚜렷한 구조물(9)의 형태를 얻기 위하여 상기 마스크(10)를 상기 기판(1) 표면(2)에 가능한 근접하게 배치하는 것이 바람직하다. 이어서, 상기 마스크(10)를 통하여 상기 표면(2) 상으로의 증발 코팅법에 의해 상기 증발 코팅 유리층으로의 코팅이 수행된다.
다음으로 도 7a 및 7d의 단면도를 참조하여 본 발명의 또 다른 실시예에 따른 구조화된 증발 코팅 유리층을 제조하는 공정을 설명한다.
본 공정은 기판의 금속성 표면에 구조적 형태를 갖지 않는 균일한 증발 코팅 유리층을 형성한 다음, 후속적으로 상기 유리층이 구조적인 형태를 갖도록 하는데 특징이 있다.
본 실시예에 따르면 먼저, 도 7a에 도시된 바와 같이, 기판(1)의 금속성 표면(2)이 증발 코팅 유리층(7)으로 코팅된다. 이어서, 도 7b에 도시된 바와 같이, 포토리스트와 같은 광 반응층(34)을 상기 증발 코팅 유리층(7)에 형성한다.
다음 공정으로서 상기 광 반응층(34)이 광식각에 의하여 구조적 형태를 갖도록되어, 도 7c에 도시된 바와 같이 하부의 증발 코팅 유리층(7)의 일부 영역(36)을 노출시킨다.
다음으로, 상기 증발 코팅 유리층에만 작용하는 적절한 식각물질을 사용한다. 구조적 형태의 덮개 층(36)으로 인하여 하부의 증발 코팅 유리층이 상기 노출 영역에서 국부적으로 식각된다. 이때 상기 금속성 표면(2)은 식각 저지부로서 작용한다.
최종적으로, 상기 광 반응층(34)을 적절한 용매 즉 식각물질을 사용하여 제거하여 금속성 표면(2) 및 이 금속성 표면에 인간된 증발 코팅 유리층(7)을 구비한 기판(1)과 구조물(9)들을 갖는 제품이 획득된다. 상기 제품 또는 코팅된 기판이 도 7d에 도시되어 있다.
본 발명에 따른 공정은 비평탄 기판, 예를 들어 비평탄 금속성 표면을 구비한 기판에 증발 코팅 유리층을 코팅하는 경우에도 이용될 수 있다.
이러한 실시예의 예가 도 8에 도시되어 있다. 도 8의 실시예에서 기판(1)은 원통형이며 금속성 표면(2)에는 증발 코팅 유리층(7)이 코팅되어 기판(1)의 외주면을 형성하고 있다. 상기 증발 코팅 유리층(7)은 원통형 표면(2) 전체를 덮고 있다. 이와 같은 코팅은 예를 들어 도 4에 도시된 전자빔 증발기(26)와 같은 코팅 소스에 대하여 코팅중에 기판을 이동시킴으로 형성될 수 있을 것이다. 특히, 원통 축에 대하여 회전시킴으로써 기판의 원통형 외주면에 도 8에 도시된 바와 같이 연속적인 증발 코팅 유리층(7)을 코팅할 수 있다.
당업자라면 전술한 실시예들이 예시적이며 본 발명은 특정 실시예에 한정되지 않고 다양한 방식으로 변형될 수 있음을 이해할 것이다.

Claims (32)

  1. 적어도 하나의 금속성 표면을 구비한 코팅된 고체 금속 기판을 제조하는 공정에 있어서:
    상기 기판의 금속성 표면에 증발 코팅 유리를 구조적 형태로 증착하여, 상기 기판의 적어도 하나의 상기 금속성 표면이 상기 증발 코팅 유리층으로 코팅되게 하는 것을 특징으로 하는 코팅된 고체 금속 기판을 제조하는 공정.
  2. 제1항에 있어서, 상기 증발 코팅 유리는 전자빔 증발법에 의하여 증착되는 것을 특징으로 하는 것을 특징으로 하는 코팅된 고체 금속 기판을 제조하는 공정.
  3. 제 1항에 있어서,
    상기 증발 코팅 유리를 구조적 형태로 증착하는 것은,
    적어도 하나의 음각의 구조적 형태를 지닌 제1코팅을 상기 금속성 표면상에 형성하는 단계와;
    상기 제1코팅이 구비된 상기 금속성 표면상에 밀봉 증발 코팅 유리층을 증착하는 단계와; 그리고
    상기 제1코팅과 그 상부의 상기 증발 코팅 유리층을 적어도 부분적으로 제거하는 단계를 포함하는 것을 특징으로 하는 코팅된 고체 금속 기판을 제조하는 공정.
  4. 제3항에 있어서, 상기 음각의 구조적 형태를 지닌 제1코팅을 상기 금속성 표면상에 형성하는 단계는 코팅될 상기 적어도 하나의 금속성 표면의 영역을 노출시키는 것을 포함하는 것을 특징으로 하는 코팅된 고체 금속 기판을 제조하는 공정.
  5. 제3항 또는 제4항에 있어서, 상기 음각의 구조적 형태를 지닌 제1코팅을 형성하는 단계는 리지스트 코팅 또는 인쇄에 의해 수행되며, 상기 리지스트 코팅에는 스핀 코팅, 스프레이 코팅, 또는 전자 증착이 포함되고, 상기 인쇄는 스크린 프린팅 또는 잉크젯 프린팅을 포함하는 것을 특징으로 하는 코팅된 고체 금속 기판을 제조하는 공정.
  6. 제3항에 있어서, 상기 제1코팅을 적어도 부분적으로 제거하는 단계는 상기 제1코팅을 덮고 있는 적어도 하나의 증발 코팅 유리층의 영역을 떼어내는 것을 포함하는 것을 특징으로 하는 코팅된 고체 금속 기판을 제조하는 공정.
  7. 제3항에 있어서, 상기 증발 코팅 유리층은 상기 제1코팅보다 작은 두께로 증착되는 것을 특징으로 하는 코팅된 고체 금속 기판을 제조하는 공정.
  8. 제3항에 있어서, 상기 제1코팅과 그 상부의 상기 증발 코팅 유리층을 적어도 부분적으로 제거하는 단계는 상기 제1코팅을 적어도 부분적으로 노출시키는 것을 포함하는 것을 특징으로 하는 코팅된 고체 금속 기판을 제조하는 공정.
  9. 제8항에 있어서, 상기 제1코팅을 적어도 부분적으로 노출시키는 것은 코팅된 상기 금속성 표면을 평탄화하는 것을 포함하는 것을 특징으로 하는 코팅된 고체 금속 기판을 제조하는 공정.
  10. 제8항 또는 제9항에 있어서, 상기 제1코팅을 부분적으로 노출시키는 것은 기계적 방식의 제거를 포함하며, 상기 기계적 방식은 그라인딩, 래핑, 또는 폴리싱을 포함하는 것을 특징으로 하는 코팅된 고체 금속 기판을 제조하는 공정.
  11. 제 1항에 있어서, 상기 증발 코팅 유리는 마스크를 통하여 증발 코팅되는 것을 특징으로 하는 코팅된 고체 금속 기판을 제조하는 공정.
  12. 제 1항에 있어서, 상기 기판에 적어도 두 층의 증발 코팅 유리층이 증착되는 것을 특징으로 하는 코팅된 고체 금속 기판을 제조하는 공정.
  13. 제 1항에 있어서, 상기 기판에 적어도 두 층의 증발 코팅 유리층이 서로 다른 조성으로 증착되는 것을 특징으로 하는 코팅된 고체 금속 기판을 제조하는 공정.
  14. 제 1항에 있어서, 상기 증발 코팅 유리층은 0.01 ㎛ 내지 1 mm의 두께로 코팅되는 것을 특징으로 하는 코팅된 고체 금속 기판을 제조하는 공정.
  15. 제 1항에 있어서, 상기 증발 코팅 유리층의 조성은 증착이 진행되는 동안 변화되는 것을 특징으로 하는 코팅된 고체 금속 기판을 제조하는 공정.
  16. 제 1항에 있어서, 상기 증발 코팅 유리층으로의 코팅은 적어도 두 개의 소스로부터 공동 증발에 의하여 증발 코팅 물질을 증착하는 것을 포함하는 것을 특징으로 하는 코팅된 고체 금속 기판을 제조하는 공정.
  17. 제 1항에 있어서, 상기 증발 코팅 유리층으로의 코팅 중에 상기 기판이 열처리되는 것을 특징으로 하는 코팅된 고체 금속 기판을 제조하는 공정.
  18. 제 1항에 있어서, 상기 코팅 중의 압력은 10-4 mbar 이하인 것을 특징으로 하는 코팅된 고체 금속 기판을 제조하는 공정.
  19. 제 1항에 있어서, 상기 코팅을 수행하고 나서 상기 증발 코팅 유리층이 구조화되는 것을 특징으로 하는 코팅된 고체 금속 기판을 제조하는 공정.
  20. 제19항에 있어서, 상기 코팅을 수행하고 나서 상기 증발 코팅 유리층이 국부적인 식각에 의하여 구조화되는 것을 특징으로 하는 코팅된 고체 금속 기판을 제조하는 공정.
  21. 제1항에 있어서, 상기 코팅 중에 상기 기판을 코팅 소스에 대하여 이동시키는 것을 특징으로 하는 코팅된 고체 금속 기판을 제조하는 공정.
  22. 제1항에 있어서, 상기 증발 코팅 유리층의 코팅은 플라즈마 이온 보조 증착 (PIAD)에 의해 수행되는 것을 특징으로 하는 코팅된 고체 금속 기판을 제조하는 공정.
  23. 적어도 하나의 금속성 표면을 구비한 코팅된 고체 금속 기판으로서,
    상기 기판의 상기 적어도 하나의 금속성 표면은 증발 코팅 유리층으로 코팅되어 있으며, 상기 증발 코팅 유리층은 구조적 형태를 갖는 것을 특징으로 하는 코팅된 고체 금속 기판.
  24. 삭제
  25. 제23항에 있어서, 상기 기판은 적어도 두 층의 증발 코팅 유리층의 다중층 코팅을 구비하는 것을 특징으로 하는 코팅된 고체 금속 기판.
  26. 제25항에 있어서, 상기 적어도 두 층의 증발 코팅 유리층은 서로 조성이 다른 것을 특징으로 하는 코팅된 고체 금속 기판.
  27. 제23항에 있어서, 상기 증발 코팅 유리층의 두께는 0.01 ㎛ 내지 1 mm인 것을 특징으로 하는 코팅된 고체 금속 기판.
  28. 제23항에 있어서, 코팅된 상기 금속성 표면의 표면 조도는 50 ㎛ 이하인 것을 특징으로 하는 코팅된 고체 금속 기판.
  29. 제23항에 있어서, 상기 증발 코팅 유리층은 코팅된 상기 금속성 표면에 대하여 수직 방향으로 조성이 변화하는 것을 특징으로 하는 코팅된 고체 금속 기판.
  30. 제23항에 있어서, 상기 금속성 표면은 비평탄형으로서 굴곡지거나 단층을 이루는 것을 특징으로 하는 코팅된 고체 금속 기판.
  31. 삭제
  32. 삭제
KR1020047016629A 2002-04-15 2003-04-15 금속 표면 코팅 방법 및 코팅된 금속 표면을 구비한 기판 KR100679345B1 (ko)

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
DE20205830.1 2002-04-15
DE20205830 2002-04-15
DE10222609A DE10222609B4 (de) 2002-04-15 2002-05-23 Verfahren zur Herstellung strukturierter Schichten auf Substraten und verfahrensgemäß beschichtetes Substrat
DE10222964A DE10222964B4 (de) 2002-04-15 2002-05-23 Verfahren zur Gehäusebildung bei elektronischen Bauteilen sowie so hermetisch verkapselte elektronische Bauteile
DE10222958A DE10222958B4 (de) 2002-04-15 2002-05-23 Verfahren zur Herstellung eines organischen elektro-optischen Elements und organisches elektro-optisches Element
DE10222964.3 2002-05-23
DE10222958.9 2002-05-23
DE10222609.1 2002-05-23
DE10252787.3 2002-11-13
DE10252787A DE10252787A1 (de) 2002-04-15 2002-11-13 Verfahren zur Herstellung eines Kopierschutzes für eine elektronische Schaltung
DE10301559A DE10301559A1 (de) 2002-04-15 2003-01-16 Verfahren zur Herstellung eines Erzeugnisses mit einer strukturierten Oberfläche
DE10301559.0 2003-01-16

Publications (2)

Publication Number Publication Date
KR20050016346A KR20050016346A (ko) 2005-02-21
KR100679345B1 true KR100679345B1 (ko) 2007-02-06

Family

ID=29255692

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047016629A KR100679345B1 (ko) 2002-04-15 2003-04-15 금속 표면 코팅 방법 및 코팅된 금속 표면을 구비한 기판

Country Status (11)

Country Link
US (1) US7326446B2 (ko)
EP (1) EP1495153B1 (ko)
JP (1) JP2006503976A (ko)
KR (1) KR100679345B1 (ko)
CN (2) CN1647276A (ko)
AT (2) ATE411407T1 (ko)
AU (2) AU2003245876A1 (ko)
CA (1) CA2480737A1 (ko)
DE (1) DE50310646D1 (ko)
IL (1) IL164300A0 (ko)
WO (1) WO2003087423A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101594688B1 (ko) 2014-08-28 2016-02-17 주식회사 포스코 레이저 폴리싱에 의한 전자소자용 금속기판의 표면처리방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7282272B2 (en) * 2003-09-12 2007-10-16 3M Innovative Properties Company Polymerizable compositions comprising nanoparticles
US7074463B2 (en) * 2003-09-12 2006-07-11 3M Innovative Properties Company Durable optical element
DE102006016373A1 (de) * 2006-04-05 2007-10-11 Merck Patent Gmbh Großflächige OLED's mit homogener Lichtemission
US7465681B2 (en) 2006-08-25 2008-12-16 Corning Incorporated Method for producing smooth, dense optical films
KR100855489B1 (ko) * 2006-09-12 2008-09-01 엘지디스플레이 주식회사 평판표시소자 및 그 제조방법
JP5162179B2 (ja) * 2007-07-31 2013-03-13 住友化学株式会社 発光素子およびその製造方法並びに照明装置
DE102009034532A1 (de) * 2009-07-23 2011-02-03 Msg Lithoglas Ag Verfahren zum Herstellen einer strukturierten Beschichtung auf einem Substrat, beschichtetes Substrat sowie Halbzeug mit einem beschichteten Substrat
CN105870570A (zh) * 2016-04-01 2016-08-17 苏州欣天新精密机械有限公司 一种复合材料谐振柱的制备方法
CN116282901A (zh) 2016-09-13 2023-06-23 Ａｇｃ株式会社 高频器件用玻璃基板和高频器件用电路基板
DE102017203180B4 (de) * 2017-02-27 2022-11-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen eines optischen Mikrolinsenarrays und Mikrolinsenarray
DE102018112069A1 (de) * 2018-05-18 2019-11-21 Schott Ag Verwendung eines Flachglases in elektronischen Bauteilen

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100358463B1 (ko) * 1994-11-14 2003-01-25 사이먼 프레이저 유니버시티 패턴이형성된피막을포함하는금속을직접부착시키는방법
US20040104418A1 (en) * 2002-11-20 2004-06-03 Bernhard Kowalski Transistor array and semiconductor memory configuration fabricated with the transistor array

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2961350A (en) 1958-04-28 1960-11-22 Bell Telephone Labor Inc Glass coating of circuit elements
US3953652A (en) * 1973-04-05 1976-04-27 Itek Corporation Process for coating glass onto polymeric substrates
US4104418A (en) * 1975-09-23 1978-08-01 International Business Machines Corporation Glass layer fabrication
US4737252A (en) * 1981-05-18 1988-04-12 Westinghouse Electric Corp. Method of coating a metallic article of merchandise with a protective transparent film of abrasion-resistance material
US4492717A (en) * 1981-07-27 1985-01-08 International Business Machines Corporation Method for forming a planarized integrated circuit
JPH0691108B2 (ja) * 1988-03-22 1994-11-14 インタ‐ナシヨナル・ビジネス・マシ‐ンズ・コ‐ポレ‐シヨン 薄膜電界効果トランジスタの製造方法
US4964945A (en) * 1988-12-09 1990-10-23 Minnesota Mining And Manufacturing Company Lift off patterning process on a flexible substrate
US5543775A (en) * 1994-03-03 1996-08-06 Mannesmann Aktiengesellschaft Thin-film measurement resistor and process for producing same
US5451548A (en) * 1994-03-23 1995-09-19 At&T Corp. Electron beam deposition of gallium oxide thin films using a single high purity crystal source
EP0973020B1 (de) * 1998-07-16 2009-06-03 EPIQ Sensor-Nite N.V. Elektrischer Temperatur-Sensor mit Mehrfachschicht
DE10222964B4 (de) 2002-04-15 2004-07-08 Schott Glas Verfahren zur Gehäusebildung bei elektronischen Bauteilen sowie so hermetisch verkapselte elektronische Bauteile
DE10222958B4 (de) 2002-04-15 2007-08-16 Schott Ag Verfahren zur Herstellung eines organischen elektro-optischen Elements und organisches elektro-optisches Element
DE10222609B4 (de) 2002-04-15 2008-07-10 Schott Ag Verfahren zur Herstellung strukturierter Schichten auf Substraten und verfahrensgemäß beschichtetes Substrat

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100358463B1 (ko) * 1994-11-14 2003-01-25 사이먼 프레이저 유니버시티 패턴이형성된피막을포함하는금속을직접부착시키는방법
US20040104418A1 (en) * 2002-11-20 2004-06-03 Bernhard Kowalski Transistor array and semiconductor memory configuration fabricated with the transistor array

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101594688B1 (ko) 2014-08-28 2016-02-17 주식회사 포스코 레이저 폴리싱에 의한 전자소자용 금속기판의 표면처리방법

Also Published As

Publication number Publication date
IL164300A0 (en) 2005-12-18
WO2003087423A1 (de) 2003-10-23
US7326446B2 (en) 2008-02-05
CN1646722A (zh) 2005-07-27
EP1495153B1 (de) 2008-10-15
CN1647276A (zh) 2005-07-27
US20050175846A1 (en) 2005-08-11
ATE393839T1 (de) 2008-05-15
DE50310646D1 (de) 2008-11-27
AU2003245876A1 (en) 2003-10-27
ATE411407T1 (de) 2008-10-15
EP1495153A1 (de) 2005-01-12
CA2480737A1 (en) 2003-10-23
JP2006503976A (ja) 2006-02-02
KR20050016346A (ko) 2005-02-21
AU2003245875A1 (en) 2003-10-27

Similar Documents

Publication Publication Date Title
KR100679345B1 (ko) 금속 표면 코팅 방법 및 코팅된 금속 표면을 구비한 기판
JP2022058587A (ja) ３ｄキャパシタ、及び光活性基板を作製するキャパシタアレイ
US7825029B2 (en) Method for the production of structured layers on substrates
CN106435485B (zh) 在基体、涂层基体和包含涂层基体的半成品上产生结构化涂层的方法
CN102707351A (zh) 利用结构化的玻璃涂层制作衍射光学元件
KR20010110429A (ko) 액체 점성 및 다른 전구체 특성의 선택에 의한 액체증착의 개선
EP1754083B1 (en) A process for fabricating a multilayer fresnel lens
AU577953B2 (en) Ion beam construction of i/c memory device
US6235618B1 (en) Method for forming nanometer-sized silicon quantum dots
JP2005535108A5 (ko)
JP3766453B2 (ja) 透明導電膜およびその製造方法
US10727083B1 (en) Method for via formation in flowable epoxy materials by micro-imprint
JP7245550B2 (ja) 積層体とその製造方法
US6406637B1 (en) Thin film-planar structure and method for producing the same
KR100868386B1 (ko) 기판의 패턴화 코팅 방법 및 상기 방법에 의해 생성된 코팅 기판
JP3926690B2 (ja) ガスクラスターイオン援用酸化物薄膜形成方法
JPH11221829A (ja) 薄膜形成用基板及び微小構造体の製造方法
TWI681938B (zh) 玻璃支架支撐之金屬薄膜的製造方法
JPS5916973A (ja) 多層光学膜の形成方法
JP2002030420A (ja) 成膜装置及び成膜方法
KR20070017421A (ko) 구조화된 유리 코팅에 의한 회절 광학 확립
JPH04232248A (ja) 多層絶縁性構造体およびその製造方法
JPH0330453A (ja) 平坦化絶縁膜の形成方法
JPH0193147A (ja) 半導体装置の製造方法
JPH03108337A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140116

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150122

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160121

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170120

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180118

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190118

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 14