KR20010110429A - 액체 점성 및 다른 전구체 특성의 선택에 의한 액체증착의 개선 - Google Patents

액체 점성 및 다른 전구체 특성의 선택에 의한 액체증착의 개선 Download PDF

Info

Publication number
KR20010110429A
KR20010110429A KR1020017009851A KR20017009851A KR20010110429A KR 20010110429 A KR20010110429 A KR 20010110429A KR 1020017009851 A KR1020017009851 A KR 1020017009851A KR 20017009851 A KR20017009851 A KR 20017009851A KR 20010110429 A KR20010110429 A KR 20010110429A
Authority
KR
South Korea
Prior art keywords
liquid
substrate
precursor
thin film
precursor liquid
Prior art date
Application number
KR1020017009851A
Other languages
English (en)
Inventor
신이치로 하야시
래리 디. 맥밀란
카를로스 에이 파즈데아라우조
Original Assignee
시메트릭스 코포레이션
추후제출
마쓰시다 일렉트릭 인더스트리얼 컴패니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시메트릭스 코포레이션, 추후제출, 마쓰시다 일렉트릭 인더스트리얼 컴패니 리미티드 filed Critical 시메트릭스 코포레이션
Publication of KR20010110429A publication Critical patent/KR20010110429A/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1204—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material inorganic material, e.g. non-oxide and non-metallic such as sulfides, nitrides based compounds
    • C23C18/1208—Oxides, e.g. ceramics
    • C23C18/1216—Metal oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/125—Process of deposition of the inorganic material
    • C23C18/1291—Process of deposition of the inorganic material by heating of the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/14—Decomposition by irradiation, e.g. photolysis, particle radiation or by mixed irradiation sources
    • C23C18/143—Radiation by light, e.g. photolysis or pyrolysis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Thermal Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)

Abstract

용적 유속 제어기(515, 535)에 의해 조절된 각각의 유동에서, 대부분의 액체들은, 연무되어 기판에 증착된 최종 전구물질을 형성하기 위해 혼합기에서 혼합된다. 전구물질 액체의 물리적 특성들은 용적 유량율 제어기(515, 535)를 조절하는 것으로 조절되어, 전구물질이 기판에 도포되고 처리될 때, 고체 물질의 결과적인 박막(30, 50, 236, 489, 492)이 평탄한 평면의 표면(31, 51, 235, 488, 493)을 갖는다. 일반적으로, 물리적인 특성은 전구물질의 점성이고, 1~2 센티포이즈의 범위에서, 상대적으로 낮게 선택된다.

Description

액체 점성 및 다른 전구체 특성의 선택에 의한 액체 증착의 개선{IMPROVEMENT OF LIQUID DEPOSITION BY LIQUID VISCOSITY AND OTHER PRECURSOR PROPERTIES}
집적 회로의 제조는 회로의 다양한 부품을 형성하도록 물질의 박층이 순차적으로 증착, 패턴화 및 에칭되는 일련의 많은 단계들을 수반한다. 그러므로, 집적 회로에 물질을 사용하기 위해 물질의 고품질 박막의 제조가 필요하다. 품질이 단지 미시적인 관점에서만 우수해야 하는 것이 아니라, 집적 회로의 개별적인 부품들이 미세하기 때문에, 막 또한 미시적인 기준으로 검사했을때 고품질이어야 한다는 것은 기본적이다.
집적 회로 제조와 관련한 많은 문제들 중 하나는 어떠한 물질의 고품질 박막, 특히 그러한 적층 초격자(layered superlattice) 물질과 같은 복합 물질을 제조하는 것이 어렵다는 것이다. 이러한 물질들의 제조에 알려진 가장 우수한 방법은 종종 복잡하고, 비효율적이거나 신뢰성이 없다. 다양한 물질의 증착 방법 또한 다양하고, 이러한 균일성의 부족은 전체 제조 공정 전반에 장애 및 비효율성을 야기한다.
일반적인 증착 방법의 한 가지 카테고리는 액체 증착으로, 증착되는 물질의 전구물질 액체가 하부 기판에 도포된다. 전구물질은 용매에 용해된 상태로, 증착되는 물질의 단순한 용액이 될 수 있다. 보다 일반적으로. 전구물질은 전구물질 액체가 도포된 후에 기판 상에서 반응되는 한개 이상의 화학 전구물질류의 용액이다. 전구물질 액체의 코팅물이 도포된 후에는, 일반적으로 소정의 물질의 고체 층을 형성하도록 처리된다.
일반적으로, 물질의 증착된 고체 층의 품질은 다른 요인들 중, 전구물질 액체 코팅물의 특성에 좌우된다. 집적 회로 제조에 영향을 미치는 액체 코팅물의 많은 특성 중의 몇가지로는 액체 코팅물에서의 물질 또는 화학 전구물질류의 농도; 액체 코팅물의 두께; 및 액체 코팅물에 의한 하부 기판의 도포범위를 포함한다. 예를 들어, 상부 고체 층에 의한 기판의 우수한 층 도포범위가 바람직하다. 동시에, 증착된 물질의 고체 층이 아래에 있는 기판에서의 함몰부(depression) 및 층(step)들을 채우고 균일한 평탄면 및 평면을 나타내도록 하는 것이 중요하다. 최근 제조 공정에서, 우수한 층 도포범위 및 평탄한 평면의 조합은 고체 막의 형성 후에 화학적 기계적 연마(polishing)("CMP") 공정 단계를 사용하여 이뤄진다. 이는 CMP 단계가 제조 공정의 복잡성 및 고비용을 부가할 뿐만 아니라, 입자 형성 또한 일으키기 때문에 제조 공정에서 문제의 원인이 될 수 있다. CMP 공정에서 형성된 입자들은 전반적으로 제거하기 어렵고 심하게 집적 회로의 품질을 떨어뜨린다. 최근 제조 공정에 관련한 문제는 후속한 CMP 공정이 극복하기 어려운 문제들을 일으키기 때문에 여러 다른 실용적인 증착 방법이 특정 고체 물질의 층을 증착하는데 사용될 수 없다는 것이다.
또한 도포된 전구물질 액체 코팅물 및 고체 물질의 결과적인 층의 품질은 증착 방법 및 조건에 의해 영향받는다. 예를 들어, 연무(misted) 증착 방법이 전구물질 액체 코팅물을 도포하기 위해 이용될 경우에는, 연무의 유속 및 연무의 입자 크기가 액체 코팅물의 품질에 영향을 미친다. 동시에, 전구물질 액체의 물리적 특성은 기판상에 소정 품질의 액체 코팅물을 도포하기위해 제공된 증착 장치의 효율에 영향을 미친다. 최근 제조 방법에서의 문제는 전구물질 액체의 품질이 제공된 타입의 증착 장치로 작업하기에 적절하지 않기 때문에 실질적인 다른 증착 방법이 특정 물질의 층을 증착하는데 이용될 수 없다는 것이다.
본 발명은 하나 이상의 통상적인 집적 회로 공정 단계를 바꾸기위해 전구물질 액체의 물리적 특성들을 선택적이고 조직적으로 조정하므로써 문제들을 해결한다. 한가지 바람직한 실시예에서, 점성 또는 다른 관련된 물리적 특성은 전구물질이 기판에서 함몰부를 채우고 동시에, 평탄한 평면을 제공하여, CMP 공정의 필요성을 제거하도록 선택된다. 또다른 실시예에서, 제 1 점성 또는 다른 관련된 물리적 특성을 갖는 제 1 전구물질이 증착된 후 제 2 점성 또는 다른 관련된 물리적 특성을 갖는 제 2 전구물질의 증착이 이루어진다. 이러한 실시예에서, 바람직하게는 제 1 및 제 2 전구물질은 모두 본질적으로 동일한 소정 물질을 형성하기 위한 전구물질이다.
본 발명은 또한 액체 전구물질의 물리적 특성은 기판상에서 전구물질을 증착시키는 단계 중에 변화되는, 고체 물질 박막의 제조 방법을 제공하므로써 상기 문제들을 해결한다. 상기 물리적 특성은 단계적으로 또는 지속적으로 변화될 수 있다. 액체 전구물질은 변화 단계사이에서 또는 원래의 전구물질 및 변화된 전구물질이 모두 도포된 후에만 건조될 수 있다.
또한 본 발명은 두 액체 원(source)을 갖는 고체 물질의 박막을 형성하기 위한 장치 및 액체를 증착시키는 단계에 앞서 지속적이고 조절가능한 방법으로 두 액체를 혼합하기 위한 수단을 제공하므로써 상기 문제들을 해결한다.
본 발명은 평면화된 박막 표면을 갖는 고체 물질의 박막을 제조하는 방법을 제공하는데, 이 방법은 비-평면 영역을 포함하는 기판 표면을 갖는 기판을 제공하는 단계; 고체 물질의 층을 형성하기 위한, 5 센티포이즈 이하의 점성을 갖는 전구물질 액체를 제공하는 단계; 기판에 전구물질 액체를 도포하는 단계; 및 평면화된 박막 표면을 갖는 고체 물질의 박막을 형성하도록 기판상의 전구물질 액체를 처리하는 단계를 포함한다. 바람직하게, 점성은 2 센티포이즈 이하이고, 가장 바람직하게 점성은 1~2 센티포이즈 사이이다. 바람직하게, 고체 물질의 박막은 적층 초격자 물질, 실리콘 디옥사이드, 또는 실리콘 글래스와 같은 산화 금속을 포함한다. 바람직하게, 전구물질 액체는 알콕사이드, 카르복실레이트 및 그들의 조합으로 이루어진 그룹으로부터 선택된 화합물을 포함한다. 바람직하게, 전구물질은 금속 화합물을 포함하고, 바람직하게 금속 화합물은 금속 2-에틸헥사노에이트 및 금속 2-메톡시에톡사이드로 이루어진 그룹으로부터 선택된다. 바람직하게, 전구물질 액체는 용매를 포함하고 용매는 알콜, 방향족 탄화수소, 및 에스테르로 이루어진 그룹으로부터 선택된다. 바람직하게 도포하는 단계는 기판상에 전구물질 액체의 박막을 스핀(spin)-코팅하는 단계를 포함한다. 선택적으로, 기판을 제공하는 단계는 둘러싼 증착 챔버내에 기판을 위치시키는 단계를 포함하고; 도포하는 단계는 전구물질 액체의 연무를 생성시키는 단계, 및 기판상에 전구물질 액체를 형성하도록 연무를 증착 챔버를 통하여 유동시키는 단계들을 포함한다.
또한 본 발명은 고체 물질의 박막을 제조하는 방법을 제공하는데, 상기 제조 방법은 기판 및 기판에 도포시 고체 물질의 박막을 형성 및 처리에 적합한 전구물질 액체를 제공하는 단계; 전구물질 액체를 기판에 도포하는 단계; 도포하는 단계에 이어 전구물질 액체의 물리적 특성을 변화시키는 단계; 변화시키는 단계에 이어, 변화된 물리적 특성을 갖는 전구물질 액체를 기판에 계속 도포하는 단계; 및 고체 물질의 박막을 형성하도록 기판 표면상의 전구물질 액체를 처리하는 단계를 포함한다. 바람직하게, 상기 방법은 도포하는 단계와 도포를 지속하는 단계 사이에 기판상의 전구물질 액체를 건조시키는 단계를 더 포함한다. 바람직하게, 변화시키는 단계 및 도포를 지속하는 단계는 적어도 한번 반복된다. 바람직하게, 변화시키는 단계는 도포를 지속하는 단계와 동시에 수행된다. 바람직하게, 변화시키는 단계는 소정의 시간동안 지속적으로 수행된다. 바람직하게, 물리적 특성은 점성, 전구물질 액체와 기판 표면 사이의 표면 장력, 밀도, 열량, 증발열, 또는 증기압이다.
다른 양태로서, 본 발명은 또한 기판을 제공하는 단계; 전구물질 액체를 제공하는 단계; 전구물질 액체를 기판상에 도포하면서 동안 전구물질 액체의 물리적특성을 조절하는 단계; 및 고체 물질의 박막을 형성하도록 기판상의 전구물질 액체를 처리하는 단계를 포함하는 고체 물질의 박막을 제조하는 방법을 제공한다.
또 다른 양태에서, 본 발명은 고체 물질의 박막을 제조하는 방법을 제공하는데, 상기 방법은 기판, 제 1 액체, 및 제 2 액체를 제공하는 단계; 제 1 액체를 제 1 유체 유동 제어기를 통하여 유동시키고, 제 2 액체를 제 2 유체 유동 제어기를 통하여 유동시키는 단계; 제 1 및 제 2 유체 유동 제어기에 의해 측정된 양으로 제 1 액체와 제 1 액체를 혼합하여 전구물질 액체를 형성하는 단계; 전구물질 액체를 기판에 도포하는 단계; 및 고체 물질의 박막을 형성하도록 기판 표면상의 전구물질 액체를 처리하는 단계를 포함한다. 바람직하게, 상기 방법은 도포단계 중에 제 1 유체 유동 제어기를 지나는 제 1 액체의 유동을 변화시키기 위해 제 1 유체 유동 제어기를 조절하는 단계를 더 포함한다. 바람직하게, 적어도 하나의 유체 유동 제어기는 용적 유속 제어기이다. 바람직하게, 고체 물질의 박막은 적층 초격자 물질, 실리콘 디옥사이드, 또는 실리콘 글래스와 같은 산화 금속을 포함한다. 바람직하게, 전구물질은 상기한 어떠한 화합물 및 용매도 포함한다. 바람직하게, 처리하는 단계는 진공에 노출시키는 단계, 자외선(UV) 및/또는 적외선(IR)에 노출시키는 단계, 전기적 극성, 건조, 가열, 베이킹(baking), 급속한 열 처리, 및 어닐링(annealing)으로 이루어진 그룹으로부터 선택된 공정을 포함한다.
본 발명은 또한 고체 물질의 박막을 제조하기 위한 장치를 제공하는데, 상기 장치는 제 1 액체 원, 제 2 액체 원, 및 연무 생성기; 제 1 액체 원과 연무 생성기 사이에 연결된 제 1 용적 유속 제어기 및 제 2 액체 원 및 연무 생성기 사이에 연결된 제 2 용적 유속 제어기; 연무 생성기와 유체 소통이 가능하게 되어있는 증착 챔버; 및 증착 챔버와 유체 소통가능하게 되어있는 배기 어셈블리(assembly)를 포함한다. 바람직하게, 상기 장치는 용적 유속 제어기 및 연무 생성기 사이에 혼합 챔버를 더 포함한다. 바람직하게, 제 1 액체는 용매이고 제 2 액체는 알콕사이드, 카르복실레이트, 및 그들의 조합으로 이루어진 그룹으로부터 선택된 화합물이다.
본 발명은 상대적으로 복잡한, 통상의 집적된 제조 공정을 대체하기 위하여 증착 파라미터의 상대적으로 단순한 변화들을 제공할뿐만 아니라, 보다 우수한 전자적 특성을 갖는 집적 회로 물질을 제공한다. 바람직하게, 패터닝전에, 본 발명에 따라 제조된 박막 표면의 평면도의 편차는, 층의 총 두께의 5% 이하이다. 보다 바람직하게, 평면도의 편차는 총 두께의 3% 이하이고, 본 발명의 단순 이용에 있어서, 총 두께의 1% 이상의 편차는 거의 없다. 본 발명의 수많은 다른 특성들, 목적, 이점들은 첨부된 도면과 관련하여 볼때 하기 설명으로부터 명백해진다.
본 발명은 집적 회로의 제조(fabrication), 및 특히 전구물질 액체의 물리적 특성을 조절하여 집적 회로의 제조 중에 물질의 증착을 개선하는 방법에 관한 것이다.
도 1은 본 발명에 따라 제조된 집적 회로 일부분의 중간 단계의 단면도를 도시한 것이다;
도 2는 종래 기술의 집적 회로 일부분의 단면도를 나타낸것으로서, 여기에서는 추가 층이 도 1에서 보여지는 바와 같은 부분적으로 형성된 집적 회로상에 층 표면에서 함몰된 영역을 야기하는 통상적인 공정에 의해 증착된다;
도 3 및 도 4는 도 1의 집적 회로 부분의 본 발명에 따른 제조 공정에서 추가 단계의 단면도를 도시한 것이다;
도 5는 종래 집적 회로 부분의 단면도를 도시한 것으로서, 여기에서 하부 층이 패턴화 및 에칭된 후, 통상적인 공정으로 상부 층으로 커버되어, 상부 층이 돌촐 미 함몰 영역을 갖는 하부 층의 형태와 일치하게 된다.
도 6 및 7은 도 5의 종래 기술 집적 회로에서처럼 하부 층을 갖는 상태로 본 발명에 따른 제조 공정의 또다른 실시예에서의 추가 단계의 단면도를 도시한 것으로서, 여기에서는, 상부 층이 본 발명에 따른 방법을 사용하여 형성되어, 상부 층이 실질적으로 평평한 표면을 갖게 된다;
도 8은 선행기술을 사용하여 제작된 예시적인 비휘발성 강유전성 랜덤 액세스 메모리("FeRAM") 셀 또는 다이나믹 랜덤 액세스 메모리("DRAM") 셀을 도시한 종래 기술 집적 회로 일부분의 단면도를 도시한 것이다;
도 9는 본 발명에 따라 제조된 FeRAM 또는 DRAM 셀의 단면도를 도시한 것이다;
도 10은 종래 기술 FeRAM 또는 DRAM 셀의 단면도를 도시한 것으로서, 여기에서는 캐패시터(capacitor)의 산화 금속 유전체 층이 종래 기술을 사용하여 형성되었는데 산화 금속 층 및 그 상부 층들에서 함몰 영역을 나타냈다;
도 11은 DRAM 또는 FeRAM 집적 회로 일부분의 단면도를 도시한 것으로서, 캐패시터의 산화 금속 유전체 층 및 상부 중간 유전체 층(ILD)이 본 발명의 방법을 사용하여 증착되어 평탄하고 평평한 형상을 나타냈다; 및
도 12는 본 발명에 따른 액체 원 증착 시스템을 도시한 것이다.
연무 증착 공정에서는, 고체 물질용 전구물질 액체를 제조하고, 그 액체로부터 연무를 생성하고, 연무가 기판상에 증착되는 증착챔버를 통해 기판에 연무의 액체 코팅물을 형성한다. 코팅물 및 기판을 소정의 고체 물질의 층을 형성하도록 UV 및/또는 IR 처리, 진공에서의 증발, 및 베이킹, 및 어닐링과 같은 방법으로 처리한다. 기본적인 연무된 증착 장치 및 방법들은 1995년 10월 10일 맥밀란(McMillan) 등에게 허여된 미국 특허 제5,456,945호, 1998년 6월 2일 맥밀란(McMillan) 등에게 허여된 미국 특허 제5,759,923호, 및 미국 특허 출원 번호 제08/971,799호에서 뿐만 아니라, 수많은 다른 공고에서도, 기술되고 있고, 그것들은 본 발명을 설명하기 위해 여기서 충분히 기술될 것이다.
본 기술 분야에서 통상적인 것으로, 본 기술에서, 용어 "기판"은 도 1~7의 층 (14)와 같은, 물질의 하나 또는 수많은 층을 포함하는 일반적인 센스(sense)에 사용되는데, 거기에 또 다른 고체 물질의 층이 증착되고 또한 일반적으로 실리콘, 비화 갈륨, 글래스, 루비, 또는 본 기술 분야에서 알려진 물질로 형성된, 웨이퍼(12)를 나타내는 특정 센스에 이용되고, 거기에 다른 층들이 형성된다. 다른 지시가 없다면, 본 명세서에서, 그것은 박막 물질이 증착된 어떠한 집적 회로를 의미한다.
"위에(above)", "상위에(top)", "상부(upper)", "아래에(below)", "바닥(bottom)에", 및 "하부(lower)"와 같은, 배향의 용어는 여기서 각각 도 1,9, 및 11에서의 기판 (12), (102), (381)에 관련됨을 나타낸다. 그것은, 만약에 제 2 요소가 제 1 요소 "위에" 있다면, 그것은 기판 (12), (102), (381)로부터 떨어져있음을 나타내고; 다른 요소가 "아래에" 있다면, 그것이 다른 요소들보다 기판 (12), (102) 또는 (381)에 근접함을 나타낸다. 기판 (102)의 긴 차원은 여기서 "수평한" 면이 되리라 간주되는 면을 정의하고, 이 면에 수직한 방향을 "수직"이라고 간주된다.
전구물질 액체 용액은 바람직하게 알콕사이드 화학, 카르복실산 화학, 또는 다른 습식 화학 기술을 사용하여 각각의 요소들을 위한 전구물질을 준비하므로써 수득할 수 있는데, 이는 공통적인 용매를 초래한다. 바람직한 용매는 크실렌, n-부틸아세테이트, n-옥탄, 및 2-메톡시에탄올이다. 그런 공통적인 용매를 갖는 용액은 바람직하게 전체적인 증착 공정을 위한 독점 원으로써 사용된다. 그러나, 본 발명은 또한 동시에 복합적 전구물질 원의 사용을 고려한다. 특히, 다른 원들이 동시에 최종적인 소정의 고체 물질을 도핑 또는 수정하여 사용될 수 있다. 예를 들어, 또다른 원은 붕소를 지닌 실리카 글래스를 도핑하도록 사용될 수 있다.
산화 금속 화합물을 포함하는 고체 물질에서, 전구물질 액체는 일반적으로 졸-겔 전구물질 제형과 같은, 용매에서의 금속 화합물을 포함하는데, 일반적으로 알콜 용매에서의 금속-알콕사이드로 구성되고, 종종 MOD 제형으로 나타나는 유기금속 전구물질 제형은, 2-에틸헥사노산과 같은, 카르복실산을 용매내의 금속 또는 금속 화합물, 그들의 조합과 반응시켜 형성된 금속-카르복실레이트 뿐만 아니라 다른 전구물질 제형들을 포함한다. 바람직한 용매들은 메틸 에틸 케톤, 이소프로판올, 메탄올, 테트라하이드로퓨란(THF), 크실렌, n-부틸 아세테이트, 헥사메틸-디실라잔(HMDS), 옥탄, 2-메톡시에탄올, 및 에탄올을 포함한다. 메틸 에틸 케톤(MEK)과 같은 출발제는 연무되기 전에 첨가될 수 있다. 보다 완성된 용매 및 출발제들의 목록뿐만 아니라 금속 화합물의 특정 예들이 1997년 3월 25일에 맥밀란에게 허여된 미국 특허 제5,614,252호에 포함되어 있다.
용어 "물리적 특성"은 거시적으로 측정될 수 있는 어떠한 특성을 의미하고 점성, 습윤 특성, 즉, 전구물질이 그것이 도포되는 기판을 얼마나 효율적으로 습윤시키는 것, 표면 장력, 밀도, 열량, 증발열, 증기압 등과 같은 물질의 물리적 상태를 특징지운다. 그것은 화학 화합물의 화학양론같은 미시적 측정에 의해서만 결정될 수 있는 특성들을 포함하지는 않는다.
용어 "평면의"은 표면이 그것의 두께의 5%이내로 평면임을 의미한다. 그것은, 평평한 층에서 층의 표면에서의 평면도로부터의 다양성, 즉 함몰부 또는 돌출부(elevation)들이 층의 총 두께의 5% 이하인 것이다. 따라서, "비-평면의"는 층의 표면상에 층의 두께의 5% 이상으로 상승하거나 하강하는 적어도 하나의 돌출부 또는 함몰부가 있음을 의미한다.
여기서 용어 "박막"은 집적 회로에 사용되기에 적절한 두께의 박막을 의미한다. 그러한 박막은 1 미크론 두께 이하이고 일반적으로 20~500 나노미터(nm) 범위에 있다. "박막"이 1 미크론 이상 및 일반적으로 2~100 미크론인 막을 의미하는, 광학과 같이 실질적으로 거시 기술에 사용되는 것과 같이, 동일한 용어, 즉, "박막"으로부터 이 용어를 구분하는 것은 중요하다. 그러한 거시적 "박막"은 집적 회로 "박막"보다 수천배 더 두껍고, 일반적으로 집적 회로를 손상시키지만 광학 및 다른 거시적 기술에서는 문제가 되지않는 크랙(crack), 구멍(pore), 및 다른 결함들이 발생하는 완전히 다른 공정에 의해 제조된다.
여기서 사용된 용어 "연무(mist)"는 기체에 의해 이동되는 액체 및/또는 고체의 미세한 방울 또는 입자로 정의된다. 용어 "연무"는 에어로졸을 포함하며, 이는 일반적으로 기체 내에서 고체 또는 액체 입자들의 콜로이드성 부유물로 정의된다. 용어 "연무"는 또한 농무(fog) 뿐만아니라, 기체내의 전구 액체의 다른 분사된(nebulized) 부유물들을 포함한다. 기체내의 부유물에 적용하는 상기 용어들 및 다른 용어들이 통속적인 관습으로부터 기인했기 때문에, 정의는 정확하기 않고, 중복되며, 다른 전문가들에 의해 다르게 사용될 수 있다. 예를 들어, 기술적인 의미로 사용된 "증기(vapor)"는, 완전히 기화된 물질을 의미하고 이러한 의미에 있어서는 여기서의 "연무"의 정의에 포함되지 않는다. 그러나, "증기"는 종종 농무를 나타내는 비-기술적 의미로 사용되고, 이 경우에 있어, 여기서 "연무"의 정의에 포함된다. 일반적으로, 용어 "에어로졸"은 1983년 뉴욕, 맥그로우-힐(McGraw-Hill, Inc.) 출판사의 파커 씨. 레이스트(Parker C. Reist)의 에어로졸 사이언스 앤드 테크놀로지(Aerosol and Technology) 교재에 포함된 모든 부유물을 포함한다. 여기서 사용된 용어 "연무"는 용어 "에어로졸"보다 넓고, "에어로졸", "증기", 또는 "농무" 용어에 포함될 수 없는 부유물들을 포함한다.
연무 입자들의 "전자적 가속"이나 "전자적 충전"을 참고할 때, 용어 "전자적"은 정전기성 또는 전자기성 원칙이나 둘다에 기초한 양태를 포함한다.
종래 기술과 비교한 본 발명의 유용성은 도 1~7의 보조로 예시된다. 도 1은 집적 회로 부분(10)의 일반화된 제조 방법의 중간 단계의 단면도를 나타낸다. 도 1에서 나타낸 것처럼, 층 (14)는 부분 (10)의 아래에 있는 기판 (12)상에 형성되고, 층 (16)은 층 (14)에 형성된다. 층 (16)은 패턴(pattern)되고 개구(opening) (18)을 형성하도록 패턴되고 에칭된다. 바람직하게, 층 (14)는 백금과 같은 금속이고, 층 (16)은 스핀-온-글래스(spin-on-glass)(SOG)와 같은, 절연체이다. 도 2는 부분 (10)과 유사한, 부분 (15)를 나타내며, 거기서 층 (20)은 층 (16) 및 개구 (18)에 형성된다. 층 (20)을 형성하기 위해 사용된 종래 기술은 개구 (18)을 따르고 함몰된 영역 (26)을 갖는 층 (20)을 야기한다. 종래 기술 방법은 예를 들어, 7~8 센티포이즈의 상대적으로 고점성 값을 갖는 층 (20)을 위해 전구물질 액체를 사용하고, 도 2에서 묘사된 것과 같은 비평면 표면의 형성을 야기한다. 반면에, 도 3 및 4는 부분 (10)의 제조에서 더 나아간 단계를 나타내고, 거기서 평면 박막 표면 (31)을 갖는 박막 층 (30)은 예를 들어, 1~2 센티포이즈의 상대적으로 저 점성 값을 갖는 전구물질 액체를 사용하는 본 발명을 따르는 방법으로 형성된다.
본 발명에 따라서, 단일-단계 공정, 복합-단계 공정, 또는 지속적으로 다양한 공정은 도 4에서 나타나는 집적 회로 부분 (10)을 만들도록 사용된다. 바람직하게, 두 단계를 사용하는 복합-단계 공정이 사용된다. 이러한 이-단계 공정에서, 제 1 전구물질은 개구 (18)을 채우는 층 (27)을 형성하도록 증착된다. 제 1 전구물질은 5 센티포이즈 이하, 바람직하게 3 센티포이즈 이하, 및 가장 바람직하게 2 센티포이즈 이하의 점성값을 갖는다. 바람직하게, 층 (27)은 건조되고, 제 2 전구물질은 층 (28)을 형성하도록 증착된다. 제 2 전구물질은 바람직하게 층 (27)의 물질과 본질적으로 동일한 물질을 형성하도록 형성되지만, 점성은 5 센티포이즈, 바람직하게 7 센티포이즈 이상의 점성으로 맞춰진다. 도 3에서, 첫번째 층 (27)은 개구 (18)을 단지 채우는 것으로 보여지고 표면 (19)상에 분산되지 않는다. 그러나, 본 발명은 또한 층 (27)을 형성하도록 사용된 소량의 전구물질이 표면 (19)에 접착되는 것이라 생각되고, 건조 후에, 소정의 설정 물질 (27)의 아주 얇은 박막은 표면 (9)에 남는다. 어떠한 경우에서, 층 (28)의 증착 및 건조 후에, 소정의 설정된 두께 범위를 지닌 소정의 설정된 물질의 건조된 막은 집적 회로 부분 (10)을 커버한다. 건조된 막 (27) 및 (28)은 박막 층 (30)을 형성하도록 어닐링된다. 어닐링 공정에서, 두 개의 막 (27) 및 (28)은 소정의 설정된 물질 (30)의 최종 박막을 형성하도록 통합된다. 일-단계 공정에서, 도 3의 단계는 제거되고, 5 센티포이즈 이하, 바람직하게 3 센티포이즈 이하, 가장 바람직하게 2 센티포이즈 이하의 점성값을 갖는 전구물질은, 일 증착 단계에서 층 (30)을 형성하도록 증착, 건조되고, 어닐링된다. 두 실시예에서, 본 발명의 방법은 개구 (18)에 상응한 층 (30)에서의 어떤 함몰부를 제거하거나 명백하게 감소시킨다. 도 4의 층 (30)은 도 2의 층 (20)과 동일한 집적 회로 기능을 제공한다. 일반적으로, 층 (30)은 층 (20)과 동일한 고체 물질을 포함하거나, 집적 회로에 동일한 기능을 제공함에도 불구하고 상이할 수 있다. 중요한 점은 층 (30)을 형성하도록 사용된 전구물질 액체의 점성 또는 여러 물리적 특성 또는 특성들은 층 (30)이 개구 (18)을 완전히 채우도록 선택되었다는 것이다.
본 발명의 특징은 우수한 결과들이 다른 물리적 특성들을 갖는 전구물질의 사용 사이에서 건조 단계 없이 수득될 수 있음을 알아낸 것이다. 특히, 전구물질의물리적 특성들은 한가지 특성으로부터 다른 특성으로 지속적이고 점차적인 방법으로 변화될 수 있다. 예를 들어, 개구 (27)이 채워일 때, 증착이 지속되는 동안, 점성은 약 2에서 약 7 센티포이즈로 점차적으로 변화될 수 있다. 증가된 점성의 전구물질은 층 (27)을 포함하는, 기판에 접착되고 축적된다. 층 (27) 및 (28)의 증착 후에, 그것들은 층 (30)을 형성하도록 건조되고 어닐링된다. 본 발명은 3개 이상의 분리된 단계와 같은, 이-단계 공정 및 지속적인 공정 사이에서, 다른 복합 단계 공정이, 사용될 수 있다고 생각한다.
도 5는 집적 회로 부분 (40)의 단면도이고, 거기서 층 (20)은 패턴되고 에칭되어, 층 (41)로 커버된다. 층 (20)은 창의적인 방법을 사용하는 증착을 따르지 않는 고체 물질을 포함할 수 있다. 예를 들어, 층 (20)은 실지로 타겟(target)의 스퍼터링(sputtering)에 의해서만 형성될 수 있는 금속 전극 또는 국부 연결 층을 포함할 수 있다. 결국, 도 2의 디프레션 (26)은 도 5의 층 (20)의 표면을 특징 지운다. 종래 기술 방법을 사용하여, 층 (41)이 증착되었을 때, 층 (41)은 층 (20), 및 돌출된 영역 (42) 및 (44)과 함몰된 영역 (47)의 모양에 따른다. 반면에, 도 7은 박막 층 (50)이 도 5의 동일한 층 (20)을 커버하고 본 발명에 따라 증착되고, 박막 층 (50)의 결과적인 표면 (51)은 실질적으로 평면으로, 도 6의 돌출된 영역 (42) 및 (44)와 함몰된 영역 (46)은 제거되거나 명백히 감소된다. 다시, 도 6 및 7은 층 (50)을 형성하는 이-단계 공정을 예시하고, 거기서 층 (48)은 저 점성 전구물질로 형성되고 층 (49)는 고 점성 전구물질로 형성되며, 층 (50)은 어닐링 공정에서 형성된다. 상기 논의와 유사하게, 도 6의 단계는 제거될 수 있고, 층 (50)은 또한일-단계 증착 공정에 의해 형성될 수 있다. 선택적으로, 지속적으로 다양한 공정 또는 3개 이상의 단계를 사용하는 복합-단계 공정이 사용될 수 있다.
전구물질 도포 중, 후 또는 둘다, 액체 코팅물은 기판상에 고체 물질 (30), (50)의 얇은 층을 형성하도록 처리된다. 이 문장에서, "처리된다"는 하기의 하나 또는 그 조합을 의미한다: 베이킹 및 어닐링을 포함하는, 진공에 노출, UV 및/또는 IR 방사, 전기적 극성, 건조, 및 가열. 바람직한 실시예에서, UV는 선택적으로 증착 중에 전구물질 용액에 조사된다. UV는 바람직하게 증착 후에 조사된다. 증착 후에, 액체 코팅물은 바람직하게 기간 중에 진공에 노출되고, 베이크되어 어닐링된다. 본 발명을 충족하는 바람직한 공정은 기판상에 직접적으로 연무된 전구물질 액체의 증착; 소정의 고체 물질 부를 형성하지 않는 전구물질에 포함된 유기물의 해리; 및 액체 코팅물이 기판상에 있은 후에 우선적으로 용매 및 유기물 또는 다른 프래그멘트(fragment)의 제거를 포함한다. 그러나, 또 다른 양태에서, 본 발명은 또한 최종적인 소정의 화학 화합물 또는 중간 화합물이 액체 코팅물이 도포되기 전에 용매 및 유기물로부터 분리되는 공정을 생각하고, 최종 소정의 화학 화합물 또는 중간 화합물은 기판상에 증착된다. 두 양태에서, 바람직하게 전구물질의 하나 이상의 결합은 최종 고체 층을 통해 지난다. 소정의 고체 물질 (30), (50) 층의 형성 후에, 집적 회로는 완성 된다. 이는 일반적으로 층 (30), (50)의 패터닝(patterning)을 포함한다.
상기 논의에서, 물질 (30), (50)은 바람직하게 복잡한 화합물이고, 이는 적어도 두 개의 금속을 포함하는 화합물로 정의된다. 그러한 화합물의 예들은 적층의초격자 물질 및 ABO3타입 퍼로브스키츠(perovskites)이다. 바람직하게, 층 (30), (50)은 집적 회로의 활성 성분의 부분을 형성한다. 집적 회로에 전기적 요소로 적용될 때, 용어 "활성"은 어떤 전기적 자극에 반응하여 그것의 상태를 변경하는 요소들을 의미한다. 이는 전기적 회로에서 중요한 기능을 형성하는 요소들을 구분하는 것이고 그러므로 완성 전에 집적 회로로부터 제거되는 또는 회로의 일부분을 단지 분리하거나 회로를 위해 패키지(package) 요소로써 작용하는 요소들로부터, 고도로 재현할 수 있어야만 하고, 요소들은 거의 고 재현성 품질일 필요가 없다.
도 8은 종래 기술을 사용하여 제조된 예시적인 비휘발성 강유전성 랜덤 액세스 메모리("FeRAM") 셀 또는 다이나믹 랜덤 액세스 메모리("DRAM") 셀 (100)의 단면도를 나타낸다. 도 9는 본 발명에 따라 제조된 FeRAM 또는 DRAM 셀 (200)을 나타낸다. MOSFETs 및 메모리 캐패시터 요소를 포함하는 집적 회로 제조에 있어 일반적인 제조 단계는 1995년 11월 14일 미하라(Mihara) 등에게 허여된 미국 특허 제5,466,629호 및 1995년 11월 21일 요시모리(Yoshimori) 등에게 허여된 미국 특허 제5,468,684호에 기술되어 있다. 일반적인 제조 방법은 다른 참조에서도 또한 기술되어 있다. 그러므로, 도 8~11에서 회로의 요소들은 여기서 단순하게 나타낸다. 명쾌함을 위해, 도 8`11에 묘사된 동일한 요소들은 동일한 참조 번호로 나타내진다.
도 8에서, 자계(field) 산화 영역 (104)는 실리콘 기판 (102)의 표면상에 형성된다. 원(source) 영역 (106) 및 드레인(drain) 영역 (108)은 실리콘 기판 (102)내에서 각각으로부터 분리적으로 형성된다. 게이트(gate) 절연 층 (110)은 원영역 (106) 및 드레인 영역(108) 사이에 실리콘 기판 (102)상에 형성된다.게다가, 게이트 전극 (112)는 게이트 정연 층 (110)상에 형성된다. 원 영역 (106), 드레인 영역 (108), 게이트 절연 층 (110), 및 게이트 전극 (112)는 함께 MOSFET (114)를 형성한다.
BPSG(붕소-인-실리카 글래스)로 만들어진 첫 번째 내부층 유전 층(ILD) (116)은 기판 (102) 및 자계 산화 영역 (104)에서 형성된다. 흡착 층 (118)은 ILD (116)상에 형성된다. 흡착 층 (118)은, 예를 들어, 티타늄으로 만들어지고, 일반적으로 20nm의 두께를 갖는다. 티타늄과 같은, 흡착 층은 근접한 회로의 아래 층이나 위의 층으로의 흡착을 강화시킨다.
도 8에서 묘사하는 것처럼, 백금으로 만들어지고 200nm의 두께는 갖는 바닥 전극 층 (122)는 흡착 층 (118)에 증착된다. 유전성 박막 (124)는 바닥 전극 층 (122)상에 형성된다. 바람직하게, 유전성 박막 (124)는 적층의 초격자 물질을 포함한다. 백금으로 제조되고 200nm의 두께를 갖는, 상부 전극 층 (126)은 박막 (124)상에 형성된다. 박막 (124)를 지닌 전극 층 (122) 및 (126)은 함께 메모리 캐패시터 (128)을 형성한다.
전기적으로 전도성 확산 장벽(conductive diffusion barrier) 층 (130)은 상부 전극 층 (126)상에 증착된다. 확산 장벽 층 (130)은 20~200nm, 바람직하게 20~50nm의 범위의 두께를 갖는다. 층 (130)은 또한 흡착 층을 나타낼 수 있고, 또는 포함되지 않을 수 있다. 층 (118), (122), (124), (126) 및 (130)은 두 패터닝 공정 단계만큼 적은 공정으로, 메모리 캐패시터 (128)을 형성하도록 패턴화 된다.
NSG(비도핑(nondoped) 실리카 글래스)로 만들어진 두번째 ILD (136)은 ILD (116) 및 메모리 캐패시터 (128)을 커버하는 종래 기술을 사용하여 증착된다. PSG(인-실리카 글래스) 막 또는 BPSG 막은 또한 층 (136)에서 사용될 수 있다. 도 8에서 나타낸 것처럼, ILD (136)의 표면은 메모리 캐패시터 (128)을 형성하는 패턴ㅎ화된 층들의 축적에 상응하는 돌출된 영역을 갖도록, ILD (136)은 일반적으로 그것이 형성되는 기판 표면의 모양을 따른다.
ILD (136)은 MOSFET (114) 및 강유전성 메모리 캐패시터 (128)과 전기적 접촉을 위해 와이어링(wiring) 홀 (142), (144), (146) 및 (148)을 형성하도록 패턴화 된다. 금속화된 와이어링 층은, 일반적으로 스퍼터링 방법을 사용하여 증착되고, 국소 연결 ("LI") 층 LI (152), (154), (156), 및 (158)을 형성하도록 에칭된다. LI (152), (154), (156), 및 (158)을 형성하도록 증착된 금속화된 와이어링 층은 500~900nm의 두께를 지닌 Al-Si-Cu-Ti를 포함한다. 이러한 국소 연결의 모양 및 상대적 수직 위치는 또한 그들이 적용되는 기판의 모양을 따른다.
도 9에서, 도 8의 ILD (136)에 상응하는 ILD (236)은, 본 발명에 따라 증착된다. 결국, ILD (236)을 위한 전구물질의 액체 코팅물은 ILD (116) 및 스택(stack) 캐패시터 (128)의 모양을 근접하게 따르지 않는다. 대신에, 액체 코팅물은 기판 표면에 나타는 개구 및 함몰부를 완전하게 채운다. 결과는 ILD (236)이 패턴 및 에칭이 되기 전에 실질적으로 평탄하고 평면인 표면 (235)을 나타낸다는 것이다. 바람직하게, 패터닝에 앞서, ILD (236)의 표면 (235)의 평면도로부터 편차는 층의 두께의 5% 이하이다. 가장 바람직하게, 평면도로부터의 편차는 총 두께의3% 이하이고, 본 발명의 관례적인 사용에 있어서, 종종 총 두께의 1% 이상의 편차는 없다. 도 1~7에 대하여 상기에 논의한 바와 같이, ILD (236)은 일-단계 또는 이-단계 공정에 의해 형성될 수 있다. 도 9의 메모리 셀 (200)은 본 발명의 방법을 이용하여 진행된 웨이퍼의 표면상에 돌ㅊ출되고 함몰된 영역을 갖는 집적 회로 (210)에서 단지 수많은 셀들 중 하나임을 인지해야 한다. 왜냐하면 ILD (236)은 실질적으로 평면이기 때문에, LI (252), (254), (256), 및 (258)을 형성하도록 증착된 금속화된 와이어링 층 또한 실질적으로 평면이다. LI 층들은 일반적으로 스푸터-증착되고 그것들이 증착된 기판을 따르기 때문에, 롱-스루 스퍼터링(long-through sputtering)(LTS) 또는 콜리메이트(collimated)된 스퍼터링이 그것들을 채우기 위해 사용됨에도 불구하고 그들은 홀 (242), (244), (246) 및 (248)에 상응하는 함몰된 영역을 보인다. 그럼에도 불구하고, 집적 회로 (210) 부분의 상부 표면 (257)은 실질적으로 일 면에 놓여있다.
도 10 및 11은 참고적으로, 캐패시터의 산화 금속 유전 층을 증착시키는 본 발명의 방법을 사용하는 것을 나타낸다. 종래 기술을 나타낸는, 도 10에서, FeRAM 또는 DRAM 셀 (380)은 실리콘 기판 (381)상에 형성되고, 자계 산화 영역 (382), 및 두 개의 전기적으로 연결된 전기적 장치, 트랜지스터 (383) 및 메모리 캐패시터 (384)를 포함한다. 트랜지스터 (383)은 원 (385), 드레인 (386), 및 게이트 (387)을 포함한다. 캐패시터 (384)는 제 1 전극 (388), 산화 금속 유전 박막 층 (389), 및 제 2 전극 (290)을 포함한다. ILD (383)은 캐패시터 (384)의 제 1 전극 (388)에 연결된다. ILD (392)는 ILD (391) 및 메모리 캐패시터 (384)를 커버하도록 형성된다.
전극 (388)의 층 또는 층들이 일반적으로 스푸터 증착되기 때문에, 전극 (388)의 모양은 실지로 항상 드레인 (386)에 개구에 상응하는 함몰된 영역 (393)을 갖는다. 산화 금속 물질이 유전 층 (389)를 형성하도록 종래 기술 방법을 사용하여 전극 (388)상에 증착될 때, 유전 층 (389)의 모양은 또한 전극 (388)의 함몰된 영역에 상응하는, 함몰된 영역을을 갖는다. 유사하게, 전극 (390) 및 ILD (392)는 아래의 함몰된 영역을 반영하는 함몰된 영역 (396)을 보인다. 종래 기술에서, 이러한 함몰된 영역을 제거하는 유일한 방법은 기대보다 훨씬 두꺼운 한개의 층을 만들고, 그것을 평면화 시키도록 CMP 공정을 사용하는 것이었다.
도 11에서, 한편으로, 산화 금속 유전 층 (489)은 본 발명의 방법을 사용하여 전극 (388)상에 증착된다. 결국, 유전 층 (489)의 상부 표면 (488)은 평탄하고 평면적이다. 그러므로, 전극 (490) 및 ILD (492)는 또한 전극 (388)의 함몰된 영역 (393) 위에서 평탄하고 평면적이다. 게다가, ILD (492)가 본 발명에 따라 증착될 때, 그것의 표면 (493)은 MOSFET (383)위에서 함몰된 영역을 갖지 않고, 메모리 캐패시터 (484)보다 낮은, 균일하게 평면이다. 와이어링 홀 (496) 및 (497)에 상응하는 작은 함몰부가 잔존함에도 불구하고, 결국 LI (494) 및 (495)의 상부 표면은 실질적으로 평면이다. 다시, 층 (489)은 두 개 이상의 단계를 사용하는 일-단계, 복합-단계 공정이나, 상기에 논의된 것처럼 지속적으로 다양한 공정에 의해 형성될 수 있다.
도 12는 본 발명에 따른 집적 회로를 형성하기 위한 바람직한 연무 장치 및공정의 블록 다이아그램을 묘사한다. 장치 (500)는 제 1 액체 원, 즉, 압력 저장기(pressurized reservoir) (514), 제 2 액체 원, 즉, 압력 저장기 (534); 기체 시스템 (672); 용적 유속 제어기 (515) 및 (535); 혼합기 (540); 연무 생성기 (544); 증착 챔버 시스템 (520); 자외선 및 적외선 열 시스템 (522); 기판 히터 (518); 배출 시스템 (523), 및 연무 전기적 가속 동력원 (559) 및 (564)을 포함한다.
상기 개요에서 나타낸 것처럼, 연무 증착 공정에서, 기판은 증착을 위해 전처리에 의해 먼저 준비된다. 여기서, "전처리"는 바람직하게 UV 노출을 포함하지만, 또한 IR 노출, 150℃ 및 900℃ 사이의 온도에서 베이크, 및/또한 진공에서의 노출을 포함한다. 산화 ILD 층 또는 산화 금속 유전 층과 같은 물질을 위한 전구물질 액체가 제조되고, 연무는 전구물질 액체로부터 생성되고, 연무는 기판상에 액체 코팅물을 형성하도록 기판상에 증착된 증착 챔버를 통해 흐른다. 액체 코팅물 및 기판은 소정의 고체 물질의 층을 형성하도록 UV 및/또는 IR 처리, 진공에서 증발, 및/또는 베이킹, 및 어닐링된다. 시스템을 지나는 전구물질 액체의 유동은 간단하게 하기에서 기술된다.
공정을 시작하기 위해, 제 1 액체는 압력 저장기 (514)로 주입되고 제 2 액체는 압력 저장기 (534)로 주입된다. 제 1 및 제 2 액체는 상기 논의된 어떠한 전구물질 액체, 용매, 또는 출발제가 될 수 있다. 증착 챔버 시스템 (520)은 대기압 아래 약 70 Torr의 부분 진공으로 펌프된다. 기체 시스템 (572)은 압력 유지된 기체, 바람직하게 건조 질소 또는 다른 비활성 기체가 각각, 그들의 용적 유속 제어기 (515) 및 (535)를 통해 저장기로부터 유체를 조절하는 충분한 압력에서, 각각 라인 (574) 및 (576)을 지나 전구물질 저장기 (514) 및 (534)로 흐르게 한다. 압력 저장기 (514) 및 (534)는 각각 라인 (582) 및 (584)를 지나 용적 유속 제어기 (515) 및 (535)와 연결되어 있고, 용적 유속 제어기 (515) 및 (535)는 각각 라인 (586) 및 (588)을 지나 전구물질 혼합기 (540)과 연결되어 있다. 전구물질 혼합기 (540)은 라인 (689)를 지나 연구 생성기 (544)와 연결되어 있다. 기체 라인 (578)은 기체 원 (572) 및 연무 생성기 (544) 사이에 연결되어 있다.
유체 제어 기술에서 알려진 것처럼, 용적 유속 제어기 (515) 및 (535)은 정확히 선택된 액체의 질량을 지나게 하는 전기적 장치이다. 밸브와는 다르게, 용적 유속 제어기를 지나는 액체의 유동은 유체 유동 라인의 압력 , 액체의 점성, 또는 유체 유동에 영향을 줄 수 있는 수많은 다른 파라미터에 의존하지 않는다. 용적 유속 제어기 (515) 및 (535)는 선택된 유속의 2%내로 액체의 유동을 정확히 제어할만하다. 바람직하게, 용적 유속 제어기 (515) 및 (535)는 ESTEC(일본 회사)에 의해 제조되고 미국 내에 캘리포니아 산 호세(California San Jose)의 호리바 인스트루먼트(Horiba Instrument, Inc.)의해 배급되는 제어기 모델 번호 LV410이다. 이 용적 유속 제어기는 연무 생성기로의 전구물질 유동을 약 0.05ccm(분당 1 세제곱센티미터)에서 실질적으로 1ccm까지 조절할 수 있다. 용적 유속 제어기 (515) 및 (535)은 혼합기 (540)에서 연무 생성기 (544)로 제 1 , 제 2 액체 유동의 분 조절을 가능하게 하고 또한 동일한 유동이 후에 반복적으로 흐르게 한다. 용적 유속 제어기 (515) 및 (535)의 사용은 반복적인 증착율, 반복적인 점성, 반복적인 습윤 및 접착특성 뿐만 아니라, 전구물질의 다른 물리적 특성들을 수득하는 것이 매우 중요하다.
연무 생성기 (544)는 약체로부터 연무를 생성하기에 적절한 여러 방법 예를 들어, 초음파 연무 및 벤츄리 연무 중 하나를 사용할 수 있다. 바람직하게, 벤츄리 연무 생성기가 사용된다. 압력 유지된 기체는 자동적으로 제어된 라인 (578)에서의 기체 압력으로, 기체 라인 (578)을 통해 연무 생성기 (544)로 흐른다. 바람직하게, 이 압력은 40psi(2.76x105Pa) 및 80psi(5.52x105Pa) 사이, 가장 바람직하게 약 60psi(4.14x105Pa)이다. 바람직하게, 기체는 건조 질소와 같은 비활성 기체, 및 쉽게 이온화된 기체, 바람직하게 산소 또는 탄소, 및 가장 바람직하게 산소의 혼합이다. 산소는 연무의 전하를 강화시키도록 첨가된다. 산소는 쉽게 이온화하고, 그래서, 실온의 기체에서, 기체 입자들이 지속적으로 충돌하고, 액체 연무 방울로 전하를 이동시키는데 도움을 준다. 바람직하게, 기체는 1~15부피%의 산소, 및 가장 바람직하게 5~10부피%이다. 바람직한 실시예 공정에서, 95% 건조 질소 및 5%의 산소의 혼합이 사용되었다.
증착 공정을 시작하기 위해, 용적 유속 제어기 (515) 및 (535)는 소정의 전구물질을 혼합기 (540) 및 연무 생성기 (544)로 제공하도록 조절된다. 예를 들어, 한가지 바람직한 실시예에서, 알콕시카르복실레이트 스트론튬 비스무스 탄탈레이트 (SBT) 전구물질은 제 1 액체로써 제공되고 THF는 두번째 약체로 제공되며, 유동 제어기 (515) 및 (535)를 조절하여, 충분한 THF는 혼합기 (540)에서 약 2 센티포이즈의 점성을 지닌 전구물질을 연무 생성기 (544)에 제공하도록 SBT 전구물질과 혼합된다. 또한 헥산 및/또는 펜탄은 THF 대신에 사용될 수 있다. 연무는 연무 생성기 (544)에서 생성되고 도관 (549)를 통해 증착 챔버 시스템 (520)으로 흐른다. 증착은 대기압 근처에서 일어난다. 압력은 자동적으로 제어된다. 바람직하게, 연무 생성기 (544)를 통해 라인 (589)로부터 시스템을 지나는 기체/연무 유동은 분당 3리터~8리터 사이, 바람직하게 약 분당 5리터이다.
동력 라인 (557)은 동력 생성기 (559)로부터 연무 생성기 (544)로 연무를 충전시키기 위해 흐르는데, 바람직하게 코로나 방전을 사용한다. 연무 생성기 (544)에 적용된 전압은 자동적으로 동력 생성기 (559)에 의해 제어된다. 충전된 입자들은 전기 케이블 (566)을 지난는 동력 원 (564)로부터 적용된 전압의 수단으로 증착 챔버 시스템 (520)에서 가속된다. 가속 전압은 자동적으로 제어된다. 또한 추가적인 산소 또는 이산화탄소가 연무를 충전시키는데 필요하다면 첨가될 수 있다.
도 3 및 4에 참고로 논의된 이-단계 공정에 상응하는 바람직한 실시예에서, 개구 (18)을 채우도록 충분한 증착이 일어난 후에, 유동 제어기 (515) 및 (535)와 벤팅 연무 생성기 (544)를 전구물질 덤프(dump)로 잠그므로써 일시적으로 증착이 중단된다. 증착된 전구물질은 낮은 진공을 적용하고 1~3분간 약 150℃, 다음에 3~5분간 약 260℃에서, 바람직하게, 층 (27)을 생성하도록, 열 원으로 UV 및/또는 IR 선을 사용하여 처리하여 건조된다. "상기 조건"은 기판이 이 공정 중에 증착 챔버로부터 제거되지 않음을 의미한다. 그런 다음, 유동 제어기 (535)는 유동 제어기 (515)가 켜질때 까지 꺼져 있는 상태를 유지하고, 일단 연무 덤프로의 우수한 연무유동이 시작하면, 연무는 한번 더 층 (28)을 증착시키도록 증착 챔버 (520)로 바로 간다. 제 1 액체의 적절한 두께 층이 증착된 후에, 증착은 다시 중단되고 층 (28)은 전처럼 상기 조건에서 건조되어 형성된다.
각각 상기 도 3 및 4에서 논의되는 지속적으로 다양한 공정의 예로써, 증착은 개구 (18)이 채워진 후에 중단되는 것이 아니라 대신에 유동 제어기 (535)가 약 1~2 센티 포이즈에서 약 7~8 센티포이즈로 증가하는 점성을 야기하도록 점차적으로 닫혀진다. 바람직하게, 가열 시스템 (522)로부터의 UV는 전체적인 증착 공정 중에 적용된다. 층 (27) 및 (28)의 증착이 완결된 후에, 증착 챔버 시스템 (520)으로의 연무 유동은 중단되고, 바람직하게, 기판상의 액체 코팅물은 처리되고 가열 시스템 (522)에서 UV 및/또는 IR 램프를 통해 상기 조건에서 베이크된다. 바람직하게, 초기 건조 단계는 진공을 깨뜨리지 않고 일어난다. 이는, 고체 물질의 증착된 층의 전자적 품질이 진공을 깨뜨리고 건조에 앞서 오염물에 대한 액체 코팅물을 노출시켜 손상되기 때문에, 중요하다. 또한, 기판은 증착 챔버로부터 제거되고 진공을 깨뜨리지 않고 어닐링 스테이션(station)으로 이전될 수 있다. 추가적인 기판이 놓여지고 진공을 깨뜨리지 않고 증착 챔버 (520)으로부터 제거될 수 있다.
상기 설명에서, 두 압력 저장기 (514) 및 (534)와 두 용적 유속 제어기 (515) 및 (535)에서 두 액체가 사용되었다. 본 발명에 따라, 각각 세개 이상이 될 수 있다. 그것은, 본 발명의 장치로 다수의 액체 원 및 다수의 용적 유속 제어기가 사용되는 것을 고려하는 것이다.
또한, 상기 공정은 증착 중에 전구물질의 증착율이 바람직하게, 가장 작은함몰부를 채우는 시작에서는 느린 비율로, 보다 작은 함몰부가 채워진 후에는 더 빠른 비율로 변화되도록 사용되어왔다. 본 공정은 그것이 디프레션들을 채우는 여러 공정 단계 및 층을 평면으로 만는 공정 단계를 피하기 때문에 제조 공정을 단순화시킨다. 또한, 본 공정은 전구물질에 의해 보여지는 사이의 표면 장력을 변경하고, 전구물질이 얼마나 잘 기판을 습윤시키는데 영향을 주는 제 2 액체로써 메틸 에틸 케톤(MEK)과 함께 사용된다. 바람직하게, 제 1 액체의 약 50/50 및 MEK는 전구물질이 기판을 잘 습윤시키도록 하는 시작에 사용되고, MEK는 점차적으로 0으로 감소되고, 이느 증착율을 증가시킨다.
본 공정은 여러 경우에서 분리 흡착 층의 필요를 제거하여 제조 공정을 단순화 시킨다. 전구물질 점성이 집적 회로 제조 공정을 단순화하도록 조절될 수 있음을 보여주는 것으로, 또한 전구물질의 다른 물리적 매개변수들이 집적 회로 제조 공정을 개선시키도록 조절될 수 있음을 증명한다. 예를 들어, 표면 장력, 밀도, 열량, 증발 열, 및 증기압 모두 전구물질, 용매 및/또는 상기 논의된 액체를 사용하는 출발제를 조절하여 조절될 수 있다. 이러한 모든 특성들은 초기 금속 전구물질, 용매, 및/또는 출발제, 개별적으로, 또는, 전체로써 최종 전구물질을 위해 조절될 수 있다. 상기 각각의 물리적 특성들은 전구물질의 실행, 증착에 대한 전구물질의 반응, 건조, 베이킹 및 어닐링 단계, 및 형성된 최종 고체에 영향을 주고, 따라서 공정의 이러한 요소들은 제어되어 전구물질 액체로 만들어진 조절에 의해 유리하게 사용될 수 있다.
연무 증착 공정에서, 선택된 물리적 특성들, 특히 점성을 지닌 전구물질 액체를 사용하여 집적 회로 장치를 제조하는 신규 방법이 기술되어왔다. 신규 방법은 액체 전구물질로부터 형성될 수 있는 집적 회로에 사용된 본질적으로 어떠한 유형의 고체 물질의 층을 제조하기에 유용하다. 신규 방법은 다른 것들 사이에서, MOSFET에서의 게이트 유전체, 내부층 유전 층, 실리콘 디옥사이드 절연체, 및 DRAM 및 FeRAM에서 캐패시터 유전체가 형성되도록 사용될 수 있다. 도면에서 도시되고 본 명세서에서 기술된 특정 실시예는 실시예의 목적을 위한 것으로 이해되어야만 하고 하기의 청구항에 기술될 본 발명을 제한하도록 해석되지 않아야 한다. 게다가, 본 기술분야에서 숙련된 기술자들이 본 발명의 개념으로부터 유리됨 없이, 상기 기술된 특정 실시예의 수많은 사용 및 변형을 만들수 있음이 명백하다. 예를 들어, 집적 회로 제조에서 전구물질 액체의 물리적 특성들을 선택하는 유리한 사용이 발표되어왔기 때문에, 상기 방법은 기술된 것들 보다 다른 박막 응용에서 유리하게 사용될 수 있다. 상기 기술된 것들과 다른, 다른 액체 증착 공정은 고체 물질 층을 형성하도록 사용될 수 있다. 다양한 제형들이 사용될 수 있음은 상기로부터 명백하다. 게다가, 전구물질, 공정 및 구조는 기술된 공정 및 장치에 다양성을 제공하도록 통상적인 공정들과 조합될 수 있다. 또한, 인용된 공정 단계는 여러 예에서 다른 순서로 수행될 수 있고, 또는 평형한 구조 및 공정은 기술된 다양한 구조 및 공정을 위해 대체될 수 있음은 명백하다. 결론적으로, 본 발명은 전구물질, 전구물질 제형 공정, 전자 장치, 및 기술된 전자 장치 제조 방법 및 장치에 의해 제시 및/또는 소유된 각각 및 모든 신규 특성과 제시된 특성들의 조합을 포함하는 것으로 해석된다.

Claims (34)

  1. 고체 물질 박막(30, 50, 236, 489, 492)을 제조하는 방법에 있어서, 기판 (12, 102, 381) 및 기판의 도포 및 처리시 상기 고체 물질 박막을 형성하기 적절한 및 전구물질 액체를 제공하는 단계; 상기 전구물질 액체를 상기 기판에 도포하는 단계; 및 상기 고체 물질 박막(30, 50, 236, 489, 492)을 형성하도록 상기 기판 표명상의 상기 전구물질 액체를 처리하는 단계를 포함하고; 상기 도포 단계에 이어 전구물질 액체의 물리적 특성들을 변화시키는 단계; 및, 상기 변화 단계에 이어, 상기 변화된 물리적 특성을 갖는 상기 전구물질 액체를 상기 기판에 지속적으로 도포하는 단계를 포함하는 것을 특징으로 하는 고체 물질 박막 제조 방법.
  2. 제 1 항에 있어서, 상기 도포 단계 및 도포 지속 단계 사이에서 상기 기판상의 상기 전구물질 액체를 건조하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  3. 제 1 항에 있어서, 상기 변화 단계 및 도포 지속 단계는 적어도 한번 반복되는 것을 특징으로 하는 방법.
  4. 제 1 항에 있어서, 상기 변화 단계는 상기 도포 지속 단계와 동시에 수행되는 것을 특징으로 하는 방법.
  5. 제 1 항에 있어서, 상기 변화 단계는 설정된 시간동안 지속적으로 수행되는 것을 특징으로 하는 방법.
  6. 제 1 항에 있어서, 상기 물리적 특성은 점성인 것을 특징으로 하는 방법.
  7. 제 1 항에 있어서, 상기 물리적 특성은 상기 전구물질 액체와 상기 기판사이의 표면 장력인 것을 특징으로 하는 방법.
  8. 제 1 항에 있어서, 상기 물리적 특성은 밀도인 것을 특징으로 하는 방법.
  9. 제 1 항에 있어서, 상기 물리적 특성은 열량인 것을 특징으로 하는 방법
  10. 제 1 항에 있어서, 상기 물리적 특성은 증발열인 것을 특징으로 하는 방법.
  11. 제 1 항에 있어서, 상기 물리적 특성은 증기압인 것을 특징으로 하는 방법.
  12. 고체 물질 박막(30, 50, 236, 489, 492) 제조 방법에 있어서, 기판(12, 102, 381)를 제공하는 단계; 전구물질 액체를 제공하는 단계; 및 고체 물질 박막(30, 50, 236, 489, 492)을 형성하도록 상기 기판 표면 상의 상기 전구물질 액체를 처리하는 단계를 포함하고; 상기 전구물질 액체를 상기 기판에 도포하는 동안 상기 전구물질 액체의 물리적 특성을 조절하는 단계를 포함하는 것을 특징으로 하는 고체 물질 박막 제조 방법.
  13. 고체 물질 박막(30, 50, 236, 489, 492) 제조 방법에 있어서, 기판(12, 102, 381)를 제공하는 단계; 상기 기판에 전구물질 액체를 도포하는 단계; 및 상기 고체 물질 박막(30, 50, 236, 489, 492)을 형성하도록 상기 기판 표면상의 상기 전구물질 액체를 처리하는 단계를 포함하고; 제 1 및 제 2 액체를 제공하는 단계; 상기 제 1 액체는 제 1 유체 유동 제어기(515)를, 제 2 액체는 제 2 유체 유동 제어기 (535)를 통하여 유동시키는 단계; 및 상기 전구물질 액체를 형성하도록 제 1 및 제 2 유체 유동 제어기에 의해 측정된 양으로 상기 제 1 액체를 상기 제 2 액체와 혼합하는 단계를 포함하는 것을 특징으로 하는 고체 물질 박막 제조 방법.
  14. 제 13 항에 있어서, 상기 도포 단계 중에 상기 제 1 유체 유동 제어기(515)를 지나는 상기 제 1 액체의 유동을 변화시키기 위하여 상기 제 1 유체 유동 제어기(515)를 조절하는 단계를 포함하는 것을 특징으로 하는 방법.
  15. 제 13 항에 있어서, 상기 유체 유동 제어기의 적어도 한 개는 용적 유속 제어기인 것을 특징으로 하는 방법.
  16. 고체 물질 박막(30, 50, 236, 489, 492) 제조 방법에 있어서, 비-평면 영역(18, 42, 44, 46, 393, 396)을 포함하는 기판 표면을 갖는 기판(12, 102, 381)을 제공하는 단계; 전구물질 액체를 제공하는 단계; 상기 전구물질 액체를 상기 기판에 도포하는 단계; 및 고체 물질 박막(30, 50, 236, 489, 492)을 형성하도록 상기 기판의 전구물질 액체를 처리하는 단계를 포함하고; 상기 전구물질 액체는 5 센티포이즈 이하의 점성을 갖고, 상기 고체 물질 박막(30, 50, 236, 489, 492)은 평면화된 박막 표면 (31, 51, 235, 488, 493)을 갖는 것을 특징으로 하는 고체 물질 박막 제조 방법.
  17. 제 16 항에 있어서, 상기 점성은 2 센티포이즈 이하인 것을 특징으로 하는 방법.
  18. 제 16 항에 있어서, 상기 점성은 1~2 센티포이즈 사이에 있는 것을 특징으로 하는 방법.
  19. 제 1, 12, 13 또는 16 항에 있어서, 상기 고체 물질 박막(30, 50, 489)는 산화 금속을 포함하는 것을 특징으로 하는 방법.
  20. 제 1, 12, 13 또는 16 항에 있어서, 상기 고체 물질 박막(30, 50, 489)는 적층 초격자 물질을 포함하는 것을 특징으로 하는 방법.
  21. 제 1, 12, 13 또는 16 항에 있어서, 상기 고체 물질 박막(30, 50, 236, 492)은 실리콘 디옥사이드를 포함하는 것을 특징으로 하는 방법.
  22. 제 1, 12, 13 또는 16 항에 있어서, 상기 고체 물질 박막(30, 50, 236, 492)은 실리콘 글래스를 포함하는 것을 특징으로 하는 방법.
  23. 제 1, 12, 13 또는 16 항에 있어서, 상기 전구물질 액체는 금속 화합물을 포함하는 것을 특징으로 하는 방법.
  24. 제 23 항에 있어서, 상기 금속 화합물은 금속 2-에틸헥사노에이트 및 금속 2-메톡시에톡사이드로 이루어진 그룹으로부터 선택되는 것을 특징으로 하는 방법.
  25. 제 1, 12, 13 또는 16 항에 있어서, 상기 전구물질 액체는 알콕사이드, 카르복실레이트, 및 그들의 조합으로 이루어진 그룹으로부터 선택된 화합물을 포함하는 것을 특징으로 하는 방법.
  26. 제 1, 12, 13 또는 16 항에 있어서, 상기 전구물질 액체는 용매를 포함하고, 상기 용매는 알콜, 방향족 탄화수소, 및 에스테르로 이루어진 그룹으로부터 선택되는 것을 특징으로 하는 방법.
  27. 제 26 항에 있어서, 상기 용매는 크실렌, 2-메톡시에탄올, n-부틸 아세테이트, 1,4-디옥산, 메탄올 및 메틸 에틸 케톤으로 이루어진 그룹으로부터 선택되는 것을 특징으로 하는 방법.
  28. 제 1, 12, 13 또는 16 항에 있어서, 상기 처리 단계는 진공에 노출, 자외선에 노출, 적외선에 노출, 전기적 극성, 건조, 가열, 베이킹, 급속한 열 처리, 및 어닐링으로 이루어진 그룹으로부터 선택된 공정을 포함하는 것을 특징으로 하는 방법.
  29. 제 1, 12, 13 또는 16 항에 있어서, 상기 처리 단계는 상기 기판을 포함하는 증착 챔버(520)에서 서브-대기압을 유지하는 것을 포함하는 것을 특징으로 하는 방법.
  30. 제 1, 12, 13 또는 16 항에 있어서, 상기 도포 단계는 상기 기판상에 상기 전구물질 박막을 스핀-코팅하는 단계를 포함하는 것을 특징으로 하는 방법.
  31. 제 1, 12, 13 또는 16 항에 있어서, 상기 기판을 제공하는 단계는 봉합된 증착 챔버(520) 내에 기판을 위치시키는 것을 포함하고; 상기 도포 단계는 상기 전구물질 액체의 연무를 생성하는 단계, 및 기판상에 상기 전구물질을 형성하도록 상기 증착 챔버(520)을 통하여 상기 연무를 유동시키는 단계를 포함하는 것을 특징으로하는 방법.
  32. 고체 물질의 박막(30, 50, 236, 489, 492) 제조 장치에 있어서, 증착 챔버 (520) 및 상기 증착 챔버(520)과 유체 소통하게 되어 있는 배출 어셈블리(523); 제 1 액체 원(514), 제 2 액체 원(534), 및 연무 생성기 (544); 상기 제 1 액체 원(514) 및 상기 연무 생성기 (544) 사이에 연결된 제 1 용적 유속 제어기(515), 및 상기 제 2 액체 원(534) 및 상기 연무 생성기 (544) 사이에 연결된 제 2 용적 유속 제어기(535); 상기 증착 챔버(520)과 유체 소통하게 되어 있는 상기 연무 생성기 (544)를 포함하는 것을 특징으로 하는 고체 물질 제조 장치.
  33. 제 32 항에 있어서, 상기 용적 유속 제어기 (515, 535) 및 상기 연무 생성기 (544) 사이에서 혼합 챔버를 더 포함하는 것을 특징으로 하는 장치.
  34. 제 32 항에 있어서, 상기 제 1 액체는 용매이고 상기 제 2 액체는 알콕사이드, 카르복실레이트 및 그들의 조합으로 이루어진 그룹으로부터 선택된 화합물을 함유하는 것을 특징으로 하는 장치.
KR1020017009851A 1999-02-03 1999-12-14 액체 점성 및 다른 전구체 특성의 선택에 의한 액체증착의 개선 KR20010110429A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/243,254 US6413883B1 (en) 1996-03-04 1999-02-03 Method of liquid deposition by selection of liquid viscosity and other precursor properties
US09/243,254 1999-02-03
PCT/US1999/029675 WO2000046849A1 (en) 1999-02-03 1999-12-14 Improvement of liquid deposition by selection of liquid viscosity and other precursor properties

Publications (1)

Publication Number Publication Date
KR20010110429A true KR20010110429A (ko) 2001-12-13

Family

ID=22917965

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017009851A KR20010110429A (ko) 1999-02-03 1999-12-14 액체 점성 및 다른 전구체 특성의 선택에 의한 액체증착의 개선

Country Status (7)

Country Link
US (2) US6413883B1 (ko)
EP (1) EP1153427A1 (ko)
JP (1) JP3610013B2 (ko)
KR (1) KR20010110429A (ko)
CN (1) CN1398426A (ko)
TW (1) TW434699B (ko)
WO (1) WO2000046849A1 (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8749054B2 (en) 2010-06-24 2014-06-10 L. Pierre de Rochemont Semiconductor carrier with vertical power FET module
US6531325B1 (en) * 2002-06-04 2003-03-11 Sharp Laboratories Of America, Inc. Memory transistor and method of fabricating same
JP5008869B2 (ja) * 2002-11-13 2012-08-22 日本曹達株式会社 金属−酸素結合を有する分散質、金属酸化物膜、及び単分子膜
GB0303070D0 (en) * 2003-02-11 2003-03-19 Univ Nottingham A novel method of light assisted fabrication of materials in liquid media
US7405698B2 (en) 2004-10-01 2008-07-29 De Rochemont L Pierre Ceramic antenna module and methods of manufacture thereof
US8350657B2 (en) 2005-06-30 2013-01-08 Derochemont L Pierre Power management module and method of manufacture
WO2007005642A2 (en) 2005-06-30 2007-01-11 Derochemont L Pierre Electrical components and method of manufacture
US7622378B2 (en) 2005-11-09 2009-11-24 Tokyo Electron Limited Multi-step system and method for curing a dielectric film
US8354294B2 (en) * 2006-01-24 2013-01-15 De Rochemont L Pierre Liquid chemical deposition apparatus and process and products therefrom
US7763917B2 (en) * 2006-01-24 2010-07-27 De Rochemont L Pierre Photovoltaic devices with silicon dioxide encapsulation layer and method to make same
US8956457B2 (en) * 2006-09-08 2015-02-17 Tokyo Electron Limited Thermal processing system for curing dielectric films
JP4937772B2 (ja) * 2007-01-22 2012-05-23 東京エレクトロン株式会社 基板の処理方法
US20090075491A1 (en) * 2007-09-13 2009-03-19 Tokyo Electron Limited Method for curing a dielectric film
US20090226695A1 (en) * 2008-03-06 2009-09-10 Tokyo Electron Limited Method for treating a dielectric film with infrared radiation
US20090226694A1 (en) * 2008-03-06 2009-09-10 Tokyo Electron Limited POROUS SiCOH-CONTAINING DIELECTRIC FILM AND A METHOD OF PREPARING
US7977256B2 (en) * 2008-03-06 2011-07-12 Tokyo Electron Limited Method for removing a pore-generating material from an uncured low-k dielectric film
US7959598B2 (en) 2008-08-20 2011-06-14 Asante Solutions, Inc. Infusion pump systems and methods
US20100065758A1 (en) * 2008-09-16 2010-03-18 Tokyo Electron Limited Dielectric material treatment system and method of operating
US20100068897A1 (en) * 2008-09-16 2010-03-18 Tokyo Electron Limited Dielectric treatment platform for dielectric film deposition and curing
US20100067886A1 (en) * 2008-09-16 2010-03-18 Tokyo Electron Limited Ir laser optics system for dielectric treatment module
US8895942B2 (en) * 2008-09-16 2014-11-25 Tokyo Electron Limited Dielectric treatment module using scanning IR radiation source
US8922347B1 (en) 2009-06-17 2014-12-30 L. Pierre de Rochemont R.F. energy collection circuit for wireless devices
US8952858B2 (en) 2009-06-17 2015-02-10 L. Pierre de Rochemont Frequency-selective dipole antennas
US8242460B2 (en) * 2010-03-29 2012-08-14 Tokyo Electron Limited Ultraviolet treatment apparatus
US8552708B2 (en) 2010-06-02 2013-10-08 L. Pierre de Rochemont Monolithic DC/DC power management module with surface FET
US9023493B2 (en) 2010-07-13 2015-05-05 L. Pierre de Rochemont Chemically complex ablative max-phase material and method of manufacture
CN109148425B (zh) 2010-08-23 2022-10-04 L·皮尔·德罗什蒙 具有谐振晶体管栅极的功率场效应晶体管
US9123768B2 (en) 2010-11-03 2015-09-01 L. Pierre de Rochemont Semiconductor chip carriers with monolithically integrated quantum dot devices and method of manufacture thereof
EP3374905A1 (en) 2016-01-13 2018-09-19 Bigfoot Biomedical, Inc. User interface for diabetes management system
CN113101448B (zh) 2016-01-14 2024-01-23 比格福特生物医药公司 调整胰岛素输送速率的系统
US11027063B2 (en) 2017-01-13 2021-06-08 Bigfoot Biomedical, Inc. Insulin delivery methods, systems and devices
USD874471S1 (en) 2017-06-08 2020-02-04 Insulet Corporation Display screen with a graphical user interface
USD928199S1 (en) 2018-04-02 2021-08-17 Bigfoot Biomedical, Inc. Medication delivery device with icons
USD920343S1 (en) 2019-01-09 2021-05-25 Bigfoot Biomedical, Inc. Display screen or portion thereof with graphical user interface associated with insulin delivery
USD977502S1 (en) 2020-06-09 2023-02-07 Insulet Corporation Display screen with graphical user interface

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4946710A (en) 1987-06-02 1990-08-07 National Semiconductor Corporation Method for preparing PLZT, PZT and PLT sol-gels and fabricating ferroelectric thin films
US5456945A (en) 1988-12-27 1995-10-10 Symetrix Corporation Method and apparatus for material deposition
US5614252A (en) 1988-12-27 1997-03-25 Symetrix Corporation Method of fabricating barium strontium titanate
US6056994A (en) * 1988-12-27 2000-05-02 Symetrix Corporation Liquid deposition methods of fabricating layered superlattice materials
US5316579A (en) 1988-12-27 1994-05-31 Symetrix Corporation Apparatus for forming a thin film with a mist forming means
US5658387A (en) 1991-03-06 1997-08-19 Semitool, Inc. Semiconductor processing spray coating apparatus
US6110531A (en) * 1991-02-25 2000-08-29 Symetrix Corporation Method and apparatus for preparing integrated circuit thin films by chemical vapor deposition
US5434102A (en) * 1991-02-25 1995-07-18 Symetrix Corporation Process for fabricating layered superlattice materials and making electronic devices including same
US5759923A (en) 1991-02-25 1998-06-02 Symetrix Corporation Method and apparatus for fabricating silicon dioxide and silicon glass layers in integrated circuits
US5468684A (en) 1991-12-13 1995-11-21 Symetrix Corporation Integrated circuit with layered superlattice material and method of fabricating same
JP3407204B2 (ja) 1992-07-23 2003-05-19 オリンパス光学工業株式会社 強誘電体集積回路及びその製造方法
US5540959A (en) * 1995-02-21 1996-07-30 Howard J. Greenwald Process for preparing a coated substrate
FR2740608B1 (fr) 1995-10-25 1997-12-19 Giat Ind Sa Procede pour deposer un revetement de protection sur les composants d'une carte electronique
US6143063A (en) * 1996-03-04 2000-11-07 Symetrix Corporation Misted precursor deposition apparatus and method with improved mist and mist flow

Also Published As

Publication number Publication date
CN1398426A (zh) 2003-02-19
EP1153427A1 (en) 2001-11-14
JP3610013B2 (ja) 2005-01-12
TW434699B (en) 2001-05-16
JP2002536831A (ja) 2002-10-29
WO2000046849A1 (en) 2000-08-10
US20020092472A1 (en) 2002-07-18
US6830623B2 (en) 2004-12-14
US6413883B1 (en) 2002-07-02

Similar Documents

Publication Publication Date Title
KR20010110429A (ko) 액체 점성 및 다른 전구체 특성의 선택에 의한 액체증착의 개선
US5759923A (en) Method and apparatus for fabricating silicon dioxide and silicon glass layers in integrated circuits
US6056994A (en) Liquid deposition methods of fabricating layered superlattice materials
JP3788628B2 (ja) ヘキサメチル―ジシラザンを用いる薄膜の液体源形成
US5614252A (en) Method of fabricating barium strontium titanate
EP0885315B1 (en) Misted precursor deposition apparatus and method with improved mist and mist flow
JP2001148380A (ja) 半導体デバイスにメタル窒化物膜を統合するための方法及び装置
KR20010052799A (ko) 유전체층을 형성하기 위한 방법 및 장치
US7176105B2 (en) Dielectric gap fill with oxide selectively deposited over silicon liner
US6448190B1 (en) Method and apparatus for fabrication of integrated circuit by selective deposition of precursor liquid
JP2006522352A (ja) 基板上への層の堆積法
US6136729A (en) Method for improving semiconductor dielectrics
JP3286002B2 (ja) 薄膜形成装置
US6890768B2 (en) Method of making layered superlattice material with ultra-thin top layer
US7105459B2 (en) Method for forming thin film
EP1432028A1 (en) Production method for semiconductor device
WO2003003440A1 (en) Semiconductor device and production method therefor
JP2781299B2 (ja) 薄膜製造方法及び薄膜製造装置
JPH05140747A (ja) 膜形成装置およびこの装置を用いた膜形成方法
JP2003324100A (ja) 強誘電体膜の形成方法
JP2002284528A (ja) 強誘電体薄膜の製造方法および強誘電体薄膜を用いた電子デバイスの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application