KR100674020B1 - 얼라인용 패널, 씨오에프 및 얼라인 판단 방법 - Google Patents

얼라인용 패널, 씨오에프 및 얼라인 판단 방법 Download PDF

Info

Publication number
KR100674020B1
KR100674020B1 KR1020040114621A KR20040114621A KR100674020B1 KR 100674020 B1 KR100674020 B1 KR 100674020B1 KR 1020040114621 A KR1020040114621 A KR 1020040114621A KR 20040114621 A KR20040114621 A KR 20040114621A KR 100674020 B1 KR100674020 B1 KR 100674020B1
Authority
KR
South Korea
Prior art keywords
panel
alignment
scan
data
seaf
Prior art date
Application number
KR1020040114621A
Other languages
English (en)
Other versions
KR20060075737A (ko
Inventor
신동욱
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020040114621A priority Critical patent/KR100674020B1/ko
Publication of KR20060075737A publication Critical patent/KR20060075737A/ko
Application granted granted Critical
Publication of KR100674020B1 publication Critical patent/KR100674020B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 1개의 얼라인 키를 이용하여 패널과 씨오에프의 얼라인 형성하는 얼라인용 패널에 관한 것이다. 유기 전계 발광 소자를 형성하기 위한 본딩 공정시 에이씨에프 테이프를 통하여 씨오에프와 연결되는 얼라인용 패널은 셀부, 데이터 라인들, 스캔 라인들 및 패널 얼라인 키를 포함한다. 상기 셀부는 복수의 픽셀들을 포함한다. 상기 데이터 라인들은 상기 셀부로부터 도출되며, 상기 씨오에프의 데이터 전극들과 각기 연결된다. 상기 스캔 라인들은 상기 셀부로부터 도출되며, 상기 씨오에프의 스캔 전극들과 각기 연결된다. 상기 패널 얼라인 키는 상기 데이터 라인들과 상기 스캔 라인들 사이에 위치한다. 상기 얼라인용 패널은 하나의 얼라인 키를 포함하므로, 라인들의 피치들이 넓어질 수 있다.
패널, 씨오에프, 얼라인, 에이씨에프 테잎

Description

얼라인용 패널, 씨오에프 및 얼라인 판단 방법{PANEL AND COF FOR ALIGNING AND METHOD OF DETERMINATING ALIGN OF THE PANEL AND COF}
도 1a는 종래의 얼라인용 패널 및 씨오에프를 도시한 사시도이다.
도 1b는 종래의 본딩 공정시 얼라인 판단 방법을 도시한 도면이다.
도 2a는 본 발명의 바람직한 일 실시예에 따른 얼라인용 패널 및 얼라인용 씨오에프를 도시한 사시도이다.
도 2b는 본 발명의 바람직한 일 실시예에 따른 본딩 공정시 얼라인 판단 방법을 도시한 도면이다.
본 발명은 얼라인용 패널, 씨오에프 및 얼라인 판단 방법에 관한 것으로, 더욱 상세하게는 패널 및 씨오에프에 각기 1개씩 포함된 얼라인 키들을 이용하여 상기 패널과 씨오에프의 얼라인 형성을 판단하는 얼라인용 패널, 씨오에프 및 얼라인 판단 방법에 관한 것이다.
유기 전계 발광 소자 형성시, 패널과 씨오에프를 연결하는 본딩 공정이 수행 되어진다.
도 1a는 종래의 얼라인용 패널 및 씨오에프를 도시한 사시도이다. 또한, 도 1b는 종래의 본딩 공정시 얼라인 판단 방법을 도시한 도면이다.
도 1a를 참조하면, 본딩 공정시 패널(100)의 라인들(108 및 112)과 씨오에프(Chip On Film: 104, COF)는 에이씨에프 테이프(ACF tape, 102)를 이용함에 의해 연결된다.
이 경우, 패널(100)과 씨오에프(104)를 정확하게 얼라인시킨 후 연결시키기 위하여, 패널(100)과 씨오에프(104)에 각기 2개의 얼라인 키들(116 및 126)이 형성되었다.
패널(100)과 씨오에프(104)가 본딩 공정에 의해 정상적으로 연결된 경우, 얼라인 키들(116 및 126)이 도 1b에 도시된 바와 같이 결합된다.
이 경우, 집적회로칩(120)으로부터 씨오에프(104)의 전극들(122 및 124)을 통하여 라인들(108 및 112)에 스캔 신호들 및 데이터 신호들이 제공된다.
반면에, 패널(100)과 씨오에프(104)가 정상적으로 연결되지 못한 경우, 얼라인 키들(116 및 126)이 정확하게 결합되지 못하고 어긋나게 된다.
즉, 종래의 얼라인 판단 방법은 얼라인 키들(116 및 126)의 결합을 보고 얼라인이 정확하게 형성되었는 지의 여부를 판단한다. 여기서, 패널(100)은 기판 위에 형성되어 있고, 상기 기판의 하부에 2개의 모니터링 장치들이 형성되어 패널(100)과 씨오에프(104)의 얼라인 형성의 정확성을 판단한다.
또한, 본딩 공정이 수행되어진 후 패널(100)과 씨오에프(104)의 연결 정도를 판단하기 위하여, 패널(100)과 씨오에프(104)에 각기 2개의 도전볼 측정부들(118 및 128)이 형성된다.
도전볼 측정부들(118 및 128)에 본딩 공정이 행하여진 경우, 도 1b에 도시된 바와 같이 에이씨에프 테이프(102)에 포함된 원형 도전볼들이 도전볼 측정부들(118 및 128) 사이에서 타원형으로 변형된다.
이 때, 씨오에프(104)의 도전볼 측정부들(128)이 투명한 재질로 이루어졌으므로, 검사자는 씨오에프(104)의 도전볼 측정부들(128)을 통하여 상기 도전볼들의 찌그러짐 정도를 파악한다.
이상에서 살펴본 바와 같이, 종래의 얼라인 판단 방법에서는 패널(100) 및 씨오에프(104)에 각기 2개의 얼라인 키들(116 및 126)이 각기 요구되므로, 데이터 라인들(108) 사이의 공간, 즉 피치가 좁게 형성되고 스캔 라인들(112)의 피치가 좁게 형성된다. 또한, 얼라인 판단을 위하여 2개의 모니터링 장치들이 요구되어 생산비가 증가된다.
그러므로, 라인들의 피치를 넓히고 얼라인 판단을 위한 생산비를 감소시킬 수 있는 얼라인용 패널, 씨오에프 및 얼라인 판단 방법이 요구된다.
본 발명의 목적은 각기 1개의 얼라인 키를 이용하여 얼라인하는 패드, 씨오에프 및 얼라인 판단 방법을 제공하는 것이다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명의 바람직한 일 실시예에 따른 유기 전계 발광 소자를 형성하기 위한 본딩 공정시 에이씨에프 테이프를 통하여 씨오에프와 연결되는 얼라인용 패널은 셀부, 데이터 라인들, 스캔 라인들 및 패널 얼라인 키를 포함한다. 상기 셀부는 복수의 픽셀들을 포함한다. 상기 데이터 라인들은 상기 셀부로부터 도출되며, 상기 씨오에프의 데이터 전극들과 각기 연결된다. 상기 스캔 라인들은 상기 셀부로부터 도출되며, 상기 씨오에프의 스캔 전극들과 각기 연결된다.
본 발명의 바람직한 일 실시예에 따른 유기 전계 발광 소자를 형성하기 위한 본딩 공정시 에이씨에프 테이프를 통하여 패널과 연결되는 얼라인용 씨오에프는 데이터 전극부, 스캔 전극부 및 씨오에프 얼라인 키를 포함한다. 상기 데이터 전극부는 상기 패널의 데이터 라인들과 연결된다. 상기 스캔 전극부는 상기 패널의 스캔 라인들과 연결된다. 상기 씨오에프 얼라인 키는 상기 데이터 전극부와 상기 스캔 전극부 사이에 위치한다.
본 발명의 바람직한 일 실시예에 따른 데이터 라인들과 스캔 라인들 사이에 위치하는 패널 얼라인 키를 포함하는 패널과 데이터 전극부와 스캔 전극부 사이에 위치하는 씨오에프 얼라인 키를 포함하는 씨오에프를 연결시키는 본딩 공정시 얼라인을 판단하는 방법은 상기 패널과 상기 씨오에프 사이에 에이씨에프 테이프를 위치시키는 단계; 순차적으로 위치한 상기 패널, 상기 에이씨에프 테이프 및 상기 씨오에프에 열을 가하여 상기 패널 얼라인 키와 상기 씨오에프 얼라인 키를 결합시키는 단계; 및 상기 패널 얼라인 키와 씨오에프 키의 결합을 모니터링하여 얼라인을 판단하는 단계를 포함한다.
본 발명에 따른 얼라인용 패널, 씨오에프 및 얼라인 판단 방법은 패널과 씨오에프의 중앙부에 각기 하나의 얼라인 키를 포함하므로, 라인들의 피치들이 넓어질 수 있다.
또한, 본 발명에 따른 얼라인용 패널, 씨오에프 및 얼라인 판단 방법은 패널과 씨오에프의 중앙부에 각기 하나의 얼라인 키를 포함하므로, 상기 패널과 상기 씨오에프의 결합을 확인하기 위한 모니터링 장치의 수가 감소된다.
이하에서는 첨부된 도면들을 참조하여 본 발명에 따른 얼라인용 패널, 얼라인용 씨오에프 및 본딩공정시 얼라인 판단 방법의 바람직한 실시예들을 자세히 설명하도록 한다.
도 2a는 본 발명의 바람직한 일 실시예에 따른 얼라인용 패널 및 얼라인용 씨오에프를 도시한 사시도이다. 또한, 도 2b는 본 발명의 바람직한 일 실시예에 따른 본딩 공정시 얼라인 판단 방법을 도시한 도면이다.
도 2a를 참조하면, 패널(200)은 유기 전계 발광 소자 패널로서, 셀부(206), 데이터 라인들(208), 스캔 라인들(212), 얼라인 키(216) 및 패널 도전볼 측정부(218)를 포함한다.
패널(200)은 기판(10) 위에 형성되어 있다.
셀부(206)는 인듐주석산화물층들(Indium Tin Oxide Films, ITO층들)과 금속전극층들이 교차하는 영역에 형성되는 복수의 픽셀들을 포함한다.
데이터 라인들(208)은 상기 ITO층들에 각기 결합되며, 본딩 공정 후 집적회 로칩(220)으로부터 데이터 신호들을 수신한다. 여기서, 상기 본딩 공정은 패널(200)과 씨오에프(Chip On Film: 204, COF)를 연결시키는 공정을 의미한다.
또한, 데이터 라인들(208)은 집적회로칩(220)으로부터 제공되는 데이터 신호들을 상기 ITO층들에 전송한다.
스캔 라인들(212)은 상기 금속전극층들에 각기 결합되며, 본딩 공정 후 집적회로칩(220)으로부터 스캔 신호들을 수신한다.
또한, 스캔 라인들(212)은 집적회로칩(220)으로부터 제공되는 스캔 신호들을 상기 금속전극층들에 전송한다.
데이터 라인들(208)과 스캔 라인들(212)은 각기 종단에 데이터 패드(210)와 스캔 패드(214)를 포함한다.
패널 얼라인 키(216)는 도 2a에 도시된 바와 같이 데이터 라인들(208)과 스캔 라인들(212) 사이에 위치하고, 본딩 공정시 패널(200)과 씨오에프(204)의 얼라인(align)을 형성하기 위한 부분이다.
패널 도전볼 측정부(218)는 도 2a에 도시된 바와 같이 데이터 라인들(208)과 스캔 라인들(212) 사이에 위치하고, 본딩 공정시 에이씨에프 테이프(ACF tape, 202)에 포함된 원형 도전볼의 찌그러짐을 검출하여 패널(200)과 씨오에프(204)의 연결 정도를 판단한다.
씨오에프(204)는 집적회로칩(220), 데이터 전극부(222), 스캔 전극부(224), 씨오에프 얼라인 키(226) 및 씨오에프 도전볼 측정부(228)를 포함한다.
데이터 전극부(222)는 도전체인 복수의 데이터 전극들을 포함하며, 상기 데 이터 전극들은 데이터 패드들(210)에 각기 대응한다. 그런 후, 본딩 공정시 상기 데이터 전극들이 데이터 패드들(210)에 연결된다.
스캔 전극부(224)는 도전체인 복수의 스캔 전극들을 포함하며, 상기 스캔 전극들은 스캔 패드들(214)에 각기 대응한다. 그런 후, 본딩 공정시 상기 스캔 전극들이 스캔 패드들(214)에 연결된다.
집적회로칩(220)은 본딩 공정 후 상기 데이터 신호들을 상기 데이터 전극들과 데이터 라인들(208)을 통하여 상기 ITO층들에 제공하고, 상기 스캔 신호들을 상기 스캔 전극들과 스캔 라인들(212)을 통하여 상기 금속전극층들에 제공한다.
씨오에프 얼라인 키(226)는 데이터 전극부(222)와 스캔 전극부(224) 사이에 위치하고, 본딩 공정시 패널(200)과 씨오에프(204)의 얼라인(align)을 형성하기 위한 부분이다.
씨오에프 도전볼 측정부(228)는 데이터 전극부(222)와 스캔 전극부(224) 사이에 위치하고, 본딩 공정시 에이씨에프 테이프(202)에 포함된 도전볼의 찌그러짐을 검출하여 패널(200)과 씨오에프(204)의 연결 정도를 판단한다. 여기서, 씨오에프 도전볼 측정부(228)는 투명한 재질로 이루어진다.
이하, 본딩 공정시 얼라인을 판단하는 방법에 대하여 상술하겠다.
패널(200), 에이씨에프 테이프(202) 및 씨오에프(204)가 도 2a에 도시된 바와 같이 순차적으로 위치한다.
이어서, 열과 압력이 순차적으로 위치한 패널(200), 에이씨에프 테이프(202) 및 씨오에프(204)에 가해진다.
그 결과, 패널(200)과 씨오에프(204)가 에이씨에프 테이프(202)에 의해 연결된다.
상세하게는, 패드들(210 및 214)이 에이씨에프 테이프(202)에 의해 상기 전극들과 연결되고, 패드들(210 및 214)과 상기 전극들 사이에는 원형 도전볼들이 타원형으로 변형된다. 여기서, 상기 도전볼들이 도전체이므로, 패드들(210 및 214)과 상기 전극들은 각기 결합하여 도전체들을 형성한다.
이 때, 패널(200)과 씨오에프(204)가 정상적으로 결합된 경우, 얼라인 키들(216 및 226)이 도 2b에 도시된 바와 같이 정확하게 결합된다.
반면에, 패널(200)과 씨오에프(204)가 정상적으로 결합되지 못한 경우, 얼라인 키들(216 및 226)이 결합되지 못하고 어긋나게 된다.
이러한 얼라인 형성의 확인은 기판(240)의 하부에 설치된 모니터링 장치(미도시)를 통하여 확인할 수 있다.
또한, 본딩 공정이 수행되면, 도전볼 측정부들(218 및 228) 사이에 도 2b에 도시된 바와 같이 도전볼들이 보여진다. 즉, 씨오에프 도전볼 측정부(228)이 투명하므로, 검사자는 씨오에프 도전볼 측정부(228)를 통하여 상기 도전볼의 찌그러짐 정도를 파악할 수 있다.
위에서 상술한 바와 같이, 본 발명의 얼라인 판단 방법은 패널(200) 및 씨오에프(204)의 중앙부에 위치한 얼라인 키들(216 및 226)을 이용하여 패널(200)과 씨오에프(204)가 본딩 공정시 정확하게 얼라인되었는 지의 여부를 판단한다.
즉, 본 발명의 얼라인 판단 방법에서는 2개의 얼라인 키들이 요구되는 종래 의 얼라인 판단 방법에서와 달리 패널(200) 및 씨오에프(204)에 각기 하나씩의 얼라인 키(216 및 226)만이 요구된다.
그러므로, 패널(200) 및 씨오에프(204)는 종래의 패널 및 씨오에프보다 하나의 얼라인 키만큼 여유 공간을 가진다.
따라서, 패널(200)의 데이터 라인들(208) 사이의 공간, 즉 피치(pitch)가 종래의 데이터 라인 피치보다 넓어질 수 있고, 스캔 라인들(212)의 피치가 종래의 스캔 라인 피치보다 넓어질 수 있다.
그 결과, 패널(200)과 씨오에프(204)의 결합강도가 강해진다. 왜냐하면, 패널(200)과 씨오에프(204)의 결합강도는 상기 피치들의 넓이에 비례하기 때문이다.
게다가, 본 발명의 패널(200) 및 씨오에프(204)가 각기 하나씩의 얼라인 키(216 및 226)만을 가지므로, 2개의 모니터링 장치들이 필요하던 종래의 얼라인 판단 방법과 달리 1개의 모니터링 장치를 통하여 패널(200)과 씨오에프(204)의 얼라인을 확인할 수 있다.
더욱이, 유기 전계 발광 소자가 피치의 간격을 넓히지 않고 하나의 얼라인 키 공간만큼 데이터 라인들을 더 형성하는 경우, 상기 유기 전계 발광 소자의 해상도가 증가될 수 있다.
상기한 본 발명의 바람직한 실시예는 예시의 목적을 위해 개시된 것이고, 본 발명에 대한 통상의 지식을 가지는 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가가 가능할 것이며, 이러한 수정, 변경 및 부가는 하기의 특허 청구범위에 속하는 것으로 보아야 할 것이다.
이상에서 설명한 바와 같이, 본 발명에 따른 얼라인용 패널, 씨오에프 및 얼라인 판단 방법은 패널과 씨오에프의 중앙부에 각기 하나의 얼라인 키를 포함하므로, 라인들의 피치들이 넓어질 수 있는 장점이 있다.
또한, 본 발명에 따른 얼라인용 패널, 씨오에프 및 얼라인 판단 방법은 패널과 씨오에프의 중앙부에 각기 하나의 얼라인 키를 포함하므로, 상기 패널과 상기 씨오에프의 결합을 확인하기 위한 모니터링 장치의 수가 감소하는 장점이 있다.

Claims (6)

  1. 유기 전계 발광 소자를 형성하기 위한 본딩 공정시 에이씨에프 테이프를 통하여 씨오에프와 연결되는 얼라인용 패널에 있어서,
    복수의 픽셀들을 포함하는 셀부;
    상기 셀부로부터 도출되며, 상기 씨오에프의 데이터 전극들과 각기 연결되는 데이터 라인들;
    상기 셀부로부터 도출되며, 상기 씨오에프의 스캔 전극들과 각기 연결되는 스캔 라인들; 및
    상기 데이터 라인들과 상기 스캔 라인들 사이에 위치하는 패널 얼라인 키를 포함하는 것을 특징으로 하는 얼라인용 패널.
  2. 제 1 항에 있어서, 상기 얼라인용 패널은 상기 본딩 공정시 상기 데이터 라인들과 상기 스캔 라인들 사이에 상기 에이씨에프 테이프에 포함된 도전볼의 찌그럼짐을 판별하기 위한 패널 도전볼 측정부를 더 포함하는 것을 특징으로 하는 얼라인용 패널.
  3. 유기 전계 발광 소자를 형성하기 위한 본딩 공정시 에이씨에프 테이프를 통하여 패널과 연결되는 얼라인용 씨오에프에 있어서,
    상기 패널의 데이터 라인들과 연결되는 데이터 전극부;
    상기 패널의 스캔 라인들과 연결되는 스캔 전극부; 및
    상기 데이터 전극부와 상기 스캔 전극부 사이에 위치하는 씨오에프 얼라인 키를 포함하는 것을 특징으로 하는 얼라인용 씨오에프.
  4. 제 3항에 있어서, 상기 얼라인용 씨오에프는 상기 본딩 공정시 상기 데이터 전극부와 상기 스캔 전극부 사이에 상기 에이씨에프 테이프에 포함된 도전볼의 찌그럼짐을 판별하기 위한 씨오에프 도전볼 측정부를 더 포함하는 것을 특징으로 하는 얼라인용 씨오에프.
  5. 데이터 라인들과 스캔 라인들 사이에 위치하는 패널 얼라인 키를 포함하는 패널과 데이터 전극부와 스캔 전극부 사이에 위치하는 씨오에프 얼라인 키를 포함하는 씨오에프를 연결시키는 본딩 공정시 얼라인을 판단하는 방법에 있어서,
    상기 패널과 상기 씨오에프 사이에 에이씨에프 테이프를 위치시키는 단계;
    순차적으로 위치한 상기 패널, 상기 에이씨에프 테이프 및 상기 씨오에프에 열 및 압력을 가하여 상기 패널 얼라인 키와 상기 씨오에프 얼라인 키를 결합시키는 단계; 및
    상기 패널 얼라인 키와 씨오에프 키의 결합을 모니터링하여 얼라인을 판단하는 단계를 포함하는 것을 특징으로 하는 본딩 공정시 얼라인을 판단하는 방법.
  6. 제 5 항에 있어서, 상기 본딩 공정시 상기 데이터 라인들과 상기 스캔 라인 들 사이에 위치하는 패널 도전볼 측정부와, 상기 데이터 전극부와 상기 스캔 전극부 사이에 위치하는 씨오에프 도전볼 측정부의 결합에 의해 상기 에이씨에프 테이프에 포함된 도전볼의 찌그러짐을 판단하는 단계를 더 포함하는 것을 특징으로 하는 본딩 공정시 얼라인을 판단하는 방법.
KR1020040114621A 2004-12-29 2004-12-29 얼라인용 패널, 씨오에프 및 얼라인 판단 방법 KR100674020B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040114621A KR100674020B1 (ko) 2004-12-29 2004-12-29 얼라인용 패널, 씨오에프 및 얼라인 판단 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040114621A KR100674020B1 (ko) 2004-12-29 2004-12-29 얼라인용 패널, 씨오에프 및 얼라인 판단 방법

Publications (2)

Publication Number Publication Date
KR20060075737A KR20060075737A (ko) 2006-07-04
KR100674020B1 true KR100674020B1 (ko) 2007-01-25

Family

ID=37168237

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040114621A KR100674020B1 (ko) 2004-12-29 2004-12-29 얼라인용 패널, 씨오에프 및 얼라인 판단 방법

Country Status (1)

Country Link
KR (1) KR100674020B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140125673A (ko) * 2013-04-19 2014-10-29 삼성디스플레이 주식회사 Cof 패키지 및 이를 포함하는 표시 장치
KR102314389B1 (ko) 2020-04-20 2021-10-19 주식회사 제이스텍 Olb 사이드 본딩 가압 얼라인 장치
KR102314387B1 (ko) 2020-04-20 2021-10-19 주식회사 제이스텍 Olb 사이드 본딩 시스템
KR20210129427A (ko) 2020-04-20 2021-10-28 주식회사 제이스텍 Olb 사이드 본딩 본압 얼라인 장치
US11703726B2 (en) 2020-07-10 2023-07-18 Samsung Display Co., Ltd. Display device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100687215B1 (ko) * 2005-04-18 2007-02-27 엘지전자 주식회사 유기 전계 발광 소자
KR102330449B1 (ko) * 2015-10-01 2021-11-26 삼성디스플레이 주식회사 표시 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030032736A (ko) * 2001-10-19 2003-04-26 삼성전자주식회사 표시기판 및 이를 갖는 액정표시장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030032736A (ko) * 2001-10-19 2003-04-26 삼성전자주식회사 표시기판 및 이를 갖는 액정표시장치

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1020030032736

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140125673A (ko) * 2013-04-19 2014-10-29 삼성디스플레이 주식회사 Cof 패키지 및 이를 포함하는 표시 장치
KR102107149B1 (ko) * 2013-04-19 2020-05-29 삼성디스플레이 주식회사 Cof 패키지 및 이를 포함하는 표시 장치
KR102314389B1 (ko) 2020-04-20 2021-10-19 주식회사 제이스텍 Olb 사이드 본딩 가압 얼라인 장치
KR102314387B1 (ko) 2020-04-20 2021-10-19 주식회사 제이스텍 Olb 사이드 본딩 시스템
KR20210129427A (ko) 2020-04-20 2021-10-28 주식회사 제이스텍 Olb 사이드 본딩 본압 얼라인 장치
US11703726B2 (en) 2020-07-10 2023-07-18 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
KR20060075737A (ko) 2006-07-04

Similar Documents

Publication Publication Date Title
TWI763783B (zh) 薄膜覆晶封裝、顯示面板及顯示裝置
US9894792B2 (en) Display panel, electronic device including the same, and bonding method thereof
US7683496B2 (en) Misalignment detection devices
US6937004B2 (en) Test mark and electronic device incorporating the same
US8008584B2 (en) Panel circuit structure
US20030053056A1 (en) Mark for visual inspection upon assembling a display
JP4628205B2 (ja) フィードバック補正方法および部品実装方法
US20070052344A1 (en) Flat panel display device and method of correcting bonding misalignment of driver IC and flat panel display
US7403257B2 (en) Liquid crystal display device and inspecting method of bonding state between liquid crystal display panel and drive IC
US20030179551A1 (en) Circuit board connection structure, method for forming the same, and display device having the circuit board connection structure
CN105575275A (zh) 显示面板及显示面板的制备方法、显示装置
JP2015049435A (ja) ドライバｉｃ、表示装置およびその検査システム
TWI767785B (zh) 顯示裝置及其製造方法
KR100674020B1 (ko) 얼라인용 패널, 씨오에프 및 얼라인 판단 방법
WO2020006946A1 (zh) 显示面板扇出走线结构及其制作方法
KR100715942B1 (ko) 얼라인미스 개량을 위한 인쇄회로기판의 제조방법 및 이를채용한 액정표시장치
JP2002329941A (ja) 配線基板の接続構造と液晶表示パネルの接続構造
JPH10209202A (ja) 液晶表示装置
KR102078773B1 (ko) 표시패널 및 이를 포함하는 전자기기
KR20110109027A (ko) 평판 표시 장치 및 그의 제조 방법
CN101170096A (zh) 电子组件及其基板
KR100649168B1 (ko) 정렬키를 이용하여 평판소자 패널에 구동 회로칩을 접속하는 방법
KR200234998Y1 (ko) 플라즈마디스플레이패널장치
JP3853729B2 (ja) フレキシブルプリント配線板の接続構造及び接続方法
KR102111718B1 (ko) 표시패널 및 이를 포함하는 전자기기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 14