KR100673927B1

KR100673927B1 - 전자 기기 및 그 제어 방법

Info

Publication number: KR100673927B1
Application number: KR1020050105420A
Authority: KR
Inventors: 히데노리 나카무라; 신지 나카미야
Original assignee: 세이코 엡슨 가부시키가이샤
Priority date: 2004-11-29
Filing date: 2005-11-04
Publication date: 2007-01-25
Also published as: JP4353081B2; US20060129883A1; EP1662357B1; KR20060059807A; EP1662357A2; JP2006153669A; CN100365540C; US7660975B2; EP1662357A3; CN1782952A

Abstract

제어 유닛의 이상한 제어 처리를 회피할 수 있고, 혹은 제어 유닛의 이상한 제어 처리가 생겨도 그 처리를 신속하게 중단시킬 수 있는 전자 기기 및 제어 방법을 제공한다.

제어 유닛과, 이 제어 유닛에 의해 동작이 제어되는 주변 회로와, 이들 제어 유닛 및 주변 회로에 동작 전력을 공급하는 충전 전지를 구비하는 전자 기기에 있어서, 제어 유닛으로의 공급 전압이 제어 유닛의 동작 보증 전압(V1) 이하이고, 또한, 제어 유닛이 동작을 시작하는 개시 전압(VX) 이상인 동안(시각 t1∼t4의 사이)에, 제어 유닛에 대하여 초기화 신호(RT4)를 연속적으로 출력하도록 하였다.

Description

전자 기기 및 그 제어 방법{ELECTRONIC DEVICE AND CONTROL METHOD THEREOF}

도 1은 본 발명의 전자 기기의 일 실시형태에 따른 태양 충전식 전파 시계의 개요 구성을 도시하는 블록도.

도 2는 마이크로 컴퓨터의 구성을 도시하는 블록도.

도 3은 마이크로 컴퓨터의 동작의 설명에 제공하는 도면.

도 4는 마이크로 컴퓨터의 동작의 설명에 제공하는 타이밍 차트.

<도면의 주요 부분에 대한 부호의 설명>

10 : 태양 충전식 전파 시계(전자 기기)

100 : 마이크로 컴퓨터(제어 유닛)

20 : 태양 패널(전력 공급 장치)

30 : 2차 축전지(충전 전지)

40 : 전원 콘덴서

50 : 수신 IC

60 : 시계 표시 장치(시계 표시 수단)

70 : 표시 장치

80 : 조작 검출부

90 : 수정 진동자

110 : 정전압 구동 회로

120 : 전원 제어 회로

200 : CPU(제어 유닛)

201 : ROM

202 : RAM

210 : 클럭 제어 회로(클럭 제어 수단)

211 : HALT 검출 회로(HALT 검출 수단)

212 : 플립플롭

213, 600, 610 : OR 회로

214 : AND 회로

300 : 주변 회로

310 : 스톱워치 제어 회로

311 : 타이머 제어 회로(계시 수단)

312 : 모터 제어 회로

313 : 입력 포트 제어 회로

314 : 입출력 포트 제어 회로

320 : 워치독 타이머(이상 검출 수단)

400 : 충전 제어 회로(충전 제어 수단)

410 : 정전압 발생 회로

420 : 전압 검출 회로

430 : 즉시 스타트 회로(공급 전압 상승 수단)

431 : 다이오드(전압 발생 수단)

432 : 트랜지스터·스위치

520 : 제4 리셋 회로(연속 초기화 수단)

RT1, RT2, RT3B, RT4 : 리셋 신호(초기화 신호)

본 발명은 제어 유닛과, 이 제어 유닛에 의해 동작이 제어되는 주변 회로와, 이들 제어 유닛 및 주변 회로에 동작 전력을 공급하는 충전 전지를 구비하는 전자 기기 및 그 제어 방법에 관한 것이다.

종래부터, 마이크로 컴퓨터를 사용한 CPU 방식의 전자 시계가 알려져 있다. 이 종류의 CPU 방식의 전자 시계는 CPU(제어 유닛), ROM 및 RAM과 시스템 클럭을 생성하는 발진 회로, CPU에 의해 제어되는 시계 구동 회로 및 인터럽트를 발생하는 각종 회로로 이루어지는 주변 회로를 구비하고 있다.

이 종류의 전자 시계에서는 리셋 입력이 있는 경우, 예컨대, 사용자가 리셋 조작을 행한 경우, 전원 온(전지 교환)을 검지한 경우, 및 시계의 덮개를 열었을 때에 노출되는 리셋 단자에 리셋 입력이 있는 경우에, CPU에 대하여 초기화 신호를 출력하는 리셋 발생 회로를 구비한 것이 있다(예컨대, 일본 특허 공개 공보 평6-161608호).

그런데, CPU 방식의 전자 기기에 있어서는 주변 회로가 CPU(제어 유닛)의 동작 보증 전압(V1)보다도 낮은 전압(V2)에서도 동작하기 때문에, 전지 잔량이 전압(V1∼V2) 사이에서는 주변 회로는 동작하지만, CPU가 이상한 제어 처리를 개시하는 일이 있다. CPU가 이상한 제어 처리를 실행하면, 이 제어 처리에 의해 주변 회로가 제어되어 이들 주변 회로도 정상으로 동작하지 않게 된다.

그러나, 주변 회로가 정상으로 동작하지 않게 된 경우에, 사용자가 리셋 조작을 행하였다고 해도 전지 잔량이 적으면(예컨대, 전압(V2) 근방), CPU가 초기화 처리를 실행할 수 없고, 주변 회로의 정상이 아닌 동작을 중단시킬 수 없다. 이 때문에 전지에 충전 전지를 사용하고 이 충전 전지를 발전 장치(태양 패널 등)의 발전 전력으로 충전하는 구성으로 한 경우에는, 일단, 충전 전지의 전압 저하에 의해 CPU가 이상한 제어 처리를 실행하면, 충전 전지가 적절하게 충전되기 때문에 이상한 제어 처리가 계속되고, 상정 외의 회로가 갑자기 동작을 시작하여(예컨대, 모터 펄스를 계속 출력하는 등) 전력을 쓸데없이 소비한다.

이러한 전력의 소비가 발생하고 있는 상태에서는, 발전 장치의 발전량을 높이지 않으면(예컨대 태양 패널에 강한 광을 닿게 하지 않으면) 충전 전지가 좀처럼 충전되지 않아 전자 기기를 기동시킬 수 없게 되는 등의 문제가 생긴다.

본 발명은 전술한 사정을 감안하여 이루어진 것으로서, 제어 유닛의 이상한 제어 처리를 회피할 수 있고, 혹은 제어 유닛의 이상한 제어 처리가 생겨도 그 처리를 신속하게 중단시킬 수 있는 전자 기기 및 제어 방법을 제공하는 것을 목적으 로 하고 있다.

상기 과제를 해결하기 위해서, 본 발명은 제어 유닛과, 이 제어 유닛에 의해 동작이 제어되는 주변 회로와, 이들 제어 유닛 및 주변 회로에 동작 전력을 공급하는 충전 전지를 구비하는 전자 기기에 있어서, 상기 제어 유닛으로의 공급 전압이 상기 제어 유닛의 동작 보증 전압 이하이고, 또한, 상기 제어 유닛이 동작을 개시하는 개시 전압 이상인 동안에, 상기 제어 유닛에 대하여 초기화 신호를 연속적으로 출력하는 연속 초기화 수단을 구비한 것을 특징으로 한다.

본 발명에 의하면, 제어 유닛으로의 공급 전압이 상기 제어 유닛의 동작 보증 전압 이하이고, 또한, 제어 유닛이 동작을 개시하는 개시 전압 이상인 동안에, 상기 제어 유닛에 대하여 초기화 신호를 연속적으로 출력하기 때문에, 제어 유닛이 동작을 개시하면 초기화 처리가 실행되어 제어 유닛의 이상한 제어 처리를 회피할 수 있다.

또한, 본 발명은 상기 구성에 있어서, 상기 연속 초기화 수단은 상기 제어 유닛으로의 공급 전압이 상기 주변 회로의 동작 보증 전압의 하한값 이상인 경우에, 상기 제어 유닛에 대하여 초기화 신호를 연속적으로 출력하는 것을 특징으로 한다.

또한, 본 발명은 상기 구성에 있어서, 전력 공급 장치로부터의 공급 전력에 의해 상기 충전 전지를 충전하는 충전 제어 수단과, 상기 공급 전력에 의해 전압을 발생하는 전압 발생 수단과, 상기 충전 전지의 전압이 적어도 상기 제어 유닛의 동 작 보증 전압을 넘을 때까지는 상기 전압 발생 수단에 의해 발생한 전압과 상기 충전 전지의 전압을 가산한 전압에 의거하여 상기 제어 유닛으로의 공급 전압을 상승시키는 공급 전압 상승 수단을 구비하는 것을 특징으로 한다.

또한, 본 발명은 상기 구성에 있어서, 상기 제어 유닛의 이상을 검출하는 이상 검출 수단을 구비하고, 상기 연속 초기화 수단은 상기 이상 검출 수단의 검출 결과로부터 상기 제어 유닛에 이상이 생긴 경우에, 또한 상기 제어 유닛에 대하여 초기화 신호를 연속적으로 출력하는 것을 특징으로 한다.

또한, 본 발명은 상기 구성에 있어서, 상기 공급 전압 상승 수단은, 또한 상기 이상 검출 수단의 검출 결과로부터 상기 제어 유닛에 이상이 생긴 경우에, 상기 전압 발생 수단에 의해 발생한 전압과 상기 충전 전지의 전압을 가산한 전압에 의거하여 상기 제어 유닛으로의 공급 전압을 상승시키는 것을 특징으로 한다.

또한, 본 발명은 제어 유닛과, 이 제어 유닛에 의해 동작이 제어되는 주변 회로와, 이들 제어 유닛 및 주변 회로에 동작 전력을 공급하는 충전 전지를 구비하고, 충전 전지를 전력 공급 장치로부터의 공급 전력으로 충전시키는 전자 기기에 있어서, 상기 제어 유닛의 이상을 검출하는 이상 검출 수단과, 상기 이상 검출 수단의 검출 결과로부터 상기 제어 유닛에 이상이 생긴 경우에 상기 제어 유닛에 대하여 초기화 신호를 연속적으로 출력하는 연속 초기화 수단과, 상기 공급 전력에 의해 전압을 발생하는 전압 발생 수단과, 상기 이상 검출 수단의 검출 결과로부터 상기 제어 유닛에 이상이 생긴 경우에 상기 전압 발생 수단에 의해 발생한 전압과 상기 충전 전지의 전압을 가산한 전압에 의거하여 상기 제어 유닛으로의 공급 전압 을 상승시키는 공급 전압 상승 수단을 구비하는 것을 특징으로 한다.

본 발명에 의하면, 제어 유닛에 이상이 생긴 경우에 제어 유닛에 대하여, 초기화 신호를 연속적으로 출력하는 동시에 전력 공급 장치로부터의 공급 전력에 의해 전압을 발생시키고, 이 발생시킨 전압과 충전 전지의 전압을 가산한 전압에 의거하여 제어 유닛으로의 공급 전압을 상승시키기 때문에, 제어 유닛에 이상이 생겨도 제어 유닛에 초기화 처리를 실행시킬 수 있고, 제어 유닛에 의한 이상한 제어 처리를 신속하고 또한 확실하게 중단시킬 수 있다.

또한, 본 발명은 상기 구성에 있어서, 상기 주변 회로는 클럭 신호를 출력하는 발진 회로와, 상기 제어 유닛으로의 상기 클럭 신호의 공급/공급 정지를 전환 제어하는 클럭 제어 수단을 구비하고, 이 클럭 제어 수단은 상기 제어 유닛이 그 제어 유닛의 정지 명령을 실행한 경우에, 상기 제어 유닛으로의 상기 클럭 신호의 공급을 정지하고, 상기 제어 유닛에 대한 상기 주변 회로로부터의 인터럽트가 발생한 경우, 또는, 상기 연속 초기화 수단이 초기화 신호의 출력을 개시한 경우에, 상기 제어 유닛으로의 상기 클럭 신호의 공급을 개시하는 것을 특징으로 한다.

또한, 본 발명은 상기 구성에 있어서 상기 주변 회로는 시간을 계시하는 계시 수단을 구비하고, 상기 전자 기기는 상기 계시 수단의 계시 결과에 의거하여 시각을 표시하는 시각 표시 수단을 구비하는 시계로 구성되어 있는 것을 특징으로 한다.

또한, 본 발명은 제어 유닛과, 이 제어 유닛에 의해 동작이 제어되는 주변 회로와, 이들 제어 유닛 및 주변 회로에 동작 전력을 공급하는 충전 전지를 구비하 는 전자 기기의 제어 방법에 있어서, 상기 제어 유닛으로의 공급 전압이 상기 제어 유닛의 동작 보증 전압 이하이고, 또한 상기 제어 유닛이 동작을 개시하는 개시 전압 이상인 동안에 상기 제어 유닛에 대하여 초기화 신호를 연속적으로 출력하는 것을 특징으로 한다.

또한, 본 발명은 제어 유닛과, 이 제어 유닛에 의해 동작이 제어되는 주변 회로와, 이들 제어 유닛 및 주변 회로에 동작 전력을 공급하는 충전 전지를 구비하고, 충전 전지를 전력 공급 장치로부터의 공급 전력으로 충전시키는 전자 기기의 제어 방법에 있어서, 상기 제어 유닛에 이상이 생겼는지 여부를 검출하고, 이상이 생긴 경우에 상기 제어 유닛에 대하여 상기 제어 유닛으로의 공급 전압이 상기 제어 유닛의 동작 보증 전압 이하이고, 또한 상기 제어 유닛이 동작을 개시하는 개시 전압 이상인 동안에, 상기 제어 유닛에 대하여 초기화 신호를 연속적으로 출력하는 동시에 상기 공급 전력에 의해 전압을 발생시키고, 이 발생시킨 전압과 상기 충전 전지의 전압을 가산한 전압에 의거하여 상기 제어 유닛으로의 공급 전압을 상승시키는 것을 특징으로 한다.

이하, 도면을 참조하여 본 발명의 실시형태에 관해서 설명한다.

도 1은 본 발명의 전자 기기의 일 실시형태에 따른 태양 충전식 전파 시계의 개요 구성을 도시하는 블록도이다.

이 태양 충전식 전파 시계(이하, 전파 시계라 함 : 10)는 마이크로 컴퓨터(100)를 구비하고, 이 마이크로 컴퓨터(100)에는 태양 패널(전력 공급 장치 : 20), 2차 축전지(충전 전지 : 30), 전원 콘덴서(40), 수신 IC(50), 시계 표시 장치(시계 표시 수단 : 60), 표시 장치(70), 조작 검출부(80), 수정 진동자(90) 등이 접속된다.

태양 패널(20)은 태양광 등의 광에 의해 발전하고, 발전 전력을 마이크로 컴퓨터(100)의 VTKP 단자 및 VSS 단자 사이에 공급한다.

2차 축전지(30)는 이 전파 시계(10)의 각 부에 동작 전력을 공급하기 위한 충전 전지로서, 마이크로 컴퓨터(100)의 VTKP 단자 및 VSS 단자 사이에 접속되고, 마이크로 컴퓨터(100)에 의해 태양 패널(20)의 발전 전력으로 충전되는 동시에, 이 2차 축전지(30)에 축적된 전력이 마이크로 컴퓨터(100)의 VDD 단자 및 VSS 단자를 통해 고전위측 라인(VDDL) 및 저전위측 라인(GNDL) 사이에 공급된다.

전원 콘덴서(40)는 마이크로 컴퓨터(100)의 VDD 단자 및 VSS 단자 사이에 배치되고, 이 단자 사이에 인가되는 전압, 즉, 고전위측 라인(VDDL) 및 저전위측 라인(GNDL) 사이에 인가되는 전압을 안정화시키는 전압 안정화 콘덴서로서 기능한다.

수신 IC(수신 수단 : 50)는 마이크로 컴퓨터(100)의 입력 포트, 출력 포트 및 입출력 포트에 접속되고, 안테나(51)를 통해 장파 표준 전파(일본 JJY:40kHz/60kHz, 미국 WWVB : 60kHz, 독일 DCF77 : 77.5kHz)를 수신하며, 수신한 장파 표준 전파에 포함되는 시각 정보를 마이크로 컴퓨터(100)에 출력한다. 이 수신 IC(50)에는 동조용 콘덴서(52)나 진동자(53)가 배선 접속된다.

시계 표시 장치(60)는 시각 표시용 초침(표시 바늘 1 : 61A), 분침 및 시침(표시 바늘 2 : 61B)과, 날짜 표시판 또는 날짜 표시용 바늘인 날짜 표시체(표시 바늘 3 : 61C)와, 이들 표시 바늘(61A∼61C)을 회전시키기 위한 톱니바퀴열(바퀴열 1 ∼3 : 62A∼62C)과, 이들 톱니바퀴열(62A∼62C)을 구동하기 위한 모터(63A∼63C)를 구비하여 구성되고, 시각이나 날짜를 표시하는 시각 표시 수단으로서 기능한다. 이 시계 표시 장치(60)는 마이크로 컴퓨터(100)의 제어하에, 모터(63A∼63C)가 구동되어 현재 시각을 표시하고, 또한, 수신 IC(50)에 의해 수신한 시각 정보와 일치하는 시각으로 수정된다.

표시 장치(70)는 각종 정보(예컨대 랩 타임)를 표시하는 것으로, 예컨대, 액정 표시 패널이 적용된다. 한편, 이 표시 장치(70)를 시각이나 날짜를 표시하는 시각 표시 수단으로서 기능시켜도 좋다.

조작 검출부(80)는 이 전파 시계(10)가 구비하는 조작자(조작 버튼이나 용두(stem) 등)의 조작에 따라서 온/오프하는 조작 스위치(81A∼81C)를 구비하고, 이들 조작 스위치(81A∼81C)의 일단이 고전위측 라인(VDDL)에 접속되며, 타단이 마이크로 컴퓨터(100)의 입력 포트에 접속된다. 따라서, 조작 스위치(81A∼81C) 중 어느 하나가 온으로 전환되면, 그 조작 스위치가 접속된 입력 포트에 고전위측 라인(VDDL)의 전압이 인가되고, 마이크로 컴퓨터(100)에 의해 조작자의 조작이 검출된다.

도 2는 마이크로 컴퓨터(100)의 구성을 도시하는 블록도이다.

마이크로 컴퓨터(100)는 정전압 구동 회로(110)와, 정전압 구동 회로(110)에 대하여 2차 축전지(30)에 축전된 전력(E0)을 공급하는 전원 제어 회로(120)로 구성되어 있다.

정전압 구동 회로(110)는 이 전력(E0)에 의해 동작하는 CPU(제어 유닛 : 200), ROM(201), RAM(202) 및 주변 회로(300)로 구성되어 있다.

주변 회로(300)는 정전압 구동 회로(110)의 구성 중, CPU(200), ROM(201) 및 RAM(202)을 제외한 회로군(발진 회로(301), 분주 회로(302) 등)을 총칭한 것으로, 그 대부분이 CPU(200)의 동작 보증 전압(V1)보다도 낮은 전압(V2)에서 정상으로 동작 가능한 회로이다.

본 실시형태에서는 설명의 편의상, CPU(200), ROM(201) 및 RAM(202)의 동작 보증 전압(V1)의 하한값을 0.9V, 주변 회로(300)가 동작 가능한 동작 보증 전압(V2)의 하한값을 0.6V로 한 경우를 예로 설명한다.

정전압 구동 회로(110)에 있어서 발진 회로(301)는 외부 단자에 접속된 수정 진동자(90)로 결정되는 주파수(예컨대 32kHz)의 신호를, CPU(200)의 동작 중 및 동작 정지 중에 관계없이 출력하고, 분주 회로(302), 클럭 제어 회로(210) 등에 공급한다. 분주 회로(302)는 발진 회로(301)로부터 입력되는 클럭 신호를 분주하여 소정 주파수의 분주 신호(펄스)를 스톱 워치 제어 회로(310), 타이머 제어 회로(계시 수단 : 311), 모터 제어 회로(312), 입력 포트 제어 회로(313), 입출력 포트 제어 회로(314), 워치독 타이머(320) 및 전원 제어 회로(120) 등에 공급한다.

스톱 워치 제어 회로(310)는 소정 주파수의 펄스를 계수하는 카운터이고, 주변 회로 제어 레지스터(340)의 소정 영역에 저장된 플래그 정보 등에 의거하여 계수 동작을 개시 혹은 정지하며, 계수 중에는 CPU(200)의 동작 중 및 동작 정지 중에 관계없이 1/100초마다, 1/10초마다 및 1초마다 인터럽트 신호를 인터럽트 제어 회로(330)에 출력한다. 또한, 스톱 워치 제어 회로(310)의 카운트 내용은, 도시를 생략한 LCD 드라이버에 의해 표시 장치(70)에 표시된다.

타이머 제어 회로(311)는 소정 주파수의 펄스를 계수하는 카운터이고, 주변 회로 제어 레지스터(340)의 소정 영역에 저장된 플래그 정보 등에 의거하여 동작을 개시 혹은 정지하며, CPU(200)의 동작 중 및 동작 정지 중에 관계없이, 예컨대, 시계 표시 장치(60)의 구동 주기(예컨대 1초)마다 인터럽트 신호를 인터럽트 제어 회로(330)에 출력한다.

모터 제어 회로(312)는 모터 드라이버(312A)의 제어를 행하는 것으로, 주변 회로 제어 레지스터(340)의 소정 영역에 저장된 정보 등에 의거하여 구동 신호를 출력하고, 이 모터 드라이버(312A)는 모터 단자(312B)에 접속된 모터(63A∼63C)에 구동 펄스를 공급하여 각 모터(63A∼63C)를 회전 구동시킨다.

입력 포트 제어 회로(313)는 입력 포트 회로(313A)를 통해 입력 단자(313B)에 접속된 조작 스위치(81A∼81C)의 개폐 데이터 등의 입력을 행하는 것으로, 입력한 데이터에 따른 인터럽트 신호를 인터럽트 제어 회로(330)에 출력한다. 또한, 이 입력 포트 제어 회로(313)는, 입력한 데이터의 미리 설정된 리셋 조작(예컨대 복수의 조작 버튼의 동시 조작)을 나타내는 데이터를 나타내는 데이터인 경우에는, 제1 리셋 회로(500)에 대하여 동작 개시를 지시하는 신호(S1)를 출력한다.

입출력 포트 제어 회로(314)는 주변 회로 제어 레지스터(340)의 소정 영역에 저장된 플래그 정보 등에 의거하여, 입출력 포트 회로(314A)를 통해 입출력 단자(314B)에 접속된 회로의 상태를 제어하는 것으로, 수신 IC(50)를 제어하는 신호를 출력하고, 수신 IC(50)로부터 송출된 신호(수신 데이터 등)를 입력한 경우 등에 인 터럽트 제어 회로(330)에 출력하는 동시에, 인터럽트 제어 회로(330)를 통하지 않고 주변 회로 제어 레지스터(340)에 수신 데이터를 저장시킨다.

워치독 타이머(이상 검출 수단 : 320)는 소정 주파수(예컨대 256Hz)의 펄스를 계수하는 카운터로서, 주변 회로 제어 레지스터(340)의 소정 영역에 저장된 플래그 정보 등에 의거하여 계수 동작을 개시 혹은 정지하고, 계수 중에는 3∼4초 이상인 동안에 리셋이 행해지지 않은 경우에 인터럽트 신호(RT3A)를 인터럽트 제어 회로(330)에 출력하는 동시에 리셋 신호(RT3B)를 출력한다.

이 워치독 타이머(320)가 동작 중에는 CPU(200)가 소프트웨어 처리에 의해 주기적으로 리셋 처리를 행한다. 따라서, CPU(200)가 정상으로 동작하고 있는 경우에는, 워치독 타이머(320)가 주기적으로 리셋되고, 워치독 타이머(320)로부터는 상기 신호(RT4A, RT4B)가 출력되지 않으며, CPU(200)에 이상이 생겨 리셋 처리가 행해지지 않은 경우에만 상기 신호(RT4A, RT4B)가 출력된다. 즉, 이 워치독 타이머(320)는 CPU(200)의 이상을 검출하는 이상 검출 수단으로서 기능한다.

인터럽트 제어 회로(330)는 스톱 워치 제어 회로(310), 타이머 제어 회로(311), 모터 제어 회로(312), 입력 포트 제어 회로(313), 입출력 포트 제어 회로(314) 및 워치독 타이머(320)로부터 인터럽트 신호가 입력되고, 주변 회로 제어 레지스터(340)의 미리 정한 영역에 기술된 정보(인터럽트의 우선 순위를 나타내는 정보 등)에 의거하여 인터럽트 신호를 선택적으로 출력한다.

ROM(201)은 계시 동작 및 각부 제어 등을 행하기 위한 프로그램이 기억된 것으로, 어드레스 버스(AB1)를 통해 지정되는 어드레스에 기입된 프로그램 데이터(명 령 코드)를 인스트럭션 버스(IB1)에 송출한다.

RAM(202)은 현재 시각, 스톱 워치 제어 회로(310)의 계측 시간 등의 데이터가 소정의 영역에 기억된다. RAM(202)의 어드레스는 어드레스 버스(AB2)에 의해서 지정되고, 송출 명령 혹은 기입 명령에 의해 지정된 어드레스에 기억된 데이터를 데이터 버스(DB)에 송출하며, 혹은 데이터 버스(DB)에 송출된 데이터를 지정된 어드레스에 기입한다.

CPU(200)는 ROM(201)으로부터 인스트럭션 버스(IB1)에 송출된 명령 코드를 해석하고, 그 명령에 해당하는 동작을 행하게 하기 위해서, 주변 회로 제어 레지스터(340)에 정보를 기입하며, 이 기입 정보에 의해 스톱 워치 제어 회로(310), 타이머 제어 회로(311), 모터 제어 회로(312), 입력 포트 제어 회로(313), 입출력 포트 제어 회로(314) 및 워치독 타이머(320)의 동작을 제어하고, 인터럽트 제어 회로(330)로부터 인터럽트 신호가 입력되면, 그 인터럽트 신호에 따른 프로그램 데이터(명령 코드 등)를 ROM(201)으로부터 인스트럭션 버스(IB1)에 송출시켜 대응하는 동작이 순차 실행되도록 상기 주변 회로(300)를 제어한다.

여기서, CPU(200)가 실행하는 명령 코드로서 CPU(200)의 정지 명령(CPU(200)을 스탠바이 상태로 하기 위한 명령)인 「HALT」가 송출된 경우, CPU(200)는 이「HALT」명령을 실행하는 동시에 「HALT」의 명령 코드를 인스트럭션 버스(IB2)에 송출한 후, CPU(200)만을 정지시킨 HALT 상태로 이행한다. 이 HALT 상태에 있어서는 CPU(200)만이 동작을 정지하고, 발진 회로(301)나 타이머 제어 회로(311) 등의 주변 회로(300)의 동작은 계속된다. 또한, RAM(202)의 내용은 HALT 명령 실행 시점 의 내용이 HALT 상태인 동안에도 유지된다.

클럭 제어 회로(클럭 제어 수단 : 210)는 CPU(200)로의 클럭 신호의 공급/공급 정지를 전환 제어하는 회로로서, HALT 검출 회로(HALT 검출 수단 : 211), 플립플롭(212), OR 회로(213), AND 회로(214) 등으로 구성된다. HALT 검출 회로(211)는 인스트럭션 버스(IB2)에 송출된 코드를 해석하고 「HALT」의 명령 코드인지 여부를 검출하며, 「HALT」의 명령 코드인 경우에 검출 신호(상승 신호)를 플립플롭(212)의 입력 C에 출력한다. 한편, 이 HALT 검출 회로(211)는 인스트럭션 버스(IB1)에 송출된 코드가「HALT」의 명령 코드인지 여부를 검출해도 좋다.

플립플롭(212)은 입력 D에 H 레벨의 신호가 입력된다. 따라서, 입력 R에 리셋 입력이 있으면 플립플롭(212)의 출력(XQ)의 출력 레벨이 H 레벨로 유지되고, 입력 C에 검출 신호가 입력되면 이 검출 신호의 상승의 타이밍에서 출력(XQ)의 출력 레벨이 L 레벨로 유지된다.

OR 회로(213)는 인터럽트 신호와 후술하는 OR 회로(610)의 출력이 입력된다.

AND 회로(214)는 한 쪽의 입력에 플립플롭(212)의 출력(XQ)의 출력 신호가 입력되고, 다른 쪽의 입력에 발진 회로(301)로부터의 클럭 신호가 입력된다.

따라서, 플립플롭(212)에 리셋 입력이 있으면 출력(XQ)의 출력 레벨이 H 레벨로 유지되고, AND 회로(214)로부터 CPU(200)에 대하여 클럭 신호가 공급된다. 한편, HALT 검출 회로(211)가 CPU(200)에 의해「HALT」명령이 실행된 것을 검출하면 출력(XQ)의 출력 레벨이 L 레벨로 유지되고, AND 회로(214)로부터는 클럭 신호가 출력되지 않는다. 이에 따라, CPU(200)에 대한 클럭 신호의 공급이 정지된다.

또한, OR 회로(213)에 인터럽트 신호가 입력되는 구성이기 때문에, CPU(200)에 대한 인터럽트가 발생하면 플립플롭(212)이 리셋되고, CPU(200)에 대하여 클럭 신호가 공급된다. 따라서, CPU(200)는 주변 회로(300)로부터 인터럽트가 발생하면, 종래와 마찬가지로 HALT 상태를 해제하여 인터럽트에 따른 처리를 개시할 수 있다.

이와 같이, CPU(200)가「HALT」명령을 실행하였을 때에, CPU(200)로의 클럭 신호의 공급을 정지함으로써 CPU(200) 내의 회로의 동작을 모두 정지시킬 수 있고, 종래의 것에 비하여「HALT」명령 실행 시에 생기는 쓸데없는 전력 소비를 회피할 수 있다.

다음에 전원 제어 회로(120)를 설명한다.

전원 제어 회로(120)는 충전 제어 회로(충전 제어 수단 : 400)와 정전압 발생 회로(410)와 전압 검출 회로(420)를 구비하여 구성된다.

충전 제어 회로(400)는 태양 패널(20)의 발전 전력에 의해 2차 축전지(30)를 충전하기 위한 회로이다. 본 실시형태에서는 이 충전 제어 회로(400)가 태양 패널(20)의 발전 전력을 이용하여 상기 VDD 단자에 접속되는 고전위측 라인(VDDL)과, VSS 단자에 접속되는 저전위측 라인(GNDL) 사이에 인가되는 전압, 보다 구체적으로는 정전압 발생 회로(410)로의 공급 전압을 상승시키기 위한 즉시 스타트 회로(공급 전압 상승 수단 : 430)를 구비하고 있다.

이 즉시 스타트 회로(430)는 도 2에 도시하는 바와 같이, 2차 축전지(30)의 플러스측(VTKP 단자)과 태양 패널(20)의 플러스측(SLRA 단자) 사이에 삽입된 다이 오드(전압 발생 수단 : 431)와, 이 다이오드(431)의 바이패스 회로로서 기능하는 트랜지스터·스위치(스위치 수단 : 432)로 구성된다.

이 즉시 스타트 회로(430)는 전압 검출 회로(420)로부터 입력되는 지시 신호(S2)에 의거하여 트랜지스터·스위치(432)의 온·오프가 제어되고, 트랜지스터·스위치(432)가 온으로 제어된 경우에는 2차 축전지(30)의 전압(VA)과 일치하는 전압을 정전압 발생 회로(410)로의 공급 전압으로 한다.

한편, 즉시 스타트 회로(430)는 트랜지스터·스위치(432)가 오프로 제어된 경우에는, 태양 패널(20)의 발전 전류를 다이오드(431)에 흘려 다이오드(431)의 내부 저항에 의한 순방향 전압(VB)을 생기게 하고, 이 순방향 전압(VB)과 2차 축전지(30)의 전압(VA)을 가산한 전압(VA+VB)을, 정전압 발생 회로(410)로의 공급 전압으로 한다. 이하, 이 트랜지스터·스위치(432)가 오프로 제어되어 있는 기간을「즉시 스타트 기간(TS)」이라고 표기한다. 한편, 상기 다이오드(431)는 1개에 한정하지 않고, 복수개라도 좋고, 또한, 상기 다이오드(431) 대신에 저항, 콘덴서, 트랜지스터를 사용해도 좋다.

정전압 발생 회로(410)는 고전위측 라인(VDDL) 및 저전위측 라인(GNDL) 사이에 인가된 전압에 의해서, CPU(200) 및 주변 회로(300)의 정상적인 동작이 보증되는 일정한 전압(0.95 V)을 발생하고, 이 전압의 전력(E0)을 정전압 구동 회로(110)에 공급한다.

단, 이 정전압 발생 회로(410)는 고전위측 라인(VDDL) 및 저전위측 라인(GNDL) 사이에 인가되는 전압, 즉, 2차 축전지(30)의 전압(VA)이 0.95V를 발생하기 에 충분하지 않은 전압(예컨대, 0.95V 미만)인 경우에는, 0.95V의 전압을 발생할 수 없고, 0.95V 이하의 전압을 발생하는 것이 된다. 이 경우, 정전압 구동 회로(110)로의 공급 전력(E0)의 전압이 CPU(200)의 동작 보증 전압(V1)(0.9V) 미만이고, 또한, 주변 회로(300)의 동작 보증 전압(V2)(0.6V) 이상인 경우에는, 주변 회로(300)는 정상으로 동작 가능하지만 CPU(200)의 동작이 보증되지 않게 되고, 공급 전력(E0)의 전압이 주변 회로(300)의 동작 보증 전압(V2)(0.6V) 미만인 경우에는, CPU(200) 및 주변 회로(300)의 동작이 정지하는 것이 된다.

전압 검출 회로(420)는 2차 축전지(30)의 전압(VA)을 검출하는 회로이고, 2차 축전지(30)의 전압(VA)에 따라서 즉시 스타트 회로(430)에 대하여 즉시 스타트 기간(TS)의 개시 혹은 종료를 지시하는 신호(S2), 즉, 트랜지스터·스위치(432)를 오프 지시 혹은 온지시하는 신호를 출력한다.

이 전파 시계(10)에 있어서는, CPU(200)에 대하여 초기화를 지시하는 리셋 신호(초기화 신호 : RT)를 출력하는 복수의 리셋 회로를 구비하고 있다. 이하, 이들 리셋 회로에 관해서 설명한다.

제1 리셋 회로는 제1 리셋 회로(500)이다. 이 제1 리셋 회로(500)는 입력 포트 제어 회로(313)로부터 동작 개시를 지시하는 신호(S1)가 입력될 때마다 리셋 신호(RT1)를 출력하는 회로이다. 따라서, 사용자가 리셋 조작을 행한 경우에, CPU(200)에 대하여 리셋 신호(초기화 신호 : RT1)가 출력되어, CPU(200)에 의해 초기화 처리가 실행된다.

또한, 제2 리셋 회로는 제2 리셋 회로(510)이다. 이 제2 리셋 회로(510)는 발진 회로(301)의 동작이 정지 혹은 동작이 재개된 경우에, 리셋 신호(RT2)를 출력하는 회로이고, 예컨대, 분주 회로(302)의 출력 신호가 입력되지 않게 된 것을 검지하면 리셋 신호(RT2A)를 출력하는 발진 정지 리셋 회로와, 전원이 투입되면 리셋 신호(RT2B)를 출력하는 파워 온 리셋 회로로 구성된다. 한편, 이 발진 정지 리셋 회로와 파워 온 리셋 회로는 시상수 회로로 구성하는 것이 가능하다.

따라서, 2차 축전지(30)의 전압(VA)이 주변 회로(300)(발진 회로(301))의 동작 보증 전압(V2)(0.6) 이하의 소정 전압을 하회한 경우, 혹은 동작 보증 전압(V2) 근방의 소정 전위를 상회한 경우에 상기 리셋 신호(RT2A, RT2B)가 출력되어, CPU(200)에 의해 초기화 처리가 실행된다.

또한, 제3 리셋 회로는 전술한 워치독 타이머(320)이다. 즉, 워치독 타이머(320)는 CPU(200)로부터 소정 시간 내(3초∼4초) 이내에 원래 행해져야 할 리셋 처리가 행해지지 않은 경우, CPU(200)에 대하여 리셋 신호(RT3B)를 출력한다. 따라서, CPU(200)에 이상이 생긴 경우에 리셋 신호(초기화 신호 : RT3B)가 출력되어 CPU(200)에 의해 초기화 처리가 실행된다.

또한, 제4 리셋 회로는 제4 리셋 회로(연속 초기화 수단 : 520)이다. 이 제4 리셋 회로(520)는 전압 검출 회로(420)로부터 신호(S2)에 따라서 분주 회로(302)로부터 입력되는 복수의 상이한 주파수 신호를 디코드하여 출력하는 동작을 개시하고, 동작 중에는 소정 주기(0.5초∼20초 간의 값)마다 신호 레벨이 단시간만 상승하는 신호, 즉, 소정 주기마다 리셋 신호(초기화 신호 : RT4)를 출력하는 회로이다.

여기서, 이 전압 검출 회로(420)에는 제2 리셋 회로(510) 및 워치독 타이머(320)로부터 리셋 신호(RT2, RT3B)가 입력되는 구성이 되고 있고, 전압 검출 회로(420)는 리셋 신호(RT2, RT3B) 중 어느 하나가 입력되면, 즉시 스타트 기간(TS)의 개시를 지시하는 신호(S2)(S2A)를 출력하며, 그 후, 2차 축전지(30)의 전압(VA)이 2차 축전지(30)가 충분히 충전되었다고 판단할 수 있는 미리 정한 설정 전압(1.0V)을 상회하면, 즉시 스타트 기간(TS)의 종료를 지시하는 신호(S2)(S2B)를 출력하는 회로로 되어 있다.

그리고, 이 전압 검출 회로(420)가 출력하는 신호(S2)는 제4 리셋 회로(520)에도 출력되고, 제4 리셋 회로(520)는 즉시 스타트 기간(TS)의 개시를 지시하는 신호(S2A)를 동작 개시를 지시하는 신호로서 입력하며, 이 신호가 입력된 타이밍에서 CPU(200)에 대하여 리셋 신호(RT4)를 연속적으로 출력하고, 즉시 스타트 기간(TS)의 종료를 지시하는 신호(S2B)가 입력되면 리셋 신호(RT4)의 출력을 정지한다.

따라서, 2차 축전지(30)의 전압(VA)이 주변 회로(300)(발진 회로(301))의 동작 보증 전압(V2)(0.6) 이하의 소정 전압을 하회한 경우, 혹은 동작 보증 전압(V2) 근방의 소정 전위를 상회한 경우에는 상기 리셋 신호(RT2)에 더하여 2차 축전지(30)의 전압(VA)이 설정 전압(1.0V)을 상회할 때까지 CPU(200)에 대하여 리셋 신호(RT4)가 연속적으로 출력된다.

한편, 이 전압 검출 회로(420)에 다시, 제1 검출 회로(500)로부터의 리셋 신호(RT1)를 입력시키고, 이 리셋 신호(RT1)가 입력된 경우에도 즉시 스타트 기간(TS)의 개시를 지시하는 신호(S2A)를 출력시키도록 해도 좋다.

상기 리셋 신호(RT1, RT2, RT3B, RT4)는, 도 2에 도시하는 바와 같이 OR 회로(600)에 입력되고, 이 OR 회로(600)의 출력이 CPU(200)의 리셋 단자에 공급된다. 따라서, 상기 리셋 신호(RT1∼RT4) 중 어느 하나가 출력되면, CPU(200)의 리셋 단자에 리셋 신호가 입력되어 CPU(200)는 초기화 처리를 실행한다.

또한, 상기 리셋 신호(RT1∼RT4)는 OR 회로(610)에 입력되고, 이 OR 회로(610)의 출력은 클럭 제어 회로(210) 내의 OR 회로(213)에 입력된다. 따라서, 상기 리셋 신호(RT1∼RT4) 중 어느 하나가 출력되면, 클럭 제어 회로(210)의 플립플롭(212)이 리셋된다. 이 리셋에 의해, CPU(200)에 클럭 신호를 공급하는 초기 상태로 되돌릴 수 있다.

다음에, 이 전파 시계(10)의 동작을 설명한다.

우선, 이 전파 시계(10)에 있어서는 2차 축전지(30)의 전압(VA)이 주변 회로(300)의 동작 보증 전압(V2) 이하에 달할 때에, 즉시 스타트 회로(430)를 트랜지스터·스위치(432)를 오프 상태로 설정하는 처리(즉시 스타트 가능한 상태로 설정하는 처리)와, 제4 리셋 회로(520)를 동작 상태로 설정하는 처리가 실행된다.

구체적으로는, 2차 축전지(30)의 전압(VA)이 동작 보증 전압(V2) 이하에 달하면, 발진 회로(301) 등의 동작이 안정하지 않게 되고, 발진 회로(301) 등의 동작정지가 생기며, 이 동작 정지 시에 제2 리셋 회로(510)로부터 리셋 신호(RT2)가 출력된다. 이 때문에 이 리셋 신호(RT2)가 입력된 전압 검출 회로(420)에 의해, 즉시 스타트 회로(430)의 트랜지스터·스위치(432)가 오프 상태로 설정되는 동시에, 제4 리셋 회로(520)가 동작 상태로 설정된다.

도 3은 2차 축전지(30)가 거의 완전히 방전된 상태로부터 충전된 경우의 전압(VA)의 시간 변화를 도시한 도면이고, 도 4는 이 경우의 타이밍 차트의 일례를 도시한 도면이다. 또한, 도 3에 있어서 부호 VC는 전원 콘덴서(40)의 전압(VDD)을도시하고, 부호 VD(도면 중, 굵은 선 부분)는 정전압 구동 회로(110)로의 공급 전압(CPU(200)이나 주변 회로(300)로의 공급 전압)을 나타내고 있다. 한편, 2차 축전지(30)가 방전된 상태에서는 CPU(200) 및 주변 회로(300)의 동작은 모두 정지한다.

도 3에 도시하는 바와 같이, 태양 패널(20)이 발전 상태인 경우에는 즉시 스타트 회로(430)의 트랜지스터·스위치(432)가 오프 상태이기 때문에, 다이오드(431)의 순방향 전압(VB)과 2차 축전지(30)의 전압(VA)을 가산한 전압(VA+VB)이 전원 콘덴서(40)에 인가된다.

이 전원 콘덴서(40)의 전압(VC)이 정전압 발생 회로(410)에 인가되기 때문에, 2차 축전지(30)의 전압(VA)이 아직 동작 보증 전압(V2) 이하인 상태라도, 시각 t1에 있어서 정전압 구동 회로(110)로의 공급 전압(VD)(이 단계에서는 동작 전압(VC)과 일치함)이 주변 회로(300)의 동작 보증 전압(V2) 이상이 되고, 발진 회로(301) 등의 주변 회로(300)의 동작이 조기에 개시된다. 그리고, 이 주변 회로(300)의 동작 개시에 수반하여, 도 4에 도시하는 바와 같이 시각 t1에 있어서 제2 리셋 회로(510) 내의 파워 온 리셋 회로로부터의 리셋 신호(RT2B)가 H 레벨로부터 L 레벨로 전환되는 동시에, 소정 기간 경과 후에 제2 리셋 회로(510) 내의 발진 정지 리셋 회로로부터의 리셋 신호(RT2A)가 H 레벨로부터 L 레벨로 전환되며, 또한 제4 리셋 회로(520)로부터 소정 주기마다 리셋 신호(RT4)가 출력되게 된다. 따라서, 리셋 신호(RT2(RT2A, RT2B), RT4)가 CPU(200)의 리셋 단자에 입력되기 때문에, CPU(200)가 동작 가능한 경우에는 CPU(200)의 초기화 처리를 실행한다. 한편, 본 실시형태에서는 리셋 신호(RT2)가 CPU(200)에 입력된 시점에서는 CPU(200)로의 공급 전압(전압(VD))이 후술하는 개시 전압(VX)보다 낮기 때문에 CPU(200)가 정상으로 동작하지 않고, CPU(200)에 의한 초기화 처리가 실행되지 않는 경우를 예로 설명한다.

리셋 신호(RT4)가 출력되면, 클럭 제어 회로(210)의 플립플롭(212)이 리셋되고, CPU(200)에 대하여 클럭 신호의 공급이 개시되는 동시에 이 리셋 신호(RT4)가 CPU(200)의 리셋 단자에 주기적으로 공급된다.

이 때문에 충전에 의해 2차 축전지(30)의 전압(VA)이 서서히 상승하고, 정전압 구동 회로(110)로의 공급 전압(VD)(이 단계에서도 동작 전압(VC)과 일치)이 CPU(200)의 동작 보증 전압(V1)의 하한값과 일치하는 전압, 혹은 동작 보증 전압(V1)보다 낮은 전압이라도 CPU(200)가 동작 가능한 전압(이하, 개시 전압(VX))을 넘으면(시각 t2) CPU(200)가 동작을 개시한다. CPU(200)가 동작을 개시하면, CPU(200)에는 그 CPU(200)에 연속적으로 리셋 신호(RT4)가 입력되고 있으므로, 초기화 처리가 확실히 실행된다.

따라서, CPU(200)가 이상한 제어 처리를 개시하기 전, 혹은 이상한 제어 처리를 개시했다고 해도 즉시 초기화 처리가 실행되고, 주변 회로(300)가 CPU(200)의 이상한 제어에 의해서 정상으로 동작하지 않게 되는 것이 회피된다.

여기서, ROM(201)에는 CPU(200)가 초기화 처리 실행 후에 실행하는 처리로서, 워치독 타이머(320)의 동작 개시를 지시하는 처리(명령)가 기술되어 있고, CPU(200)가 초기화 처리를 실행한 후에는 워치독 타이머(320)가 동작 상태로 설정된다. 한편, 도 4에 도시하는 예에서는 시각 t2에 달하기 전이라도 CPU(200)가 리셋 신호(RT4)에 의거하여 초기화 처리를 실행하고, CPU(200)가「HALT」명령을 실행하고 있는 것이 HALT 검출 회로(211)에 의해 검출되어 있는 경우를 도시하고 있지만, CPU(200)로의 공급 전압(전압(VD))이 개시 전압(VX)보다 낮기 때문에 CPU(200)가 정상으로 동작하지 않고, 이 정상이 아닌 동작에 의해 워치독 타이머(320)로부터 CPU(200)에 대하여 리셋 신호(RT3B)가 출력되도록 되어 있다.

계속해서, 시각 t3에 달하고, 정전압 구동 회로(110)로의 공급 전압(VD)(이 단계에서도 동작 전압(VC)과 일치)이 CPU(200)의 동작 보증 전압(V1)에 달하며, 또한, 다시 시각 t3'에 달하고, 공급 전압(VD)(이 단계에서도 동작 전압(VC)과 일치)이 정전압 발생 회로(410)가 설정된 일정 전압(0.95V)을 발생 가능한 전압에 달해도, CPU(200)에는 리셋 신호(RT4)가 연속적으로 공급된다. 이 때문에, CPU(200)는 초기화 처리를 연속적으로 실행하고, 초기화 처리 이외의 처리가 실행되지 않도록 제어된다. 따라서, 2차 축전지(30)가 충분히 충전되어 있지 않은 상태(본 실시형태에서는 2차 축전지(30)의 전압(VA)이 1.0V 이하인 상태)일 때에 CPU(200)가 이상한 제어 처리를 행하여 상정 외의 회로에 전력을 쓸데없이 소비시키는 경우를 회피할 수 있다.

다음에, 시각 t4에 달하고, 2차 축전지(30)의 전압(VA)이 2차 축전지(30)가 충분히 충전되었다고 판단할 수 있는 미리 정한 설정 전압, 바꿔 말하면, 2차 축전지(30) 만으로 전파 시계(10)를 충분히 구동 가능하다고 판단할 수 있는 설정 전압(1.0V)을 넘으면, 전압 검출 회로(420)로부터 즉시 스타트 기간(TS)의 종료를 지시하는 신호(S2B)(도 4에 도시하는 H 레벨의 신호)가 출력되고, 즉시 스타트 회로(430)의 트랜지스터·스위치(432)가 온 상태로 제어되는 동시에 이 신호(S2B)에 의해 제4 리셋 회로(520)가 리셋 신호(RT4)의 출력을 정지한다.

따라서, CPU(200)는 시각 t4 이후에서는 초기화 상태로부터 통상의 처리로 이행하고, 주변 회로(300)의 제어를 개시한다. 이 경우, 2차 축전지(30)가 충분히 충전되어 있기 때문에, 공급 전압의 부족에 의해서 CPU(200)가 이상한 제어 처리를 실행하는 일이 없고, CPU(200)는 정상적인 동작을 행할 수 있으며, 예컨대, 시각 t4 이후에서는 워치독 타이머(320)를 주기적으로 리셋하는 처리를 실행할 수 있기 때문에, CPU(200)가 정상적인 동작을 행하고 있는 한 워치독 타이머(320)로부터 리셋 신호(RT3B)가 출력되는 일은 없다.

다음에, 2차 축전지(30)의 충전 속도가 CPU(200) 및 주변 회로(300)에 의한 소비 전력에 따라잡지 않는 상태가 계속되는 등하여 정전압 구동 회로(110)로의 공급 전압(VD)(이 단계에서는 2차 축전지(30)의 전압(VA)과 일치함)이 강하하고, CPU(200) 등의 동작 보증 전압(V1) 이하에 달한 경우의 동작을 도 3 및 도 4를 참조하면서 설명한다.

정전압 구동 회로(110)로의 공급 전압(VD)(2차 축전지(30)의 전압(VA)과 일치)이 시각 t10에 있어서 CPU(200)의 동작 보증 전압(V1) 이하이고, 또한, 주변 회 로(300)의 동작 보증 전압(V2) 이상이지만, CPU(200)가 동작을 정지하는 전압, 혹은 CPU(200)가 정상이 아닌 동작을 개시하는 전압(정지 전압(VY)이라 함)에 달하면, CPU(301)에 의한 워치독 타이머(320)의 리셋 처리가 정상으로 실행되지 않기 때문에, 시각 t10에 있어서 워치독 타이머(320)로부터 리셋 신호(RT3B)가 출력된다.

리셋 신호(RT3B)가 출력되면, 이 리셋 신호(RT3B)가 입력된 전압 검출 회로(420)로부터 즉시 스타트 기간(TS)의 개시를 지시하는 신호(S2A)(도 4에 도시하는 L 레벨의 신호)가 출력되고, 즉시 스타트 회로(430)의 트랜지스터·스위치(432)가 오프 상태로 설정되는 동시에 제4 리셋 회로(520)가 동작 상태로 설정된다.

이 때문에 태양 패널(20)이 발전 상태인 경우에는, 도 3에 도시하는 바와 같이 다이오드(431)의 순방향 전압(VB)과 2차 축전지(30)의 전압(VA)을 가산한 전압(VA+VB), 즉, 도 3에 도시하는 전압(VC)이 전원 콘덴서(40)에 인가되고, 정전압 구동 회로(110)로의 공급 전압(VD)이 CPU(200) 등의 동작 보증 전압(V1) 이상의 전압(도 3의 예에서는 0.95V)으로 상승된다.

따라서, CPU(200)는 워치독 타이머(320)로부터 출력되는 리셋 신호(RT3B) 및 제4 리셋 회로(520)로부터 연속적으로 출력되는 리셋 신호(RT4) 중 어느 하나에 의해서 초기화 처리를 실행할 수 있고, 이상한 제어 처리를 행하는 일없이, 혹은 이상한 제어 처리를 행해도 즉시 그 제어 처리를 중단하여, 정전압 구동 회로(110)로의 공급 전압(VD)이 CPU(200)가 동작 불가능한 전압(VY) 이하가 되면(시각 t11) CPU(200)가 동작을 정지하고, 주변 회로(300)의 동작 보증 전압(V2) 이하가 되면( 시각 t12) 발진 회로(301) 등의 주변 회로(300)의 동작도 정지한다.

이 주변 회로(300)의 동작이 정지한 상태에서는, 즉시 스타트 회로(430)의 트랜지스터·스위치(432)가 오프 상태로 설정된 상태와, 제4 리셋 회로(520)가 동작 상태로 설정된 상태가 유지되기 때문에, 태양 패널(20)이 발전 상태가 되면, 다이오드(431)의 순방향 전압(VB)과 2차 축전지(30)의 전압(VA)을 가산한 전압(VA+VB)이 전원 콘덴서(40)에 인가되고, 발진 회로(301) 등의 주변 회로(300)의 동작을 조기에 개시할 수 있으며, 또한, CPU(200)가 동작 가능하게 되면 신속히 초기화 처리를 실행 가능하게 되고 있다.

이와 같이, 본 실시형태에서는 CPU(200)로의 공급 전압(VD)이 CPU(200)가 동작을 개시하는 개시 전압(VX) 이하의 상태로부터 충전에 의해 상승하는 경우에는(도 3의 전반부의 상태), 제4 리셋 회로(520)가 CPU(200)로의 공급 전압(VD)이 개시 전압(VX)이 되기 전부터 동작 상태로 설정되고 있기 때문에, 공급 전압(VD)이 제4 리셋 회로(520)가 동작 가능한 전압값(주변 회로(300)의 동작 보증 전압(하한값 : V2)과 일치, 혹은 그 근방값)이 되면, 제4 리셋 회로(520)로부터 연속적으로 리셋 신호(RT4)가 출력된다.

따라서, CPU(200)로의 공급 전압이 개시 전압(VX) 이상이 되면, CPU(200)가 동작 가능해지기 때문에, CPU(200)에 의해 초기화 처리가 실행되고, CPU(200)가 이상한 제어 처리를 실행하는 경우를 회피할 수 있다.

또한, 본 실시형태에서는 CPU(200)로의 공급 전압이 CPU(200)가 동작을 정지하고, 혹은 이상한 제어 처리를 개시하는 정지 전압(VY)을 하회하는 경우에는(도 3 의 후반부의 상태), 워치독 타이머(320)가 리셋 신호(RT3)를 출력하기 때문에, 제4 리셋 회로(520)로부터 연속적으로 리셋 신호(RT4)가 출력된다.

따라서, CPU(200)에 이상이 생길 때까지 통상의 동작을 실행시킬 수 있는 한편, CPU(200)에 이상이 생긴 타이밍에서 즉시 CPU(200)에 초기화 처리를 실행시킬 수 있다. 이에 의해, CPU(200)에 이상한 제어 처리가 생겼다고 해도 그 제어 처리를 신속히 중단시킬 수 있다.

또한, 본 실시형태에서는 제4 리셋 회로(520)가 리셋 신호(RT4)를 출력하는 동작을 행하는 동안에는, 발전 전력에 의해 다이오드(431)에 발생한 순방향 전압(VB)과 2차 축전지(30)의 전압(VA)을 가산한 전압(VA+VB), 즉, 전압(VC)을 발생시키기 때문에 2차 축전지(30)의 전압(VA)보다도 높은 전압을 CPU(200)로의 공급 전압(VD)으로 할 수 있다.

따라서, 2차 축전지(30)의 전압(VA)이 CPU(200)의 동작 보증 전압(하한값 : V1) 이하라도, CPU(301)로의 공급 전압(VD)을 신속하게 동작 보증 전압(V1) 이상으로 할 수 있고, CPU(301)에 신속히 초기화 처리를 실행시키는 것이 가능하다.

전술한 실시형태는 어디까지나 본 발명의 일 태양을 도시하는 것이고, 본 발명의 범위 내에서 임의로 변경이 가능하다. 예컨대, 전술한 실시형태에 있어서는, 제4 리셋 회로(520)가 동작 중에는 리셋 신호(RT4)를 소정 주기마다 출력하는 경우 에 관해서 설명하였지만, 동작 중에는 출력 레벨을 리셋 레벨(H 레벨 또는 L 레벨)로 유지함으로써, CPU(200)에 대하여 초기화 신호를 계속적(연속적)으로 출력하도록 구성해도 좋다.

또한, 전술한 실시형태에 있어서는, 이 전파 시계(10)에 전력을 공급하는 전력 공급 장치로서, 태양 패널(20)을 적용하는 경우를 예로 설명하였지만, 전파 시계(10) 내에 회전추를 설치하고 이 회전추의 선회(운동 에너지)에 의해 발전을 행하는 발전 장치, 혹은, 어떤 부위와 다른 부위의 온도차(열 에너지)에 의한 열발전에 의해 전력을 발생시키는 발전 장치, 또는, 방송, 통신 전파 등의 부유 전자파를 수신하고, 그 에너지(전기 에너지)를 이용한 전자 유도형 발전 장치 등의 발전 장치에 널리 적용할 수 있다.

또한, 이 전력 공급 장치는 발전 장치에 한하지 않고, 트랜스의 원리를 응용하여 전자 유도에 의해 전파 시계(10)에 전력을 공급하는 인덕티브 충전 장치나, 통상의 전기의 접속 방법인 단자의 접촉에 의해 전파 시계(10)에 전력을 공급하는 컨덕티브 충전 장치라도 좋다. 이 종류의 충전 장치는, 예컨대, 전파 시계(10)가 배치되면 전파 시계(10)에 전력을 공급하는 충전 스탠드로서 구성하는 것이 가능하다.

또한, 전술한 실시형태에 있어서는 본 발명을 태양 충전식 전파 시계에 적용하는 경우에 관해서 예시하였지만, 충전 전지로 동작하는 전자 시계, PDA(Personal Digital Assistants), 휴대전화기, 마이크로 컴퓨터 등의 CPU를 갖는 전자 기기에 널리 적용할 수 있다.

본 발명에 의하면 제어 유닛의 이상한 제어 처리를 회피할 수 있고, 혹은 제어 유닛의 이상한 제어 처리가 생겨도 그 처리를 신속하게 중단시킬 수 있다. 따 라서, 제어 유닛의 이상한 제어 처리가 계속되고, 상정 외의 회로가 갑자기 동작을 시작하여 전력을 쓸데없이 소비하는 경우를 회피할 수 있다.

Claims

제어 유닛과, 이 제어 유닛에 의해 동작이 제어되는 주변 회로와, 이들 제어 유닛 및 주변 회로에 동작 전력을 공급하는 충전 전지를 구비하는 전자 기기에 있어서,

상기 제어 유닛으로의 공급 전압이 상기 제어 유닛의 동작 보증 전압 이하이고, 또한, 상기 제어 유닛이 동작을 개시하는 개시 전압 이상인 동안에, 상기 제어 유닛에 대하여 초기화 신호를 연속적으로 출력하는 연속 초기화 수단을 구비한 것을 특징으로 하는 전자 기기.
제1항에 있어서, 상기 연속 초기화 수단은 상기 제어 유닛으로의 공급 전압이 상기 주변 회로의 동작 보증 전압의 하한값 이상인 경우에, 상기 제어 유닛에 대하여 초기화 신호를 연속적으로 출력하는 것을 특징으로 하는 전자 기기.
제2항에 있어서, 전력 공급 장치로부터의 공급 전력에 의해 상기 충전 전지를 충전하는 충전 제어 수단과,

상기 공급 전력에 의해 전압을 발생하는 전압 발생 수단과,

상기 충전 전지의 전압이 적어도 상기 제어 유닛의 동작 보증 전압을 넘을 때까지는 상기 전압 발생 수단에 의해 발생한 전압과 상기 충전 전지의 전압을 가산한 전압에 의거하여, 상기 제어 유닛으로의 공급 전압을 상승시키는 공급 전압 상승 수단을 구비하는 것을 특징으로 하는 전자 기기.
제3항에 있어서, 상기 제어 유닛의 이상을 검출하는 이상 검출 수단을 구비하고,

상기 연속 초기화 수단은 상기 이상 검출 수단의 검출 결과로부터, 상기 제어 유닛에 이상이 생긴 경우에, 또한 상기 제어 유닛에 대하여 초기화 신호를 연속적으로 출력하는 것을 특징으로 하는 전자 기기.
제4항에 있어서, 상기 공급 전압 상승 수단은 또한, 상기 이상 검출 수단의 검출 결과로부터 상기 제어 유닛에 이상이 생긴 경우에, 상기 전압 발생 수단에 의해 발생한 전압과 상기 충전 전지의 전압을 가산한 전압에 의거하여 상기 제어 유닛으로의 공급 전압을 상승시키는 것을 특징으로 하는 전자 기기.
제어 유닛과, 이 제어 유닛에 의해 동작이 제어되는 주변 회로와, 이들 제어 유닛 및 주변 회로에 동작 전력을 공급하는 충전 전지를 구비하고, 충전 전지를 전력 공급 장치로부터의 공급 전력으로 충전시키는 전자 기기에 있어서,

상기 제어 유닛의 이상을 검출하는 이상 검출 수단과,

상기 이상 검출 수단의 검출 결과로부터 상기 제어 유닛에 이상이 생긴 경우에, 상기 제어 유닛에 대하여 초기화 신호를 연속적으로 출력하는 연속 초기화 수단과,

상기 공급 전력에 의해 전압을 발생하는 전압 발생 수단과,

상기 이상 검출 수단의 검출 결과로부터, 상기 제어 유닛에 이상이 생긴 경우에 상기 전압 발생 수단에 의해 발생한 전압과 상기 충전 전지의 전압을 가산한 전압에 의거하여 상기 제어 유닛으로의 공급 전압을 상승시키는 공급 전압 상승 수단을 구비하는 것을 특징으로 하는 전자 기기.
제1항에 있어서, 상기 주변 회로는 클럭 신호를 출력하는 발진 회로와,

상기 제어 유닛으로의 상기 클럭 신호의 공급/공급 정지를 전환 제어하는 클럭 제어 수단을 구비하고,

이 클럭 제어 수단은 상기 제어 유닛이 그 제어 유닛의 정지 명령을 실행한 경우에, 상기 제어 유닛으로의 상기 클럭 신호의 공급을 정지하고, 상기 제어 유닛에 대한 상기 주변 회로로부터의 인터럽트가 발생한 경우, 또는, 상기 연속 초기화 수단이 초기화 신호의 출력을 개시한 경우에, 상기 제어 유닛으로의 상기 클럭 신호의 공급을 개시하는 것을 특징으로 하는 전자 기기.
제2항에 있어서, 상기 주변 회로는 클럭 신호를 출력하는 발진 회로와,

상기 제어 유닛으로의 상기 클럭 신호의 공급/공급 정지를 전환 제어하는 클럭 제어 수단을 구비하고,

이 클럭 제어 수단은 상기 제어 유닛이 그 제어 유닛의 정지 명령을 실행한 경우에, 상기 제어 유닛으로의 상기 클럭 신호의 공급을 정지하고, 상기 제어 유닛 에 대한 상기 주변 회로로부터의 인터럽트가 발생한 경우, 또는, 상기 연속 초기화 수단이 초기화 신호의 출력을 개시한 경우에, 상기 제어 유닛으로의 상기 클럭 신호의 공급을 개시하는 것을 특징으로 하는 전자 기기.
제3항에 있어서, 상기 주변 회로는 클럭 신호를 출력하는 발진 회로와,

상기 제어 유닛으로의 상기 클럭 신호의 공급/공급 정지를 전환 제어하는 클럭 제어 수단을 구비하고,

이 클럭 제어 수단은 상기 제어 유닛이 그 제어 유닛의 정지 명령을 실행한 경우에, 상기 제어 유닛으로의 상기 클럭 신호의 공급을 정지하고, 상기 제어 유닛에 대한 상기 주변 회로로부터의 인터럽트가 발생한 경우, 또는, 상기 연속 초기화 수단이 초기화 신호의 출력을 개시한 경우에, 상기 제어 유닛으로의 상기 클럭 신호의 공급을 개시하는 것을 특징으로 하는 전자 기기.
제4항에 있어서, 상기 주변 회로는 클럭 신호를 출력하는 발진 회로와,

상기 제어 유닛으로의 상기 클럭 신호의 공급/공급 정지를 전환 제어하는 클럭 제어 수단을 구비하고,

이 클럭 제어 수단은 상기 제어 유닛이 그 제어 유닛의 정지 명령을 실행한 경우에, 상기 제어 유닛으로의 상기 클럭 신호의 공급을 정지하고, 상기 제어 유닛에 대한 상기 주변 회로로부터의 인터럽트가 발생한 경우, 또는, 상기 연속 초기화 수단이 초기화 신호의 출력을 개시한 경우에, 상기 제어 유닛으로의 상기 클럭 신 호의 공급을 개시하는 것을 특징으로 하는 전자 기기.
제5항에 있어서, 상기 주변 회로는 클럭 신호를 출력하는 발진 회로와,

상기 제어 유닛으로의 상기 클럭 신호의 공급/공급 정지를 전환 제어하는 클럭 제어 수단을 구비하고,

이 클럭 제어 수단은 상기 제어 유닛이 그 제어 유닛의 정지 명령을 실행한 경우에, 상기 제어 유닛으로의 상기 클럭 신호의 공급을 정지하고, 상기 제어 유닛에 대한 상기 주변 회로로부터의 인터럽트가 발생한 경우, 또는, 상기 연속 초기화 수단이 초기화 신호의 출력을 개시한 경우에, 상기 제어 유닛으로의 상기 클럭 신호의 공급을 개시하는 것을 특징으로 하는 전자 기기.
제6항에 있어서, 상기 주변 회로는 클럭 신호를 출력하는 발진 회로와,

상기 제어 유닛으로의 상기 클럭 신호의 공급/공급 정지를 전환 제어하는 클럭 제어 수단을 구비하고,

이 클럭 제어 수단은 상기 제어 유닛이 그 제어 유닛의 정지 명령을 실행한 경우에, 상기 제어 유닛으로의 상기 클럭 신호의 공급을 정지하고, 상기 제어 유닛에 대한 상기 주변 회로로부터의 인터럽트가 발생한 경우, 또는, 상기 연속 초기화 수단이 초기화 신호의 출력을 개시한 경우에, 상기 제어 유닛으로의 상기 클럭 신호의 공급을 개시하는 것을 특징으로 하는 전자 기기.
제1항에 있어서, 전력 공급 장치로부터의 공급 전력에 의해 상기 충전 전지를 충전하는 충전 제어 수단과,

상기 공급 전력에 의해 전압을 발생하는 전압 발생 수단과,

상기 충전 전지의 전압이 적어도 상기 제어 유닛의 동작 보증 전압을 넘을 때까지는 상기 전압 발생 수단에 의해 발생한 전압과 상기 충전 전지의 전압을 가산한 전압에 의거하여, 상기 제어 유닛으로의 공급 전압을 상승시키는 공급 전압 상승 수단을 구비하는 것을 특징으로 하는 전자 기기.
제13항에 있어서, 상기 제어 유닛의 이상을 검출하는 이상 검출 수단을 구비하고,

상기 연속 초기화 수단은 상기 이상 검출 수단의 검출 결과로부터, 상기 제어 유닛에 이상이 생긴 경우에, 또한 상기 제어 유닛에 대하여 초기화 신호를 연속적으로 출력하는 것을 특징으로 하는 전자 기기.
제14항에 있어서, 상기 공급 전압 상승 수단은 또한, 상기 이상 검출 수단의 검출 결과로부터 상기 제어 유닛에 이상이 생긴 경우에, 상기 전압 발생 수단에 의해 발생한 전압과 상기 충전 전지의 전압을 가산한 전압에 의거하여 상기 제어 유닛으로의 공급 전압을 상승시키는 것을 특징으로 하는 전자 기기.
제15항에 있어서, 상기 주변 회로는 클럭 신호를 출력하는 발진 회로와,

상기 제어 유닛으로의 상기 클럭 신호의 공급/공급 정지를 전환 제어하는 클럭 제어 수단을 구비하고,

이 클럭 제어 수단은 상기 제어 유닛이 그 제어 유닛의 정지 명령을 실행한 경우에, 상기 제어 유닛으로의 상기 클럭 신호의 공급을 정지하고, 상기 제어 유닛에 대한 상기 주변 회로로부터의 인터럽트가 발생한 경우, 또는, 상기 연속 초기화 수단이 초기화 신호의 출력을 개시한 경우에, 상기 제어 유닛으로의 상기 클럭 신호의 공급을 개시하는 것을 특징으로 하는 전자 기기.
제1항 내지 제16항 중 어느 한 항에 있어서, 상기 주변 회로는 시간을 계시하는 계시 수단을 구비하고, 상기 전자 기기는 상기 계시 수단의 계시 결과에 의거하여 시각을 표시하는 시각 표시 수단을 구비하는 시계로 구성되어 있는 것을 특징으로 하는 전자 기기.
제어 유닛과, 이 제어 유닛에 의해 동작이 제어되는 주변 회로와, 이들 제어 유닛 및 주변 회로에 동작 전력을 공급하는 충전 전지를 구비하는 전자 기기의 제어 방법에 있어서,

상기 제어 유닛으로의 공급 전압이 상기 제어 유닛의 동작 보증 전압 이하이고, 또한 상기 제어 유닛이 동작을 개시하는 개시 전압 이상인 동안에, 상기 제어 유닛에 대하여 초기화 신호를 연속적으로 출력하는 것을 특징으로 하는 전자 기기의 제어 방법.
제어 유닛과, 이 제어 유닛에 의해 동작이 제어되는 주변 회로와, 이들 제어 유닛 및 주변 회로에 동작 전력을 공급하는 충전 전지를 구비하고, 충전 전지를 전력 공급 장치로부터의 공급 전력으로 충전시키는 전자 기기의 제어 방법에 있어서,

상기 제어 유닛에 이상이 생겼는지 여부를 검출하고, 이상이 생긴 경우에, 상기 제어 유닛에 대하여 초기화 신호를 연속적으로 출력하는 동시에, 상기 공급 전력에 의해 전압을 발생시키고, 이 발생시킨 전압과 상기 충전 전지의 전압을 가산한 전압에 의거하여 상기 제어 유닛으로의 공급 전압을 상승시키는 것을 특징으로 하는 전자 기기의 제어 방법.