KR100673203B1 - Method of manufacturing a capacitor in semiconductor device - Google Patents

Method of manufacturing a capacitor in semiconductor device Download PDF

Info

Publication number
KR100673203B1
KR100673203B1 KR1020000084665A KR20000084665A KR100673203B1 KR 100673203 B1 KR100673203 B1 KR 100673203B1 KR 1020000084665 A KR1020000084665 A KR 1020000084665A KR 20000084665 A KR20000084665 A KR 20000084665A KR 100673203 B1 KR100673203 B1 KR 100673203B1
Authority
KR
South Korea
Prior art keywords
capacitor
plasma
semiconductor device
manufacturing
taox
Prior art date
Application number
KR1020000084665A
Other languages
Korean (ko)
Other versions
KR20020055250A (en
Inventor
조호진
송한상
김경민
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000084665A priority Critical patent/KR100673203B1/en
Publication of KR20020055250A publication Critical patent/KR20020055250A/en
Application granted granted Critical
Publication of KR100673203B1 publication Critical patent/KR100673203B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Abstract

본 발명은 반도체 소자의 캐패시터 제조 방법에 관한 것으로서, 소정의 반도체 기판 상부에 캐패시터의 하부전극이 형성되고 그 상부에 Ta2O5가 증착된 후, Ta2O5는 NH3 플라즈마 또는 H2플라즈마 처리를 하면 환원(플라즈마처리)되어 TaOx로 환원(변환)된다. 이후, 그 상부에 BST가 증착된 후, 급속 열처리되어 TaOx는 Ta2O5로 산화(환원)되어 Ta2O5와 BST 2층구조의 유전체막이 형성됨으로써, TaOx가 BST 증착공정 및 열처리공정시 BST를 통과한 O2를 소모하면서 재산화되어 O2가 하부전극으로 확산되는 것을 방지할 수 있는 반도체 소자의 캐패시터 제조 방법을 제시함에 있다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a capacitor of a semiconductor device, wherein after a lower electrode of a capacitor is formed on a predetermined semiconductor substrate and Ta 2 O 5 is deposited thereon, Ta 2 O 5 is NH 3 plasma or H 2 plasma. The treatment is reduced (plasma treated) to TaOx (converted). Then, after the upper BST is deposited on, the rapid thermal TaOx is Ta 2 O 5 is oxidized (reduced) to Ta 2 O 5 and BST 2 being the dielectric film is formed of a layer structure, TaOx the BST deposition process and a heat treatment step during The present invention provides a method of manufacturing a capacitor of a semiconductor device capable of reoxidizing while consuming O 2 passed through a BST to prevent O 2 from diffusing to the lower electrode.

BST/TaOx, 유전체막, 플라즈마처리BST / TaOx, dielectric film, plasma treatment

Description

반도체 소자의 캐패시터 제조 방법{Method of manufacturing a capacitor in semiconductor device} Method of manufacturing a capacitor in semiconductor device             

도 1(a) 내지 도 1(h)는 본 발명의 일 실시예에 따른 반도체 소자의 캐패시터 제조 방법을 설명하기 위해 순서적으로 도시한 반도체 소자의 단면도.
1 (a) to 1 (h) are cross-sectional views of a semiconductor device sequentially shown to explain a method of manufacturing a capacitor of a semiconductor device according to an embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명>     <Explanation of symbols for the main parts of the drawings>

1 : 반도체 기판 2 : 층간절연막    1 semiconductor substrate 2 interlayer insulating film

3 : 다결정실리콘 4 : 오믹콘택층    3: polycrystalline silicon 4: ohmic contact layer

5 : 확산방지막 6 : 콘택플러그    5: diffusion barrier 6: contact plug

7 : 더미패턴층 8 : 하부전극    7: dummy pattern layer 8: lower electrode

9,12 : Ti2O5 10 : TaOx9,12: Ti 2 O 5 10: TaOx

11 : BST 13 : 상부전극
11: BST 13: Upper electrode

본 발명은 반도체 소자의 캐패시터 제조 방법에 관한 것으로서, 특히 소정의 반도체 기판 상부에 캐패시터의 하부전극이 형성되고 그 상부에 Ta2O5가 증착된 후, Ta2O5는 NH3 플라즈마 또는 H2플라즈마에 의해 플라즈마 처리되어 TaOx로 변환된다. 이후, 그 상부에 BST가 증착된 후, 급속 열처리되어 TaOx는 Ta2O5로 환원되어 Ta2 O5와 BST 2층구조의 유전체막이 형성됨으로써, TaOx가 BST 증착공정 및 열처리공정시 BST를 통과한 O2를 소모하면서 재산화되어 O2가 하부전극으로 확산되는 것을 방지할 수 있는 반도체 소자의 캐패시터 제조 방법에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a capacitor of a semiconductor device. In particular, after a lower electrode of a capacitor is formed on a predetermined semiconductor substrate and Ta 2 O 5 is deposited thereon, Ta 2 O 5 is NH 3 plasma or H 2. The plasma is processed by the plasma and converted into TaOx. Then, being then a top BST is deposited on, the rapid thermal TaOx is reduced to Ta 2 O 5 to form a dielectric film of Ta 2 O 5 and BST 2-layer structure, TaOx passes through the BST during BST deposition process and the heat treatment step A method for manufacturing a capacitor of a semiconductor device capable of reoxidizing while consuming one O 2 to prevent the diffusion of O 2 to the lower electrode.

DRAM의 집적도가 증가하면서 보다 높은 유전율과 작은 누설전류 특성이 요구됨에 따라 캐패시터의 구조는 누설전류가 작은 MIM 구조로의 변화가 요구되고 있다. 현재 MIM 구조의 캐패시터 하부전극으로는 귀금속물질이 사용되고 있다. 이러한, 하부전극은 CVD 방법에 의해 증착되는데, CVD를 이용한 하부전극의 형성공정시 주입되는 산소에 의해 하부전극의 아래층에 형성된 확산방지막이 산화되어 전기적 특성을 열화시키는 문제가 발생하게 된다. As the integration of DRAMs increases, higher dielectric constants and smaller leakage current characteristics are required, and therefore, the capacitor structure needs to be changed to a MIM structure with a small leakage current. Currently, precious metal materials are used as capacitor lower electrodes of the MIM structure. The lower electrode is deposited by a CVD method, and the diffusion barrier layer formed on the lower layer of the lower electrode is oxidized by oxygen injected during the formation of the lower electrode using CVD, thereby deteriorating electrical characteristics.

DRAM에서 캐패시터의 하부전극은 반도체 기판에 형성된 접합영역과 다결정 실리콘, 오믹콘택층 및 확산방지막으로 형성된 콘택플러그를 통하여 접촉된다. DRAM이 고집적화됨에 따라 Ta2O5, BST, ((Ba,Sr)TiO3), STO(SrTiO3 )등의 유전율이 높 은 새로운 유전체물질이 사용되어야 하나 콘택플러그와의 반응을 통한 부피감소 및 플러그 산화에 의한 콘택저항의 증가가 문제시되고 있다. 이를 막기 위해 금속물질로 구성된 하부전극과 반도체 기판의 접합영역을 전기적으로 접속시키기 위한 콘택플러그의 최상단에는 Ti, Ta 및 W와 같은 다결정 또는 TiN, TaN 및 WN과 같은 질화막 또는 TiAlN, TiSiN, WSiN 및 TaSiN과 같은 삼원계 질화막으로 구성된 확산방지막이 형성된다. 그러나, 확산방지막 형성 후에 이루어지는 후속 열처리공정시, 주입되는 산소와 확산방지막에 함유된 물질들이 반응하여 소정의 산화물이 생성된다. 이런 산화물에 의해 캐패시터의 전기적특성이 열화되는 문제가 발생된다. In the DRAM, the lower electrode of the capacitor contacts the junction region formed on the semiconductor substrate through a contact plug formed of a polycrystalline silicon, an ohmic contact layer and a diffusion barrier. As DRAM is highly integrated, new dielectric materials with high dielectric constants such as Ta 2 O 5 , BST, ((Ba, Sr) TiO 3 ) and STO (SrTiO 3 ) should be used, but volume reduction through reaction with contact plug and An increase in contact resistance due to plug oxidation has been a problem. To prevent this, at the top of the contact plug for electrically connecting the lower electrode made of a metal material and the junction region of the semiconductor substrate, a polycrystal such as Ti, Ta and W or a nitride film such as TiN, TaN and WN or TiAlN, TiSiN, WSiN and A diffusion barrier film formed of a ternary nitride film such as TaSiN is formed. However, in the subsequent heat treatment process after the formation of the diffusion barrier film, the injected oxygen and the materials contained in the diffusion barrier film react to produce a predetermined oxide. This oxide causes a problem that the electrical characteristics of the capacitor deteriorate.

특히, 캐패시터의 유전체막을 형성하기 위한 열처리공정시, 가해지는 고온과 산소에 의해 하부전극을 경유하여 산소가 확산방지막이 형성된 방향으로 확산하여 확산방지막을 산화시켜 확산방지막의 상부표면에 부도체의 산화막이 형성된다. 이 산화막에 의해 캐패시터의 하부전극과 반도체 기판에 형성된 접합영역간의 전기적인 콘택저항이 증가하게 되는 문제가 발생한다.
In particular, during the heat treatment process for forming the dielectric film of the capacitor, oxygen diffuses through the lower electrode through the lower electrode by the high temperature and oxygen applied to oxidize the diffusion barrier to oxidize the diffusion barrier so that the oxide film of the non-conductor is formed on the upper surface of the diffusion barrier. Is formed. This oxide film causes a problem that the electrical contact resistance between the lower electrode of the capacitor and the junction region formed in the semiconductor substrate increases.

따라서, 본 발명의 목적은 캐패시터를 형성하기 위한 소정의 열처리공정시, 캐패시터의 하부에 형성된 콘택플러그의 소정 부위가 산화되어 전기적인 특성이 감소되는 것을 방지하기 위한 반도체 소자의 캐패시터 제조 방법을 제공함에 있다.Accordingly, it is an object of the present invention to provide a method of manufacturing a capacitor of a semiconductor device for preventing the electrical properties of the contact plug formed under the capacitor from being oxidized during a predetermined heat treatment process for forming the capacitor. have.

본 발명의 또 다른 목적은 소정의 반도체 기판 상부에 캐패시터의 하부전극 이 형성되고 그 상부에 Ta2O5가 증착된 후, Ta2O5는 NH3 플라즈마 또는 H2플라즈마에 의해 플라즈마 처리되어 TaOx로 환원(변환)된다. 이후, 그 상부에 BST가 증착된 후, 급속 열처리되어 TaOx는 Ta2O5로 산화(환원)되어 Ta2O5와 BST 2층구조의 유전체막이 형성됨으로써, TaOx가 BST 증착공정 및 열처리공정시 BST를 통과한 O2를 소모하면서 재산화되어 O2가 하부전극으로 확산되는 것을 방지할 수 있는 반도체 소자의 캐패시터 제조 방법을 제공함에 있다.
It is still another object of the present invention to form a lower electrode of a capacitor on a predetermined semiconductor substrate and deposit Ta 2 O 5 thereon, and then Ta 2 O 5 is plasma-treated by NH 3 plasma or H 2 plasma to form TaOx. Reduced to (converted). Then, after the upper BST is deposited on, the rapid thermal TaOx is Ta 2 O 5 is oxidized (reduced) to Ta 2 O 5 and BST 2 being the dielectric film is formed of a layer structure, TaOx the BST deposition process and a heat treatment step during The present invention provides a method for manufacturing a capacitor of a semiconductor device capable of reoxidizing while consuming O 2 passed through a BST to prevent O 2 from diffusing to the lower electrode.

본 발명은 소정의 구조가 형성된 반도체 기판 상부에 절연막을 형성한 후, 상기 절연막의 소정 영역을 식각하여 상기 반도체 기판의 소정 영역을 노출시키는 콘택홀을 형성하는 단계와; 상기 콘택홀을 메우도록 콘택플러그를 형성하는 단계와; 상기 콘택플러그 상부에 하부전극을 형성하는 단계와; 상기 하부전극 상부에 Ta2O5를 증착한 후, 플라즈마 처리하여 TaOx를 형성하고 상기 TaOx 상부에 BST를 증착한 후, 급속열처리하여 TaOx를 Ta2O5로 환원하여 적층구조의 유전체막을 형성하는 단계와; 상기 유전체막 상부에 상부전극을 형성하는 단계를 포함한다.
The present invention provides a method for manufacturing a semiconductor device, comprising: forming an insulating layer on an upper surface of a semiconductor substrate on which a predetermined structure is formed, and then forming a contact hole for etching a predetermined region of the insulating layer to expose a predetermined region of the semiconductor substrate; Forming a contact plug to fill the contact hole; Forming a lower electrode on the contact plug; Depositing Ta 2 O 5 on the lower electrode, forming TaOx by plasma treatment, depositing BST on the TaOx, and rapid thermal treatment to reduce TaOx to Ta 2 O 5 to form a dielectric film in a laminated structure. Steps; Forming an upper electrode on the dielectric layer.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

도 1(a) 내지 도 1(h)는 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위해 도시한 반도체 소자의 단면도이다. 1A to 1H are cross-sectional views of a semiconductor device for explaining a method of manufacturing a semiconductor device according to an embodiment of the present invention.

도 1(a)를 참조하면, 우선 소정의 구조가 형성된 반도체 기판(1) 상부에 층간절연층(2)이 형성된다. 층간절연층(2)은 반도체 기판(1)의 소정 부분이 노출되도록 패터닝되어 자신의 소정 부위에 콘택홀이 형성된다. 콘택홀이 형성된 반도체 기판(1) 상부에는 콘택홀을 메우도록 콘택플러그(6)가 형성된다. Referring to FIG. 1A, an interlayer insulating layer 2 is first formed on a semiconductor substrate 1 on which a predetermined structure is formed. The interlayer insulating layer 2 is patterned so that a predetermined portion of the semiconductor substrate 1 is exposed so that contact holes are formed in a predetermined portion thereof. The contact plug 6 is formed on the semiconductor substrate 1 on which the contact hole is formed to fill the contact hole.

콘택플러그(6)는 다결정 실리콘(3), 오믹콘택층(4) 및 확산방지막(5)이 순차적으로 형성된 적층구조로 형성된다. The contact plug 6 is formed in a laminated structure in which the polycrystalline silicon 3, the ohmic contact layer 4, and the diffusion barrier film 5 are sequentially formed.

다결정실리콘(3)은 화학기상증착법에 의해 500∼3000Å의 두께로 증착된 후, 패터닝되어 콘택홀의 최상단으로부터 500∼2000Å의 깊이로 형성된다. The polysilicon 3 is deposited to a thickness of 500 to 3000 mm by chemical vapor deposition, and then patterned to form a depth of 500 to 2000 mm from the top of the contact hole.

오믹콘택층(4)은 다결정실리콘(3)을 포함한 전체 구조 상부에 Ti가 100∼1000Å의 두께로 증착된 후, 급속 열처리되어 형성된다. 즉, 급속열처리에 의해 다결정실리콘(3)과 Ti가 반응하여 TiSix와 TiN이 순차적으로 형성된 후, TiN은 소정의 세정공정에 의해 제거되어 TiSix의 오믹콘택층(4)이 형성된다. The ohmic contact layer 4 is formed by depositing Ti to a thickness of 100 to 1000 GPa over the entire structure including the polycrystalline silicon 3 and then rapidly thermally treating it. That is, after the polysilicon 3 and Ti react with the rapid thermal treatment to form TiSix and TiN sequentially, TiN is removed by a predetermined cleaning process to form an ohmic contact layer 4 of TiSix.

확산방지막(5)은 오믹콘택층(4)을 포함한 전체 구조 상부에 TiCl4, SiCl4 및 NH3가스가 소정 비율로 혼합된 분위기에서 TiSiN이 증착된 후, CMP공정에 의해 패터닝되어 콘택홀이 매립되도록 형성된다. The diffusion barrier 5 is deposited by TiCN in an atmosphere in which TiCl 4 , SiCl 4 and NH 3 are mixed in a predetermined ratio on the entire structure including the ohmic contact layer 4 , and then patterned by a CMP process to form a contact hole. It is formed to be buried.

도 1(b)를 참조하면, 콘택플러그(6)를 포함한 전체 구조 상부에 옥사이드막이 증착된 후, 소정의 포토마스크 및 식각공정에 의해 콘택플러그(6)가 노출되도록 패터닝되어 더미패턴층(7)이 형성된다.Referring to FIG. 1B, after the oxide film is deposited on the entire structure including the contact plug 6, the dummy plug layer 7 is patterned to expose the contact plug 6 by a predetermined photomask and etching process. ) Is formed.

이후, 더미패턴층(7)을 포함한 전체 구조 상부에 Ru, SrRuO3, (Ba,Sr)RuO3, Pt 및 Ir중 어느 하나가 CVD에 의해 증착된 후, 더미패턴층(7)의 안쪽면에 형성되도록 패터닝되어 하부전극(8)이 형성된다. Thereafter, any one of Ru, SrRuO 3 , (Ba, Sr) RuO 3 , Pt, and Ir is deposited by CVD on the entire structure including the dummy pattern layer 7, and then the inner surface of the dummy pattern layer 7. Patterned to be formed in the lower electrode 8 is formed.

도 1(c)를 참조하면, 이후, 하부전극(8)을 포함한 전체 구조 상부는 온도가 300∼400℃이고, 압력이 0.2∼2.5Torr로 설정된 열처리장비내에 N2와 O2 플라즈마의 혼합플라즈마, O2 플라즈마 및 N2O 플라즈마중 어느 하나가 50∼300W의 주입에너지에 의해 주입되어 30∼180초동안 표면처리된다. Referring to FIG. 1 (c), afterwards, the entire structure including the lower electrode 8 has a mixture plasma of N 2 and O 2 plasma in a heat treatment equipment having a temperature of 300 to 400 ° C. and a pressure of 0.2 to 2.5 Torr. , Any one of O 2 plasma and N 2 O plasma is injected by an injection energy of 50 to 300 W and surface treated for 30 to 180 seconds.

도 1(d)를 참조하면, 이후, 전체 구조 상부에 Ta(OC2H5)를 소스가스와 O2 또는 N2O를 산화가스로 300∼400℃의 온도범위에서 MOCVD 또는 ALD에 의해 Ta2O5 (9)가 증착된다. Referring to FIG. 1 (d), Ta (OC 2 H 5 ) is formed on the entire structure by using a source gas and O 2 or N 2 O as an oxidizing gas in a temperature range of 300 to 400 ° C. by TaCVD or ALD. 2 0 5 (9) is deposited.

도 1(e)를 참조하면, 이후, Ta2O5(9)를 포함한 전체 구조 상부는 온도가 200∼500℃이고, 압력이 0.2∼2.5Torr로 설정된 열처리장비내에 NH3 플라즈마 또는 H2플라즈마가 50∼500W의 주입에너지에 의해 주입되어 30∼600초동안 플라즈마처리된다. 이로 인해, Ta2O5(9)는 TaOx(10)로 변화하게 된다. Referring to FIG. 1 (e), the upper part of the entire structure including Ta 2 O 5 (9) is NH 3 plasma or H 2 plasma in a heat treatment equipment having a temperature of 200 to 500 ° C. and a pressure of 0.2 to 2.5 Torr. Is injected by an injection energy of 50 to 500 W and subjected to plasma treatment for 30 to 600 seconds. As a result, Ta 2 O 5 (9) is changed to TaOx (10).

도 1(f)를 참조하면, 이후, TaOx(10)를 포함한 전체 구조 상부에 Ba, Sr 및 Ti 소스가스와 O2 또는 N2O를 산화가스로 350∼420℃의 온도범위에서 MOCVD에 의해 BST(11)가 증착된다. Referring to Figure 1 (f), after the BaO, Sr and Ti source gas and O 2 or N 2 O as the oxidation gas on the entire structure including TaOx (10) by MOCVD in the temperature range of 350 ~ 420 ℃ BST 11 is deposited.

Ba 소스로는 Ba(THD)2-trien [Ba(C11H1902)2-(NH2(C 2H4)NH(C2H4)2] 및 Ba(THD)2-pmdt [Ba(C11H1902)2-C9H23N3],Ba(METHD) 2[Ba(O4C14H25)2]이 사용된다. Ba sources include Ba (THD) 2 -trien [Ba (C 11 H 1902 ) 2- (NH 2 (C 2 H 4 ) NH (C 2 H 4 ) 2 ) and Ba (THD) 2 -pmdt [Ba ( C 11 H 1902 ) 2 -C 9 H 23 N 3 ], Ba (METHD) 2 [Ba (O 4 C 14 H 25 ) 2 ] is used.

Sr 소스로는 Sr(THD)2-trien [Sr(C11H1902)2-(NH2(C 2H4)NH(C2H4))2] 및 Sr(THD)2-pmdt [Sr(C11H1902)2-C9H23N3],Sr(METHD) 2[Sr(O4C14H25)2]이 사용된다.Sr sources include Sr (THD) 2 -trien [Sr (C 11 H 1902 ) 2- (NH 2 (C 2 H 4 ) NH (C 2 H 4 )) 2 ] and Sr (THD) 2 -pmdt [Sr (C 11 H 1902 ) 2 -C 9 H 23 N 3 ], Sr (METHD) 2 [Sr (O 4 C 14 H 25 ) 2 ] is used.

Ti 소스로는 Ti(O-i-Pr)2(THD)2 [Ti(OC3H7)2(C11 H1902)2] 및 Ti(O-t-Bu)2(THD)2 [Ti(OC4H9)2(C11H1902)2], Ti(MPD)(THD) 2[Ti(O2C6H12)(O2C11H19) 2]이 사용된다.Ti sources include Ti (Oi-Pr) 2 (THD) 2 [Ti (OC 3 H 7 ) 2 (C 11 H 1902 ) 2 ] and Ti (Ot-Bu) 2 (THD) 2 [Ti (OC 4 H 9 ) 2 (C 11 H 1902 ) 2 ], Ti (MPD) (THD) 2 [Ti (O 2 C 6 H 12 ) (O 2 C 11 H 19 ) 2 ].

도 1(g)를 참조하면, 이후, BST(11)를 포함한 전체 구조 상부는 500∼750℃의 온도범위와 질소분위기에서 1∼10분동안 급속 열처리되어 TaOx(10)가 재산화하여 Ta2O5(12)로 변화하게 된다. Referring to FIG. 1 (g), the upper part of the entire structure including the BST 11 is then rapidly heat-treated in a temperature range of 500 to 750 ° C. for 1 to 10 minutes in a nitrogen atmosphere, whereby TaOx 10 is reoxidized to Ta 2. O 5 (12).

도 1(h)를 참조하면, 이후, 전체 구조 상부에 Ru, SrRuO3, (Ba,Sr)RuO3, Pt 및 Ir중 어느 하나가 증착되어 상부전극(13)이 형성된다. Referring to FIG. 1 (h), any one of Ru, SrRuO 3 , (Ba, Sr) RuO 3 , Pt, and Ir is deposited on the entire structure to form an upper electrode 13.

이후, 상부전극을 포함한 전체 구조 상부는 350∼600℃의 온도범위와 산소가 1∼10%정도 함유된 질소분위기에서 1∼10분동안 급속 열처리된다.
After that, the upper part of the entire structure including the upper electrode is rapidly heat treated for 1 to 10 minutes in a nitrogen atmosphere containing a temperature range of 350 to 600 ° C. and oxygen of 1 to 10%.

전술한 바와 같이, 본 발명은 소정의 반도체 기판 상부에 캐패시터의 하부전극이 형성되고 그 상부에 Ta2O5가 증착된 후, Ta2O5는 NH3 플라즈마 또는 H2플라즈마 에 의해 플라즈마 처리되어 TaOx로 환원(변환)된다. 이후, 그 상부에 BST가 증착된 후, 급속 열처리되어 TaOx는 Ta2O5로 산화(환원)되어 Ta2O5와 BST 2층구조의 유전체막이 형성된다.
As described above, in the present invention, after a lower electrode of a capacitor is formed on a predetermined semiconductor substrate and Ta 2 O 5 is deposited thereon, Ta 2 O 5 is plasma-treated by NH 3 plasma or H 2 plasma. Reduced (converted) to TaOx. Then, after the upper portion is deposited on the BST, the rapid thermal TaOx is oxidized (reduced) to Ta 2 O 5 dielectric film is formed of Ta 2 O 5 and BST 2-layer structure.

상술한 바와 같이, 본 발명은 소정의 반도체 기판 상부에 캐패시터의 하부전극이 형성되고 그 상부에 Ta2O5가 증착된 후, Ta2O5는 NH3 플라즈마 또는 H2플라즈마에 의해 플라즈마 처리되어 TaOx로 환원(변환)된다. 이후, 그 상부에 BST가 증착된 후, 급속 열처리되어 TaOx는 Ta2O5로 산화(환원)되어 Ta2O5와 BST 2층구조의 유전체막이 형성됨으로써, TaOx가 BST 증착공정 및 열처리공정시 BST를 통과한 O2를 소모하면서 재산화되어 O2가 하부전극으로 확산되는 것을 방지할 수 있다. 이로 인해, 캐패시터의 열 안정성을 향상시킬 수 있다.As described above, in the present invention, after a lower electrode of a capacitor is formed on a predetermined semiconductor substrate and Ta 2 O 5 is deposited thereon, Ta 2 O 5 is plasma-treated by NH 3 plasma or H 2 plasma. Reduced (converted) to TaOx. Then, after the upper BST is deposited on, the rapid thermal TaOx is Ta 2 O 5 is oxidized (reduced) to Ta 2 O 5 and BST 2 being the dielectric film is formed of a layer structure, TaOx the BST deposition process and a heat treatment step during It can be reoxidized while consuming O 2 passing through the BST to prevent O 2 from diffusing to the lower electrode. For this reason, the thermal stability of a capacitor can be improved.

또한, 캐패시터의 열 안정성이 향상됨에 따라 높은 온도에서 후속 열처리공정이 이루어지게 되어 유전체막의 유전상수를 높일 수 있다. In addition, as the thermal stability of the capacitor is improved, subsequent heat treatment may be performed at a high temperature, thereby increasing the dielectric constant of the dielectric film.

또한, 유전체막의 유전상수의 증가에 따라 토스(Tox)가 감소되어 안정적인 누설전류 특성을 얻을 수 있다.In addition, as the dielectric constant of the dielectric film increases, tox is reduced, thereby obtaining stable leakage current characteristics.

더나아가, 2층구조의 유전체막의 두께를 감소함으로 인해, 0.1㎛이하 디자인 룰을 가지는 메모리 소자에서 공정의 안정성과 수율을 확보할 수 있다.Furthermore, by reducing the thickness of the two-layer dielectric film, it is possible to secure process stability and yield in a memory device having a design rule of 0.1 μm or less.

Claims (17)

소정의 구조가 형성된 반도체 기판 상부에 절연막을 형성한 후, 상기 절연막의 소정 영역을 식각하여 상기 반도체 기판의 소정 영역을 노출시키는 콘택홀을 형성하는 단계와;After forming an insulating film on the semiconductor substrate having a predetermined structure, forming a contact hole for etching the predetermined region of the insulating film to expose the predetermined region of the semiconductor substrate; 상기 콘택홀을 메우도록 콘택플러그를 형성하는 단계와;Forming a contact plug to fill the contact hole; 상기 콘택플러그 상부에 하부전극을 형성하는 단계와;Forming a lower electrode on the contact plug; 상기 하부전극 상부에 Ta2O5를 증착한 후, 플라즈마 처리하여 TaOx를 형성하고 상기 TaOx 상부에 BST를 증착한 후, 급속열처리하여 TaOx를 Ta2O5로 환원하여 적층구조의 유전체막을 형성하는 단계와;Depositing Ta 2 O 5 on the lower electrode, forming TaOx by plasma treatment, depositing BST on the TaOx, and rapid thermal treatment to reduce TaOx to Ta 2 O 5 to form a dielectric film in a laminated structure. Steps; 상기 유전체막 상부에 상부전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.And forming an upper electrode on the dielectric film. 제 1 항에 있어서,The method of claim 1, 상기 콘택플러그는 다결정실리콘, 오믹콘택층 및 확산방지막이 순차적으로 형성된 적층구조로 형성되는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.The contact plug is a capacitor manufacturing method of a semiconductor device, characterized in that the polycrystalline silicon, ohmic contact layer and the diffusion barrier formed in a stacked structure formed sequentially. 제 2 항에 있어서,The method of claim 2, 상기 다결정실리콘은 화학기상증착법에 의해 500∼3000Å의 두께로 증착된 후, 패터닝되어 상기 콘택홀의 최상단으로부터 500∼2000Å의 깊이로 형성되는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.And the polycrystalline silicon is deposited to a thickness of 500 to 3000 microns by chemical vapor deposition, and then patterned to form a depth of 500 to 2000 microns from an uppermost end of the contact hole. 제 2 항에 있어서,The method of claim 2, 상기 오믹콘택층은 상기 다결정실리콘을 포함한 전체 구조 상부에 Ti가 100∼1000Å의 두께로 증착된 후, 급속 열처리되어 상기 다결정실리콘과 Ti가 반응하여 TiSix가 형성되는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.The ohmic contact layer is formed on the entire structure including the polysilicon, Ti is deposited to a thickness of 100 ~ 1000Å, and then rapidly heat-treated, the polycrystalline silicon and Ti reacts to form a capacitor of the semiconductor device, characterized in that TiSix is formed Way. 제 2 항에 있어서,The method of claim 2, 상기 확산방지막은 상기 오믹콘택층을 포함한 전체 구조 상부에 TiCl4, SiCl4 및 NH3가스가 혼합된 분위기에서 TiSiN이 증착된 후, CMP공정에 의해 패터닝되어 상기 콘택홀이 매립되도록 형성되는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.The diffusion barrier layer is formed by depositing TiSiN in an atmosphere in which TiCl 4 , SiCl 4 and NH 3 gas is mixed on the entire structure including the ohmic contact layer, and then patterned by CMP to fill the contact hole. A method for producing a capacitor of a semiconductor device. 제 1 항에 있어서,The method of claim 1, 상기 콘택플러그가 형성된 후, 전체 구조 상부에 옥사이드막이 증착된 후, 포토마스크 및 식각공정에 의해 상기 콘택플러그가 노출되도록 패터닝되어 더미패턴층이 형성되는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.After the contact plug is formed, an oxide film is deposited on the entire structure, and then patterned to expose the contact plug by a photomask and an etching process to form a dummy pattern layer. Capacitor Manufacturing Method. 제 1 항에 있어서,The method of claim 1, 상기 하부전극은 Ru, SrRuO3, (Ba,Sr)RuO3, Pt 및 Ir중 어느 하나가 CVD에 의해 증착된 후, 상기 더미패턴층의 안쪽면에만 형성되도록 패터닝되어 형성되는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.The lower electrode is a semiconductor, characterized in that formed after the deposition of any one of Ru, SrRuO 3 , (Ba, Sr) RuO 3 , Pt and Ir is formed only on the inner surface of the dummy pattern layer. Capacitor manufacturing method of device. 제 1 항에 있어서,The method of claim 1, 상기 상기 하부전극이 형성된 후, 전체 구조 상부는 온도가 300∼400℃이고, 압력이 0.2∼2.5Torr로 설정된 열처리장비내에 N2와 O2 플라즈마의 혼합플라즈마, O2 플라즈마 및 N2O 플라즈마중 어느 하나가 50∼300W의 주입에너지에 의해 주입되어 30∼180초동안 표면처리되는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.After the lower electrode was formed, the upper portion of the entire structure was mixed plasma of N 2 and O 2 plasma, O 2 plasma and N 2 O plasma in a heat treatment equipment having a temperature of 300 to 400 ° C. and a pressure of 0.2 to 2.5 Torr. The method of manufacturing a capacitor of a semiconductor device, characterized in that any one is injected by the injection energy of 50 to 300W and the surface treatment for 30 to 180 seconds. 제 1 항에 있어서,The method of claim 1, 상기 Ta2O5는 Ta(OC2H5)5를 소스가스와 O2 또는 N2O를 산화가스로 300∼400℃의 온도범위에서 MOCVD 또는 ALD에 의해 증착되는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.The Ta 2 O 5 is a Ta (OC 2 H 5 ) 5 source gas and O 2 or N 2 O as an oxidizing gas in the temperature range of 300 ~ 400 ℃ characterized in that the deposition of the semiconductor device by MOCVD or ALD Capacitor Manufacturing Method. 제 1 항에 있어서,The method of claim 1, 상기 TaOx는 온도가 200∼500℃이고, 압력이 0.2∼2.5Torr로 설정된 열처리장비내에 NH3 플라즈마 또는 H2플라즈마가 50∼500W의 주입에너지에 의해 주입되어 30∼600초동안 플라즈마 처리되어 형성되는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.lThe TaOx is formed by a plasma treatment for 30 to 600 seconds by injection of NH 3 plasma or H 2 plasma with an injection energy of 50 to 500 W in a heat treatment apparatus having a temperature of 200 to 500 ° C. and a pressure of 0.2 to 2.5 Torr. A method for manufacturing a capacitor of a semiconductor device, characterized in that 제 1 항에 있어서,The method of claim 1, 상기 BST는 Ba, Sr 및 Ti 소스가스와 O2 또는 N2O를 산화가스로 350∼420℃의 온도범위에서 MOCVD에 의해 형성되는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.The BST is a method for manufacturing a capacitor of a semiconductor device, characterized in that the Ba, Sr and Ti source gas and O 2 or N 2 O as an oxidizing gas in the temperature range of 350 ~ 420 ℃. 제 11 항에 있어서,The method of claim 11, 상기 Ba 소스는 Ba(METHD)2[Ba(O4C14H25)2], Ba(THD) 2-trien [Ba(C11H1902)2-(NH2(C2H4)NH(C2H4)2] 및 Ba(THD)2 -pmdt [Ba(C11H1902)2-C9H23N3]이 사용되는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.The Ba source is Ba (METHD) 2 [Ba (O 4 C 14 H 25 ) 2 ], Ba (THD) 2 -trien [Ba (C 11 H 1902 ) 2- (NH 2 (C 2 H 4 ) NH ( C 2 H 4 ) 2 ] and Ba (THD) 2 -pmdt [Ba (C 11 H 1902 ) 2 -C 9 H 23 N 3 ] are used. 제 12 항에 있어서,The method of claim 12, 상기 Sr 소스는 Sr(METHD)2[Sr(O4C14H25)2], Sr(THD) 2-trien [Sr(C11H1902)2- (NH2(C2H4)NH(C2H4))2] 및 Sr(THD)2 -pmdt [Sr(C11H1902)2-C9H23N3]이 사용되는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.The Sr source is Sr (METHD) 2 [Sr (O 4 C 14 H 25 ) 2 ], Sr (THD) 2 -trien [Sr (C 11 H 1902 ) 2- (NH 2 (C 2 H 4 ) NH ( C 2 H 4 )) 2 ] and Sr (THD) 2 -pmdt [Sr (C 11 H 1902 ) 2 -C 9 H 23 N 3 ] is used. 제 12 항에 있어서,The method of claim 12, 상기 Ti 소스는 Ti(MPD)(THD)2[Ti(O2C6H12)(O2C 11H19)2], Ti(O-i-Pr)2(THD)2 [Ti(OC3H7)2(C11H1902)2] 및 Ti(O-t-Bu) 2(THD)2 [Ti(OC4H9)2(C11H1902 )2]이 사용되는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.The Ti source is Ti (MPD) (THD) 2 [Ti (O 2 C 6 H 12 ) (O 2 C 11 H 19 ) 2 ], Ti (Oi-Pr) 2 (THD) 2 [Ti (OC 3 H 7 ) 2 (C 11 H 1902 ) 2 ] and Ti (Ot-Bu) 2 (THD) 2 [Ti (OC 4 H 9 ) 2 (C 11 H 1902 ) 2 ] are used. Capacitor Manufacturing Method. 제 1 항에 있어서,The method of claim 1, 상기 Ta2O5로 환원되는 단계는 500∼750℃의 온도범위와 질소분위기에서 1∼10분동안 급속 열처리되어 TaOx가 재산화하여 형성되는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.The reducing step of Ta 2 O 5 is a rapid manufacturing method in the temperature range of 500 ~ 750 ℃ for 1 to 10 minutes in a nitrogen atmosphere TaOx is a capacitor manufacturing method of a semiconductor device, characterized in that formed by reoxidation. 제 1 항에 있어서,The method of claim 1, 상기 상부전극은 Ru, SrRuO3, (Ba,Sr)RuO3, Pt 및 Ir중 어느 하나가 증착되어 형성되는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.And the upper electrode is formed by depositing any one of Ru, SrRuO 3 , (Ba, Sr) RuO 3 , Pt, and Ir. 제 1 항에 있어서,The method of claim 1, 상기 상부전극이 형성된 후, 전체 구조 상부는 350∼600℃의 온도범위와 산소가 1∼10%정도 함유된 질소분위기에서 1∼10분동안 급속 열처리되는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.After the upper electrode is formed, the upper part of the entire structure further comprises a step of rapid heat treatment for 1 to 10 minutes in a nitrogen atmosphere containing a temperature range of 350 ~ 600 ℃ and oxygen 1 ~ 10% Capacitor manufacturing method.
KR1020000084665A 2000-12-28 2000-12-28 Method of manufacturing a capacitor in semiconductor device KR100673203B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000084665A KR100673203B1 (en) 2000-12-28 2000-12-28 Method of manufacturing a capacitor in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000084665A KR100673203B1 (en) 2000-12-28 2000-12-28 Method of manufacturing a capacitor in semiconductor device

Publications (2)

Publication Number Publication Date
KR20020055250A KR20020055250A (en) 2002-07-08
KR100673203B1 true KR100673203B1 (en) 2007-01-22

Family

ID=27688008

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000084665A KR100673203B1 (en) 2000-12-28 2000-12-28 Method of manufacturing a capacitor in semiconductor device

Country Status (1)

Country Link
KR (1) KR100673203B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11233118B2 (en) 2018-05-18 2022-01-25 Samsung Electronics Co., Ltd. Integrated circuit device having dielectric layer, and method and apparatus for manufacturing the integrated circuit device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100968424B1 (en) * 2008-01-17 2010-07-07 주식회사 하이닉스반도체 Semiconductor device and method for manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11233118B2 (en) 2018-05-18 2022-01-25 Samsung Electronics Co., Ltd. Integrated circuit device having dielectric layer, and method and apparatus for manufacturing the integrated circuit device

Also Published As

Publication number Publication date
KR20020055250A (en) 2002-07-08

Similar Documents

Publication Publication Date Title
US6417042B2 (en) Method of manufacturing a capacitor in a semiconductor device
KR20020083772A (en) capacitor of semiconductor device and method for fabricating the same
KR100505397B1 (en) Method for fabricating capacitor of semiconductor device
KR100673203B1 (en) Method of manufacturing a capacitor in semiconductor device
JP4223248B2 (en) Dielectric film forming method for semiconductor device
KR100772531B1 (en) Method for fabricating capacitor
KR100503961B1 (en) Method of manufacturing a capacitor
KR100624904B1 (en) Method of manufacturing a capacitor in a semiconductor device
KR100318453B1 (en) METHOD FOR FORMING CAPACITOR HAVING BOTTOM ELECTRODE FORMED BY Ir/Pt DOUBLE LAYER
KR100422596B1 (en) Method for fabricating capacitor
KR100501636B1 (en) Method of manufacturing a capacitor in semiconductor device
KR100414868B1 (en) Method for fabricating capacitor
KR100646923B1 (en) A method of manufacturing a capacitor in a semiconductor device
KR100729905B1 (en) Method of manufacturing a capacitor in semiconductor device
KR100761406B1 (en) Method for fabricating capacitor with tantalum oxide
KR20020001373A (en) Method of manufacturing a capacitor in a semiconductor device
KR100376257B1 (en) Method of manufacturing a capacitor in semiconductor device
KR100646922B1 (en) Method of manufacturing a capacitor in a semiconductor device
KR20020047515A (en) Method of manufacturing a capacitor in semiconductor device
KR100671605B1 (en) Method of manufacturing a capacitor in a semiconductor device
KR100359784B1 (en) Method for Fabricating Capacitor of Semiconductor Device
KR100387262B1 (en) Method of manufacturing a capacitor in a semiconductor device
KR101016952B1 (en) Method of manufacturing semiconductor device
KR100293722B1 (en) Capacitor manufacturing method having BST dielectric film formed from liquid organometallic raw material
KR20040059775A (en) Method for fabricating capacitor having ruthenium bottom-electrode

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee