KR20020047515A - Method of manufacturing a capacitor in semiconductor device - Google Patents
Method of manufacturing a capacitor in semiconductor device Download PDFInfo
- Publication number
- KR20020047515A KR20020047515A KR1020000075976A KR20000075976A KR20020047515A KR 20020047515 A KR20020047515 A KR 20020047515A KR 1020000075976 A KR1020000075976 A KR 1020000075976A KR 20000075976 A KR20000075976 A KR 20000075976A KR 20020047515 A KR20020047515 A KR 20020047515A
- Authority
- KR
- South Korea
- Prior art keywords
- atmosphere
- oxygen
- heat treatment
- ionized
- temperature range
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
본 발명은 반도체 소자의 캐패시터 제조 방법에 관한 것으로서, 특히 캐패시터의 하부전극을 증착한 후, 열처리하여 하부전극의 상부 표면을 얇게 산화시킴으로써, 캐패시터를 형성하기 위한 소정의 열처리공정시, 주입되는 산소가 캐패시터의 하부로 침투되는 것을 방지하게 되어 콘택플러그의 확산방지막을 포함한 소정 부위가 산화되는 것을 방지할 수 있는 반도체 소자의 캐패시터 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a capacitor of a semiconductor device, and in particular, by depositing a lower electrode of a capacitor and then heat-treating it to thinly oxidize the upper surface of the lower electrode, oxygen injected during a predetermined heat treatment process for forming a capacitor The present invention relates to a method for manufacturing a capacitor of a semiconductor device, which prevents penetration of a lower portion of a capacitor and prevents oxidation of a predetermined portion including a diffusion barrier of a contact plug.
DRAM의 집적도가 증가하면서 보다 높은 유전율과 작은 누설전류 특성이 요구됨에 따라 캐패시터의 구조는 누설전류가 작은 MIM 구조로의 변화가 요구되고 있다. 현재 MIM 구조의 캐패시터 하부전극으로는 귀금속물질이 사용되고 있다. 이러한, 하부전극은 CVD 방법에 의해 증착되는데, CVD를 이용한 하부전극의 형성공정시 주입되는 산소에 의해 하부전극의 아래층에 형성된 확산방지막이 산화되어 전기적 특성을 열화시키는 문제가 발생하게 된다.As the integration of DRAMs increases, higher dielectric constants and smaller leakage current characteristics are required, and therefore, the capacitor structure needs to be changed to a MIM structure with a small leakage current. Currently, precious metal materials are used as capacitor lower electrodes of the MIM structure. The lower electrode is deposited by a CVD method, and the diffusion barrier layer formed on the lower layer of the lower electrode is oxidized by oxygen injected during the formation of the lower electrode using CVD, thereby deteriorating electrical characteristics.
DRAM에서 캐패시터의 하부전극은 반도체 기판과 다결정 실리콘, 오믹콘택층 및 확산방지막으로 형성된 콘택플러그를 통하여 접촉된다. DRAM이 고집적화됨에 따라 Ta2O5, BST, ((Ba,Sr)TiO3), STO(SrTiO3)등의 유전율이 높은 새로운 유전체물질이 사용되어야 하나 콘택플러그와의 반응을 통한 부피감소 및 플러그 산화에 의한 콘택저항의 증가가 문제시되고 있다. 이를 막기 위해 금속물질로 구성된 하부전극과 반도체 기판의 접합영역을 전기적으로 접속시키기 위한 콘택플러그의 최상단에는 Ti, Ta 및 W와 같은 다결정 또는 TiN, TaN 및 WN과 같은 질화막 또는 TiAlN, TiSiN, WSiN 및 TaSiN과 같은 삼원계 질화막으로 구성된 확산방지막이 형성된다.그러나, 확산방지막 형성 후에 이루어지는 후속 열처리공정시, 주입되는 산소와 확산방지막에 함유된 물질들이 반응하여 소정의 산화물이 생성된다. 이런 산화물에 의해 캐패시터의 전기적특성이 열화되는 문제가 발생된다.The lower electrode of the capacitor in the DRAM contacts the semiconductor substrate through a contact plug formed of polycrystalline silicon, an ohmic contact layer, and a diffusion barrier. As DRAM is highly integrated, new dielectric materials with high dielectric constants such as Ta 2 O 5 , BST, ((Ba, Sr) TiO 3 ) and STO (SrTiO 3 ) should be used, but volume reduction and plugs through reaction with contact plugs An increase in contact resistance due to oxidation is a problem. To prevent this, at the top of the contact plug for electrically connecting the lower electrode made of a metal material and the junction region of the semiconductor substrate, a polycrystal such as Ti, Ta and W or a nitride film such as TiN, TaN and WN or TiAlN, TiSiN, WSiN and A diffusion barrier film formed of a ternary nitride film such as TaSiN is formed. However, in the subsequent heat treatment step after the diffusion barrier film is formed, oxygen and the substances contained in the diffusion barrier film react to produce a predetermined oxide. This oxide causes a problem that the electrical characteristics of the capacitor deteriorate.
특히, 캐패시터의 유전체막을 형성하기 위한 열처리공정시, 가해지는 고온과 산소에 의해 하부전극을 경유하여 산소가 확산방지막이 형성된 방향으로 확산하여 확산방지막을 산화시켜 확산방지막의 상부표면에 부도체의 산화막이 형성된다. 이 산화막에 의해 캐패시터의 하부전극과 반도체 기판에 형성된 접합영역간의 전기적인 콘택저항이 증가하게 되는 문제가 발생한다.In particular, during the heat treatment process for forming the dielectric film of the capacitor, oxygen diffuses through the lower electrode through the lower electrode by the high temperature and oxygen applied to oxidize the diffusion barrier to oxidize the diffusion barrier so that the oxide film of the non-conductor is formed on the upper surface of the diffusion barrier. Is formed. This oxide film causes a problem that the electrical contact resistance between the lower electrode of the capacitor and the junction region formed in the semiconductor substrate increases.
따라서, 본 발명의 목적은 캐패시터를 형성하기 위한 소정의 열처리공정시, 캐패시터의 하부에 형성된 콘택플러그의 소정 부위가 산화되어 전기적인 특성이 감소되는 것을 방지하기 위한 반도체 소자의 캐패시터 제조 방법을 제공함에 있다.Accordingly, it is an object of the present invention to provide a method of manufacturing a capacitor of a semiconductor device for preventing the electrical properties of the contact plug formed under the capacitor from being oxidized during a predetermined heat treatment process for forming the capacitor. have.
본 발명의 또 다른 목적은 캐패시터의 하부전극을 증착한 후, 열처리하여 하부전극의 상부 표면을 얇게 산화시킴으로써, 캐패시터를 형성하기 위한 소정의 열처리공정시, 주입되는 산소가 캐패시터의 하부로 침투되는 것을 방지하게 되어 콘택플러그의 확산방지막을 포함한 소정 부위가 산화되는 것을 방지할 수 있는 반도체 소자의 캐패시터 제조 방법을 제공함에 있다.Still another object of the present invention is to deposit a lower electrode of a capacitor, and then heat-treat it to thinly oxidize the upper surface of the lower electrode, so that oxygen is injected into the lower part of the capacitor during a predetermined heat treatment process for forming the capacitor. The present invention provides a method for manufacturing a capacitor of a semiconductor device, which can prevent the oxidation of a predetermined portion including a diffusion barrier of a contact plug.
도 1(a) 내지 도 1(d)는 본 발명의 일 실시예에 따른 반도체 소자의 캐패시터 제조 방법을 설명하기 위해 순서적으로 도시한 반도체 소자의 단면도.1 (a) to 1 (d) are cross-sectional views of semiconductor devices sequentially shown to explain a method of manufacturing a capacitor of a semiconductor device according to an embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
1 : 반도체 기판 2 : 층간절연층1 semiconductor substrate 2 interlayer insulating layer
3 : 다결정 실리콘 4 : 오믹콘택층3: polycrystalline silicon 4: ohmic contact layer
5 : 확산방지막 6 : 콘택플러그5: diffusion barrier 6: contact plug
7 : 하부전극 8 : 산화층7: lower electrode 8: oxide layer
9 : 유전체막 10 : 상부전극9 dielectric film 10 upper electrode
본 발명은 소정의 구조가 형성된 반도체 기판 상부에 절연막을 형성한 후, 상기 절연막의 소정 영역을 식각하여 상기 반도체 기판의 소정 영역을 노출시키는 콘택홀을 형성하는 단계와; 상기 콘택홀을 메우도록 콘택플러그를 형성하는 단계와; 상기 콘택플러그 상부에 하부전극을 형성하는 단계와; 상기 하부전극을 포함한 전체 구조 상부를 열처리하여 상기 하부전극을 덮도록 산화층을 형성하는 단계와; 상기 산화층을 포함한 전체 구조 상부에 유전체막 및 상부전극을 순차적으로 형성하는 단계를 포함한다.The present invention provides a method for manufacturing a semiconductor device, comprising: forming an insulating layer on an upper surface of a semiconductor substrate on which a predetermined structure is formed, and then forming a contact hole for etching a predetermined region of the insulating layer to expose a predetermined region of the semiconductor substrate; Forming a contact plug to fill the contact hole; Forming a lower electrode on the contact plug; Heat-treating an upper portion of the entire structure including the lower electrode to form an oxide layer to cover the lower electrode; And sequentially forming a dielectric film and an upper electrode on the entire structure including the oxide layer.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.
도 1(a) 내지 도 1(d)는 본 발명의 일 실시예에 따른 반도체 소자의 캐패시터 제조 방법을 설명하기 위해 순서적으로 도시한 반도체 소자의 단면도이다.1 (a) to 1 (d) are cross-sectional views of semiconductor devices sequentially shown to explain a method of manufacturing a capacitor of a semiconductor device according to an embodiment of the present invention.
도 1(a)를 참조하면, 우선 소정의 구조가 형성된 반도체 기판(1) 상부에 층간절연층(2)이 형성된다. 층간절연층(2)은 반도체 기판(1)의 소정 부분이 노출되도록 패터닝되어 자신의 소정 부위에 콘택홀이 형성된다. 콘택홀이 형성된 반도체 기판(1) 상부에는 콘택홀을 메우도록 콘택플러그(6)가 형성된다.Referring to FIG. 1A, an interlayer insulating layer 2 is first formed on a semiconductor substrate 1 on which a predetermined structure is formed. The interlayer insulating layer 2 is patterned so that a predetermined portion of the semiconductor substrate 1 is exposed so that contact holes are formed in a predetermined portion thereof. The contact plug 6 is formed on the semiconductor substrate 1 on which the contact hole is formed to fill the contact hole.
콘택플러그(6)는 다결정 실리콘(3), 오믹콘택층(4) 및 확산방지막(5)이 형성된 적층구조로 형성된다.The contact plug 6 is formed in a laminated structure in which the polycrystalline silicon 3, the ohmic contact layer 4, and the diffusion barrier film 5 are formed.
오믹콘택층(4)은 확산방지막(5)과 다결정 실리콘(3)간에 상호 접촉력을 높이기 위해 TiSi2가 일반적으로 사용된다. 확산방지막(5)은 Ti, Ta 및 W와 같은 다결정 또는 TiN, TaN 및 WN과 같은 질화막 또는 TiAlN, TiSiN, WSiN 및 TaSiN과 같은 삼원계 질화막이 200∼600℃의 온도범위에서 200∼1000Å의 두께로 형성된다.In the ohmic contact layer 4, TiSi 2 is generally used to increase the mutual contact force between the diffusion barrier film 5 and the polycrystalline silicon 3. The diffusion barrier 5 is formed of polycrystalline silicon such as Ti, Ta and W, or a nitride film such as TiN, TaN and WN, or a ternary nitride film such as TiAlN, TiSiN, WSiN and TaSiN in a temperature range of 200 to 600 占 폚. Is formed.
이후, 확산방지막(5)을 포함한 전체 구조 상부는 확산방지막(5)의 상부 표면특성을 개선시키기 위해 열처리공정이 이루어진다.Thereafter, the entire structure including the diffusion barrier 5 is heat-treated to improve the upper surface characteristics of the diffusion barrier 5.
여기서, 열처리공정은 100∼650℃의 온도범위와 산소분위기에서 1∼5분동안 열처리되거나, 100∼650℃의 온도범위와 산소플라즈마 분위기에서 1∼5분동안 열처리되거나, 100∼650℃의 온도범위와 산소와 아르곤이 소정 비율로 혼합된 분위기에서 1∼5분동안 열처리되거나, 100∼650℃의 온도범위와 산소플라즈마와 아르곤플라즈마 분위기에서 1∼5분동안 열처리되거나, 100∼650℃의 온도범위와 산소와 질소가 소정 비율로 혼합된 분위기에서 1∼5분동안 열처리되거나, 100∼650℃의 온도범위와 산소플라즈마와 질소플라즈마 분위기에서 1∼5분동안 열처리되거나, 100∼650℃의 온도범위와 N2O플라즈마 분위기에서 1∼5분동안 열처리된다.Here, the heat treatment process is heat-treated for 1 to 5 minutes in the temperature range of 100 ~ 650 ℃ and oxygen atmosphere, heat treatment for 1 to 5 minutes in the temperature range of 100 ~ 650 ℃ and oxygen plasma atmosphere, or temperature of 100 ~ 650 ℃ Heat-treated for 1 to 5 minutes in a range and atmosphere mixed with oxygen and argon at a predetermined ratio, or heat-treated for 1 to 5 minutes in an oxygen plasma and argon plasma atmosphere with a temperature range of 100 to 650 ° C, or a temperature of 100 to 650 ° C. Heat treatment for 1 to 5 minutes in the range and atmosphere mixed with oxygen and nitrogen at a predetermined ratio, or heat treatment for 1 to 5 minutes in the temperature range of 100 to 650 ° C. and oxygen plasma and nitrogen plasma, or temperature at 100 to 650 ° C. Heat treatment for 1 to 5 minutes in the range and N 2 O plasma atmosphere.
또한, 열처리공정은 100∼650℃의 온도범위에서 이온화된 아르곤분위기에서 열처리된 후, 이온화된 산소분위기에서 열처리되거나, 100∼650℃의 온도범위에서 동시에 이온화된 아르곤과 산소가 소정의 비율로 혼합된 분위기에서 열처리된 후, 이온화된 산소분위기에서 열처리되거나, 100∼650℃의 온도범위에서 이온화된 질소분위기에서 열처리된 후, 이온화된 산소분위기에서 열처리되거나, 100∼650℃의 온도범위에서 동시에 이온화된 질소와 산소가 소정의 비율로 혼합된 분위기에서 열처리된 후, 이온화된 산소분위기에서 열처리되거나, 100∼650℃의 온도범위에서 이온화된 NH4분위기에서 열처리된 후, 이온화된 산소분위기에서 열처리되거나, 100∼650℃의 온도범위에서 이온화된 NH4플라즈마 분위기에서 열처리된 후, 이온화된 산소분위기에서 열처리되거나, 100∼650℃의 온도범위에서 이온화된 NH4플라즈마와 산소플라즈마 분위기에서 열처리거나, 100∼650℃의 온도범위에서 자외선이온으로 열처리된다. 여기서, 열처리 시간은 모두 1∼5분의 범위로 설정된다.In addition, the heat treatment process is heat treated in an ionized argon atmosphere at a temperature range of 100 to 650 ° C., followed by heat treatment in an ionized oxygen atmosphere, or mixing ionized argon and oxygen at a predetermined ratio simultaneously in a temperature range of 100 to 650 ° C. After heat treatment in an ionized oxygen atmosphere, or heat treatment in an ionized nitrogen atmosphere at a temperature range of 100 to 650 ° C., followed by heat treatment in an ionized oxygen atmosphere, or ionizing simultaneously at a temperature range of 100 to 650 ° C. Heat treated in a mixed atmosphere of nitrogen and oxygen at a predetermined ratio, and then heat treated in an ionized oxygen atmosphere, or heat treated in an ionized NH 4 atmosphere at a temperature range of 100 to 650 ° C., and then heat treated in an ionized oxygen atmosphere. after the heat treatment in a temperature range of the NH 4 plasma ionization in atmosphere of 100~650 ℃, heat-treated in the ionized oxygen atmosphere Or ionized in a temperature range of 100~650 ℃ NH 4 heat treatment in the plasma and an oxygen plasma atmosphere, or heat treatment with ultraviolet ions at a temperature of 100~650 ℃. Here, all the heat processing time is set in the range of 1 to 5 minutes.
도 1(b)를 참조하면, 콘택플러그(6)를 포함한 전체 구조 상부에 Ru, RuO2, Ir, IrO2, Rh, RhO2, Os, OsO2, Re 및 ReO2와 같은 귀금속물질이 100∼500℃의 온도범위에서 200∼1000Å의 범위로 증착된 후, 패터닝되어 하부전극(7)이 형성된다.Figure 1 (b) With reference to, in the overall structure the upper, including the contact plug (6) Ru, RuO 2, Ir, IrO 2, Rh, RhO 2, Os, OsO 2, a noble metal material such as Re and ReO 2 100 After being deposited in the range of 200 to 1000 Pa in the temperature range of ˜500 ° C., the lower electrode 7 is formed by patterning.
도 1(c)를 참조하면, 이후, 하부전극(7)을 포함한 전체 구조 상부는 하부전극(7)을 산화시켜 그 상부에 산화층(8)을 형성하기 위한 열처리공정이 이루어진다.Referring to FIG. 1C, a heat treatment process for oxidizing the lower electrode 7 to form an oxide layer 8 thereon is performed on the entire structure including the lower electrode 7.
열처리공정은 100∼650℃의 온도범위와 산소분위기에서 1∼5분동안 열처리되거나, 100∼650℃의 온도범위와 산소플라즈마 분위기에서 1∼5분동안 열처리되거나, 100∼650℃의 온도범위와 산소와 아르곤이 소정 비율로 혼합된 분위기에서 1∼5분동안 열처리되거나, 100∼650℃의 온도범위와 산소플라즈마와 아르곤플라즈마 분위기에서 1∼5분동안 열처리되거나, 100∼650℃의 온도범위와 산소와 질소가 소정 비율로 혼합된 분위기에서 1∼5분동안 열처리되거나, 100∼650℃의 온도범위와 산소플라즈마와 질소플라즈마 분위기에서 1∼5분동안 열처리되거나, 100∼650℃의 온도범위와 N2O플라즈마 분위기에서 1∼5분동안 열처리된다.The heat treatment process may be performed in a temperature range of 100 to 650 ° C. for 1 to 5 minutes, or in a temperature range of 100 to 650 ° C. for 1 to 5 minutes in an oxygen plasma atmosphere, or in a temperature range of 100 to 650 ° C. Heat-treated for 1 to 5 minutes in an atmosphere where oxygen and argon are mixed in a predetermined ratio, or heat-treated for 1 to 5 minutes in an atmosphere of oxygen plasma and argon plasma, or for a temperature range of 100 to 650 ° C. Heat-treated for 1 to 5 minutes in an atmosphere where oxygen and nitrogen are mixed at a predetermined ratio, or heat-treated for 1 to 5 minutes in an oxygen plasma and nitrogen plasma atmosphere with a temperature range of 100 to 650 ° C, or a temperature range of 100 to 650 ° C. Heat treatment for 1 to 5 minutes in a N 2 O plasma atmosphere.
또한, 열처리공정은 100∼650℃의 온도범위에서 이온화된 아르곤분위기에서 열처리된 후, 이온화된 산소분위기에서 열처리되거나, 100∼650℃의 온도범위에서 동시에 이온화된 아르곤과 산소가 소정의 비율로 혼합된 분위기에서 열처리된 후, 이온화된 산소분위기에서 열처리되거나, 100∼650℃의 온도범위에서 이온화된 질소분위기에서 열처리된 후, 이온화된 산소분위기에서 열처리되거나, 100∼650℃의 온도범위에서 동시에 이온화된 질소와 산소가 소정의 비율로 혼합된 분위기에서 열처리된 후, 이온화된 산소분위기에서 열처리되거나, 100∼650℃의 온도범위에서 이온화된 NH4분위기에서 열처리된 후, 이온화된 산소분위기에서 열처리되거나, 100∼650℃의 온도범위에서 이온화된 NH4플라즈마 분위기에서 열처리된 후, 이온화된 산소분위기에서 열처리되거나, 100∼650℃의 온도범위에서 이온화된 NH4플라즈마와 산소플라즈마 분위기에서 열처리거나, 100∼650℃의 온도범위에서 자외선이온으로 열처리된다. 여기서, 열처리 시간은 모두 1∼5분의 범위로 설정된다.In addition, the heat treatment process is heat treated in an ionized argon atmosphere at a temperature range of 100 to 650 ° C., followed by heat treatment in an ionized oxygen atmosphere, or mixing ionized argon and oxygen at a predetermined ratio simultaneously in a temperature range of 100 to 650 ° C. After heat treatment in an ionized oxygen atmosphere, or heat treatment in an ionized nitrogen atmosphere at a temperature range of 100 to 650 ° C., followed by heat treatment in an ionized oxygen atmosphere, or ionizing simultaneously at a temperature range of 100 to 650 ° C. Heat treated in a mixed atmosphere of nitrogen and oxygen at a predetermined ratio, and then heat treated in an ionized oxygen atmosphere, or heat treated in an ionized NH 4 atmosphere at a temperature range of 100 to 650 ° C., and then heat treated in an ionized oxygen atmosphere. after the heat treatment in a temperature range of the NH 4 plasma ionization in atmosphere of 100~650 ℃, heat-treated in the ionized oxygen atmosphere Or ionized in a temperature range of 100~650 ℃ NH 4 heat treatment in the plasma and an oxygen plasma atmosphere, or heat treatment with ultraviolet ions at a temperature of 100~650 ℃. Here, all the heat processing time is set in the range of 1 to 5 minutes.
도 1(d)를 참조하면, 산화층(8)을 포함하는 전체 구조 상부에 유전체막(9) 및 상부전극(10)이 순차적으로 형성된다.Referring to FIG. 1D, the dielectric film 9 and the upper electrode 10 are sequentially formed on the entire structure including the oxide layer 8.
유전체막(9)은 BST와 같은 유전체물질이 이용된다. 상부전극(10)은 Ru, RuO2, Ir, IrO2, Rh, RhO2, Os, OsO2, Re 및 ReO2와 같은 귀금속물질로 형성된다.As the dielectric film 9, a dielectric material such as BST is used. The upper electrode 10 is formed of a noble metal material such as Ru, RuO 2, Ir, IrO 2, Rh, RhO 2, Os, OsO 2, Re and ReO 2.
여기서, 유전체막(9)은 열처리공정에 의해 열처리되는데, 열처리공정은 상부전극(10)이 형성전 또는 형성후에 이루어진다.Here, the dielectric film 9 is heat treated by a heat treatment process, which is performed before or after the upper electrode 10 is formed.
열처리공정은 600∼800℃의 온도범위와 O2, N2, NH4, Ar과 O2가 소정 비율로 혼합된 혼합가스, N2와 O2가 소정 비율로 혼합된 혼합가스, Ar과 O2의 혼합 플라즈마, N2와 O2의 혼합 플라즈마, N2O 플라즈마, NH4 플라즈마 및 자외선 오존 분위기중 어느 하나의 분위기에서 이루어진다.The heat treatment process includes a temperature range of 600 to 800 ° C., a mixed gas in which O 2, N 2, NH 4, Ar and O 2 are mixed at a predetermined ratio, a mixed gas in which N 2 and O 2 are mixed at a predetermined ratio, a mixed plasma of Ar and O 2, and a mixture of N 2 and It is made in any one of a mixed plasma of O 2, an N 2 O plasma, an NH 4 plasma, and an ultraviolet ozone atmosphere.
여기서, 하부전극(7), 산화층(8), 유전체막(9) 및 상부전극(10)는 캐패시터로 동작된다.Here, the lower electrode 7, the oxide layer 8, the dielectric film 9 and the upper electrode 10 are operated as a capacitor.
전술한 바와 같이, 본 발명은 캐패시터의 하부전극이 증착된 후, 소정의 열처리에 의해 하부전극의 상부표면에 산화층이 형성된다.As described above, in the present invention, after the lower electrode of the capacitor is deposited, an oxide layer is formed on the upper surface of the lower electrode by a predetermined heat treatment.
상술한 바와 같이, 본 발명은 캐패시터의 하부전극을 증착한 후, 열처리하여 하부전극의 상부 표면을 얇게 산화시킴으로써, 캐패시터를 형성하기 위한 소정의 열처리공정시, 주입되는 산소가 캐패시터의 하부로 침투되는 것을 방지하게 되어 콘택플러그의 확산방지막을 포함한 소정 부위가 산화되는 것을 방지할 수 있다.As described above, the present invention deposits the lower electrode of the capacitor and heat-treats it to thinly oxidize the upper surface of the lower electrode, so that oxygen is injected into the lower part of the capacitor during a predetermined heat treatment process for forming the capacitor. This prevents the oxidation of a predetermined portion including the diffusion barrier of the contact plug.
또한, 콘택플러그의 산화를 방지함으로 인해, 콘택플러그의 콘택저항이 감소하여 전기적인 특성이 개선될 수 있다.In addition, since the contact plug is prevented from being oxidized, the contact resistance of the contact plug may be reduced, thereby improving electrical characteristics.
Claims (12)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000075976A KR20020047515A (en) | 2000-12-13 | 2000-12-13 | Method of manufacturing a capacitor in semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000075976A KR20020047515A (en) | 2000-12-13 | 2000-12-13 | Method of manufacturing a capacitor in semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020047515A true KR20020047515A (en) | 2002-06-22 |
Family
ID=27681464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000075976A KR20020047515A (en) | 2000-12-13 | 2000-12-13 | Method of manufacturing a capacitor in semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020047515A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100487528B1 (en) * | 2002-06-26 | 2005-05-03 | 삼성전자주식회사 | Ferroelectric capacitor having metal oxide for prohobiting fatigue and method of forming the same |
| KR100880317B1 (en) * | 2002-11-06 | 2009-01-28 | 동부일렉트로닉스 주식회사 | Method Building Capcitor Layer in MIM Structure |
-
2000
- 2000-12-13 KR KR1020000075976A patent/KR20020047515A/en not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100487528B1 (en) * | 2002-06-26 | 2005-05-03 | 삼성전자주식회사 | Ferroelectric capacitor having metal oxide for prohobiting fatigue and method of forming the same |
| US6987308B2 (en) | 2002-06-26 | 2006-01-17 | Samsung Electronics Co., Ltd. | Ferroelectric capacitors with metal oxide for inhibiting fatigue |
| KR100880317B1 (en) * | 2002-11-06 | 2009-01-28 | 동부일렉트로닉스 주식회사 | Method Building Capcitor Layer in MIM Structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030203608A1 (en) | Fabrication of semiconductor devices with transition metal boride films as diffusion barriers | |
| KR100390849B1 (en) | Method for fabricating capacitor having hafnium oxide | |
| KR100235949B1 (en) | Manufacturing method of capacitor of semiconductor device | |
| KR20010035711A (en) | Method for fabricating capacitor of semiconductor device | |
| KR20020047515A (en) | Method of manufacturing a capacitor in semiconductor device | |
| KR100734640B1 (en) | Method of manufacturing a capacitor in semiconductor device | |
| KR100504942B1 (en) | Method of manufacturing a capacitor in semiconductor device | |
| KR100318453B1 (en) | METHOD FOR FORMING CAPACITOR HAVING BOTTOM ELECTRODE FORMED BY Ir/Pt DOUBLE LAYER | |
| KR100673203B1 (en) | Method of manufacturing a capacitor in semiconductor device | |
| KR100673204B1 (en) | Method of manufacturing a capacitor in semiconductor device | |
| KR100600333B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR100376257B1 (en) | Method of manufacturing a capacitor in semiconductor device | |
| KR100503963B1 (en) | Method of manufacturing a capacitor in semiconductor device | |
| KR20010027082A (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR100646922B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR100209377B1 (en) | Method for forming capacitor of semiconductor device | |
| KR100597598B1 (en) | A method for forming high-dielectric capacitor in semiconductor device | |
| KR20010113320A (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR100501636B1 (en) | Method of manufacturing a capacitor in semiconductor device | |
| KR0180786B1 (en) | Method for manufacturing semiconductor capacitor | |
| KR100387262B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR20020001373A (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR20020039009A (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR20020050368A (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR20050028387A (en) | Semiconductor memory capacitor having a noble metals - aluminum type plate node and method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |