KR100968424B1 - Semiconductor device and method for manufacturing the same - Google Patents

Semiconductor device and method for manufacturing the same Download PDF

Info

Publication number
KR100968424B1
KR100968424B1 KR1020080005180A KR20080005180A KR100968424B1 KR 100968424 B1 KR100968424 B1 KR 100968424B1 KR 1020080005180 A KR1020080005180 A KR 1020080005180A KR 20080005180 A KR20080005180 A KR 20080005180A KR 100968424 B1 KR100968424 B1 KR 100968424B1
Authority
KR
South Korea
Prior art keywords
storage node
layer
contact plug
node contact
interlayer insulating
Prior art date
Application number
KR1020080005180A
Other languages
Korean (ko)
Other versions
KR20090079306A (en
Inventor
박종범
최익수
이상도
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080005180A priority Critical patent/KR100968424B1/en
Publication of KR20090079306A publication Critical patent/KR20090079306A/en
Application granted granted Critical
Publication of KR100968424B1 publication Critical patent/KR100968424B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 소자의 캐패시터에서 싱글비트페일(Single Bit Fail) 및 듀얼비트페일(Dual Bit Fail)을 방지할 수 있는 반도체 소자 및 그 제조방법에 관한 것으로, 이를 위한 본 발명의 반도체 소자는 기판 상부에 형성된 층간절연막; 상기 층간절연막을 관통하여 일부가 상기 층간절연막 위로 돌출되고, 금속물질로 이루어진 스토리지노드콘택플러그; 상기 스토리지노드콘택플러그 상부 표면에 접하고, 금속물질로 이루어진 스토리지노드; 및 상기 층간절연막 전면에 상기 스토리지노드 하부영역의 외측벽 및 돌출된 상기 스토리지노드콘택플러그를 감싸도록 형성된 식각정지막을 포함하고 있으며, 본 발명에 따르면, 싱글비트페일 및 듀얼비트페일을 방지하여 반도체 소자의 신뢰성 및 제조 수율을 향상시킬 수 있는 효과가 있다. The present invention relates to a semiconductor device capable of preventing a single bit fail and a dual bit fail in a capacitor of the semiconductor device, and a method of manufacturing the same. An interlayer insulating film formed on the substrate; A storage node contact plug made of a metal material through a portion of the interlayer insulating layer and protruding from the interlayer insulating layer; A storage node in contact with an upper surface of the storage node contact plug and made of a metal material; And an etch stop layer formed on the entire surface of the interlayer insulating layer to surround the outer wall of the lower portion of the storage node and the protruding storage node contact plug. According to the present invention, a single bit fail and a dual bit fail may be prevented. There is an effect that can improve the reliability and manufacturing yield.

스토리지노드, 싱글비트페일, 듀얼비트페일, 캐패시터 Storage Node, Single Bit Fail, Dual Bit Fail, Capacitor

Description

반도체 소자 및 그 제조방법{SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME}Semiconductor device and its manufacturing method {SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME}

본 발명은 반도체 소자 및 그 제조방법에 관한 것으로, 더욱 상세하게는 반도체 소자의 캐패시터에서 싱글비트페일(Single Bit Fail) 및 듀얼비트페일(Dual Bit Fail)을 방지할 수 있는 반도체 소자 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly to a semiconductor device capable of preventing a single bit fail and a dual bit fail in a capacitor of the semiconductor device. It is about.

최근 반도체 소자의 집적도가 증가함에 따라 제한된 면적 내에서 큰 정전용량(capacitance)을 확보하기 위하여 캐패시터의 전극으로 티타늄질화막(TiN)과 같은 금속막을 사용하고, 3차원적 구조 즉, 실린더형(cylinder) 또는 콘케이브형(concave) 구조를 갖는 MIM(Metal-Insulator-Metal) 캐패시터 구조를 채택하고 있다.In recent years, as the degree of integration of semiconductor devices increases, a metal film such as titanium nitride (TiN) is used as an electrode of a capacitor to secure a large capacitance within a limited area, and a three-dimensional structure, that is, a cylinder, is used. Alternatively, a metal-insulator-metal (MIM) capacitor structure having a concave structure is adopted.

도 1a 내지 도 1b는 종래기술에 따른 반도체 소자의 제조방법을 도시한 공정단면도이고, 도 2a 내지 도 2b는 종래기술에 따른 반도체 소자의 문제점을 나타낸 이미지이다. 1A to 1B are process cross-sectional views illustrating a method of manufacturing a semiconductor device according to the prior art, and FIGS. 2A to 2B are images illustrating problems of the semiconductor device according to the prior art.

도 1a에 도시된 바와 같이, 기판(11) 상부에 층간절연막(12)을 형성한 후, 층간절연막(12)을 관통하여 기판(11)의 소정영역과 연결되는 스토리지노드콘택플러그(13)를 형성한다. As shown in FIG. 1A, after forming the interlayer dielectric layer 12 on the substrate 11, the storage node contact plug 13 penetrating the interlayer dielectric layer 12 and connected to a predetermined region of the substrate 11 is formed. Form.

다음으로, 층간절연막(12) 상에 식각정지막(etch stopper, 14)과 분리절연막(15)을 형성한 후, 분리절연막(15)과 식각정지막(14)을 차례로 식각하여 스토리지노드콘택플러그(13)의 상부면을 노출시키는 스토리지노드홀(16)을 형성한다.Next, an etch stopper 14 and an isolation insulating layer 15 are formed on the interlayer insulating layer 12, and then the isolation insulating layer 15 and the etch stop layer 14 are sequentially etched to form a storage node contact plug. A storage node hole 16 exposing the upper surface of the (13) is formed.

다음으로, 스토리지노드홀(16) 표면을 따라 장벽금속막(미도시)을 형성한 후, 스토리지노드콘택플러그(13) 상부면에 오믹콘택층(ohmic contact, 17)을 형성한다. Next, after forming a barrier metal film (not shown) along the surface of the storage node hole 16, an ohmic contact layer 17 is formed on the top surface of the storage node contact plug 13.

다음으로, 스토리지노드홀(16)이 표면에 스토리지노드(18)를 형성한다.Next, the storage node hole 16 forms a storage node 18 on the surface.

도 1b에 도시된 바와 같이, 습식딥아웃(Wet Dip Out) 공정을 통하여 남아있는 분리절연막(15)을 제거하여 실린더형의 스토리지노드(18)를 완성한다.As shown in FIG. 1B, the remaining insulating insulating layer 15 is removed through a wet dip out process to complete the cylindrical storage node 18.

그러나, 상술한 종래기술에서 분리절연막(15)을 제거하기 위한 습식딥아웃 공정시 식각케미컬(etch chemical) 스토리지노드(18)를 침투하여 스토리지노드(18) 하부의 오믹콘택층(17)이 손실된다.(도 1b의 'A' 및 도 2a의 'A' 참조) 이러한 오믹콘택층(17)의 손실로 인하여 싱글비트페일(Single Bit Fail)이 발생하는 문제점이 있다. However, in the above-described conventional technique, the ohmic contact layer 17 under the storage node 18 is lost due to penetration of an etch chemical storage node 18 during the wet deep-out process for removing the isolation insulating layer 15. (Refer to 'A' of FIG. 1B and 'A' of FIG. 2A) There is a problem that a single bit fail occurs due to the loss of the ohmic contact layer 17.

또한, 상술한 종래기술에서는 층간절연막(12) 및 분리절연막(15)을 산화막으로 형성하는데, 습식딥아웃 공정시 식각케미컬로 인하여 스토리지노드(18) 하부의 층간절연막(12)이 손실되면서 벙커디펙트(Bunker defect)가 발생한다.(도 1b의 'B' 및 도 2a의 'B' 참조) 이러한 벙커디펙트로 인하여 인접한 스토리지노드(18) 사이에 브릿지(bridge)가 발생하여 듀얼비트페일(Dual Bit Fail)이 발생하는 문제점이 있다. 또한, 벙커디펙트로 인하여 후속 금속배선 공정시 금속배선과 스토리지노드(18) 사이의 전기적인 단락현상이 발생하거나, 금속배선을 형성하기 위한 마스크공정시 패턴불량을 유발하는 문제점이 있다.In addition, in the above-described conventional technology, the interlayer insulating film 12 and the isolation insulating film 15 are formed of an oxide film. In the wet deep-out process, the interlayer insulating film 12 under the storage node 18 is lost due to the etching chemicals, resulting in a bunkery. A bunker defect occurs (see 'B' in FIG. 1B and 'B' in FIG. 2A). This bunker defect causes a bridge between adjacent storage nodes 18, resulting in a dual bit fail ( Dual Bit Fail) occurs. In addition, due to the bunker defect, there is a problem that an electrical short circuit occurs between the metal wiring and the storage node 18 during the subsequent metal wiring process, or causes a pattern defect during the mask process for forming the metal wiring.

또한, 최근 스토리지노드(18)를 지그재그 형태로 배열함에 따라 스토리지노드콘택플러그(13)와 스토리지노드(13) 사이에 오정렬(mis align)이 발생할 수 있으며, 오정렬이 발생할 경우, 상술한 싱글비트페일 및 듀얼비트페일이 심화되는 문제점이 발생한다. In addition, as the storage node 18 is arranged in a zigzag form, misalignment may occur between the storage node contact plug 13 and the storage node 13, and if a misalignment occurs, the above-described single bit fail And a problem in which the dual bit fail deepens.

또한, 최근 반도체 소자의 집적도가 증가함에 따라, 캐패시터를 형성할 수 있는 셀 면적이 감소하고 있으며, 이로 인하여 제한된 면적내에서 충분한 셀 정전용량을 확보하기 위하여 스토리지노드(18)의 종횡비를 증가시키고 있다. 이처럼 고종횡비를 갖는 스토리지노드(18)는 후속 유전막 증착공정시 단차피복성(step coverage)의 열화를 가져와 반도체 소자의 제조 수율을 저하시키는 문제점이 있다. 이를 해결하기 위하여 스토리지노드(18)를 얇은 두께로 예컨대, 300Å 이하의 두께로 형성하는 방법이 제안되었지만, 스토리지노드(18)의 두께를 감소시킬 경우, 습식딥아웃 공정시 식각케미컬의 침투가 더욱 쉬워져 상술한 싱글비트페일 및 듀얼비트페일이 심화되는 문제점이 있다. In addition, with the recent increase in the degree of integration of semiconductor devices, the cell area in which capacitors can be formed is decreasing, thereby increasing the aspect ratio of the storage node 18 to secure sufficient cell capacitance within a limited area. . As described above, the storage node 18 having a high aspect ratio has a problem of degrading step coverage in a subsequent dielectric film deposition process, thereby lowering a manufacturing yield of a semiconductor device. In order to solve this problem, a method of forming the storage node 18 to a thin thickness, for example, 300 Å or less, has been proposed. However, when the thickness of the storage node 18 is reduced, the penetration of the etching chemical during the wet deep-out process is more likely. There is a problem in that the single bit fail and dual bit fail described above are intensified.

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 습식딥아웃 공정시 스토리지노드콘택플러그와 스토리지노드 사이에 형성된 오믹콘택층 손실에 따른 싱글비트페일을 방지할 수 있는 반도체 소자 및 그 제조방법을 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above problems of the prior art, a semiconductor device capable of preventing a single bit fail due to the ohmic contact layer loss formed between the storage node contact plug and the storage node during the wet deep-out process. The purpose is to provide a manufacturing method.

또한, 본 발명은 습식딥아웃 공정시 벙커디펙트가 발생하는 것을 방지할 수 있는 반도체 소자 및 그 제조방법을 제공하는데 다른 목적이 있다. Another object of the present invention is to provide a semiconductor device and a method of manufacturing the same, which can prevent bunker defects from occurring during a wet deep-out process.

또한, 본 발명은 300Å 이하의 두께를 갖는 스토리지노드를 구비하는 반도체 소자 및 그 제조방법을 제공하는데 다른 목적이 있다.In addition, another object of the present invention is to provide a semiconductor device having a storage node having a thickness of less than 300 GPa and a method of manufacturing the same.

또한, 본 발명은 캐패시터의 정전용량을 증가시킬 수 있는 반도체 소자 및 그 제조방법을 제공하는데 다른 목적이 있다. In addition, another object of the present invention is to provide a semiconductor device capable of increasing the capacitance of a capacitor, and a method of manufacturing the same.

상기 목적을 달성하기 위한 일 측면에 따른 본 발명의 반도체 소자는, 기판 상부에 형성된 층간절연막; 상기 층간절연막을 관통하여 일부가 상기 층간절연막 위로 돌출되고, 금속물질로 이루어진 스토리지노드콘택플러그; 상기 스토리지노드콘택플러그 상부 표면에 접하고, 금속물질로 이루어진 스토리지노드; 및 상기 층간절연막 전면에 상기 스토리지노드 하부영역의 외측벽 및 돌출된 상기 스토리지노드콘택플러그를 감싸도록 형성된 식각정지막을 포함한다. According to one aspect of the present invention, a semiconductor device includes an interlayer insulating film formed on a substrate; A storage node contact plug made of a metal material through a portion of the interlayer insulating layer and protruding from the interlayer insulating layer; A storage node in contact with an upper surface of the storage node contact plug and made of a metal material; And an etch stop layer formed on an entire surface of the interlayer insulating layer to surround the outer wall of the lower portion of the storage node and the protruding storage node contact plug.

여기서, 상기 스토리지노드콘택플러그 및 상기 스토리지노드는 동일한 금속물질 예컨대, 티타늄질화막(TiN)일 수 있다. 또한, 상기 스토리지노드콘택플러그 및 상기 스토리지노드는 서로 다른 금속물질 예컨대, 상기 스토리지노드콘택플러그는 티타늄질화막(TiN)이고, 상기 스토리지노드는 탄탈륨질화막(TaN), 하프늄질화막(HfN), 루테늄막(Ru), 루테늄산화막(RuO2), 백금막(Pt), 이리듐막(Ir) 및 이리듐산화막(IrO2)로 이루어진 그룹으로부터 선택된 어느 하나일 수 있다. The storage node contact plug and the storage node may be made of the same metal material, for example, titanium nitride (TiN). In addition, the storage node contact plug and the storage node are different metal materials, for example, the storage node contact plug is a titanium nitride layer (TiN), and the storage node is a tantalum nitride layer (TaN), a hafnium nitride layer (HfN), or a ruthenium layer ( Ru), ruthenium oxide (RuO 2 ), platinum film (Pt), iridium film (Ir) and iridium oxide film (IrO 2 ) may be any one selected from the group consisting of.

또한, 본 발명의 반도체 소자는 상기 기판의 소정영역과 상기 스토리지노드콘택플러그 사이를 전기적으로 연결하는 랜딩플러그를 더 포함할 수 있으며, 상기 랜딩플러그와 상기 스토리지노드콘택플러그 사이에 형성된 오믹콘택층을 더 포함할 수 있다. 이때, 상기 랜딩플러그는 폴리실리콘막이고, 상기 스토리지노드콘택플러그는 상기 폴리실리콘막보다 비저항이 낮은 물질일 수 있다. The semiconductor device may further include a landing plug electrically connecting the predetermined region of the substrate and the storage node contact plug to each other, wherein the ohmic contact layer is formed between the landing plug and the storage node contact plug. It may further include. In this case, the landing plug may be a polysilicon layer, and the storage node contact plug may be made of a material having a lower specific resistance than the polysilicon layer.

상기 목적을 달성하기 위한 다른 일 측면에 따른 본 발명의 반도체 소자의 제조방법은, 기판 상부에 층간절연막을 형성하는 단계; 상기 층간절연막을 관통하고, 금속물질로 이루어진 스토리지노드콘택플러그를 형성하는 단계; 상기 층간절연막을 리세스하여 상기 스토리지노드콘택플러그의 일부를 상기 층간절연막 위로 돌출시키는 단계; 상기 층간절연막 전면에 돌출된 상기 스토리지노드콘택플러그를 덮도록 식각정지막을 형성하는 단계; 상기 식각정지막 상부면 단차를 제거하기 위한 평탄화공정을 실시하는 단계; 상기 식각정지막 상에 분리절연막을 형성하는 단계; 상기 분리절연막 및 상기 식각정지막을 선택적으로 식각하여 상기 스토리지노드콘택플러그의 상부면을 오픈하고, 상기 식각정지막이 하부영역의 측벽을 제공하는 스토리지노드홀을 형성하는 단계; 상기 스토리지노드홀의 표면을 따라 스토리지노드를 형성하는 단계; 및 상기 분리절연막을 제거하는 단계를 포함한다. According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, the method including: forming an interlayer insulating film on a substrate; Forming a storage node contact plug made of a metal material through the interlayer insulating layer; Recessing the interlayer dielectric to protrude a portion of the storage node contact plug onto the interlayer dielectric; Forming an etch stop layer to cover the storage node contact plug protruding from an entire surface of the interlayer insulating layer; Performing a planarization process to remove the step difference between the etch stop layer; Forming a separation insulating film on the etch stop film; Selectively etching the isolation insulating layer and the etch stop layer to open a top surface of the storage node contact plug, and forming a storage node hole in which the etch stop layer provides sidewalls of a lower region; Forming a storage node along a surface of the storage node hole; And removing the separation insulating film.

여기서, 상기 스토리지노드콘택플러그 및 상기 스토리지노드는 동일한 금속물질 예컨대, 티타늄질화막(TiN)으로 형성할 수 있다. 또한, 상기 스토리지노드콘택플러그 및 상기 스토리지노드는 서로 다른 금속물질 예컨대, 상기 스토리지노드콘택플러그는 티타늄질화막(TiN)으로 형성하고, 상기 스토리지노드는 탄탈륨질화막(TaN), 하프늄질화막(HfN), 루테늄막(Ru), 루테늄산화막(RuO2), 백금막(Pt), 이리듐막(Ir) 및 이리듐산화막(IrO2)로 이루어진 그룹으로부터 선택된 어느 하나로 형성할 수 있다. The storage node contact plug and the storage node may be formed of the same metal material, for example, titanium nitride (TiN). The storage node contact plug and the storage node may be formed of different metal materials, for example, the storage node contact plug may be formed of a titanium nitride layer (TiN), and the storage node may be a tantalum nitride layer (TaN), a hafnium nitride layer (HfN), or ruthenium. It may be formed of any one selected from the group consisting of a film Ru, a ruthenium oxide film RuO 2 , a platinum film Pt, an iridium film Ir, and an iridium oxide film IrO 2 .

상기 식각정지막은 질화막으로 형성할 수 있으며, 상기 층간절연막 및 상기 분리절연막은 산화막으로 형성할 수 있다. The etch stop layer may be formed of a nitride layer, and the interlayer insulating layer and the separation insulating layer may be formed of an oxide layer.

상기 층간절연막을 리세스하는 단계 및 상기 분리절연막을 제거하는 단계는, BOE(Buffered Oxide Echant)용액 또는 HF용액을 사용하여 실시할 수 있다.Recessing the interlayer dielectric layer and removing the isolation dielectric layer may be performed using a BOE (Buffered Oxide Echant) solution or an HF solution.

또한, 본 발명의 반도체 소자의 제조방법은 상기 기판의 소정영역과 상기 스토리지노드콘택플러그 사이를 전기적으로 연결하는 랜딩플러그를 형성하는 단계를 더 포함할 수 있다. 또한, 상기 랜딩플러그와 상기 스토리지노드콘택플러그 사이에 오믹콘택층을 형성하는 단계를 더 포함할 수 있다. 이때, 상기 랜딩플러그는 폴리 실리콘막으로 형성하고, 상기 스토리지노드콘택플러그는 상기 폴리실리콘막 비저항이 낮은 물질로 형성할 수 있다. In addition, the method of manufacturing a semiconductor device of the present invention may further include forming a landing plug electrically connecting a predetermined region of the substrate and the storage node contact plug. The method may further include forming an ohmic contact layer between the landing plug and the storage node contact plug. In this case, the landing plug may be formed of a polysilicon layer, and the storage node contact plug may be formed of a material having a low specific resistance of the polysilicon layer.

본 발명은 스토리지노드콘택플러그 및 스토리지노드를 금속물질로 형성하여 이들 사이에 별도의 오믹콘택층을 형성하지 않음으로써, 습식딥아웃 공정시 오믹콘택층의 손실로 인한 문제를 원천적으로 방지할 수 있는 효과가 있다.The present invention does not form a separate ohmic contact layer between the storage node contact plug and the storage node made of a metal material, thereby preventing a problem caused by the loss of the ohmic contact layer during the wet deep-out process. It works.

또한, 본 발명은 스토리지노드 하부영역의 외측벽 및 층간절연막 위로 돌출된 스토리지노드콘택플러그를 감싸도록 식각정지막 형성하여 습식딥아웃 공정시 층간절연막의 손실을 방지함으로써, 벙커디펙트가 발생하는 것을 방지할 수 있다. 이로써, 벙커디펙트에 기인한 문제점을 방지할 수 있는 효과가 있다. In addition, the present invention forms an etch stop layer to surround the storage node contact plug protruding from the outer wall of the lower portion of the storage node and the interlayer insulating layer to prevent loss of the interlayer insulating layer during the wet deep-out process, thereby preventing bunker defects from occurring. can do. As a result, there is an effect that can prevent problems caused by bunker defects.

또한, 본 발명은 스토리지노드콘택플러그 및 스토리지노드를 금속물질로 형성하고, 스토리지노드 하부영역의 외측벽 및 층간절연막 위로 돌출된 스토리지노드콘택플러그를 감싸도록 식각정지막 형성함으로써, 스토리지노드의 두께를 감소시킬 수 있다. 이로써, 스토리지노드 상에 유전막 증착공정시 단차피복성을 확보할 수 있으며, 스토리지노드 내부 홀면적을 증가시켜 캐패시터의 정전용량을 증가시킬 수 있는 효과가 있다. In addition, the present invention reduces the thickness of the storage node by forming the storage node contact plug and the storage node made of a metal material, and forming an etch stop layer to surround the storage node contact plug protruding over the outer wall of the storage node lower region and the interlayer insulating layer. You can. As a result, it is possible to secure step coverage in the dielectric film deposition process on the storage node, and increase the capacitance of the capacitor by increasing the hole area inside the storage node.

또한, 본 발명은 스토리지노드콘택플러그를 폴리실리콘막에 비하여 비저항이 낮은 금속물질로 형성함으로써, 반도체 소자의 전기적인 특성을 향상시킬 수 있는 효과가 있다.In addition, the present invention has the effect that the electrical characteristics of the semiconductor device can be improved by forming the storage node contact plug with a metal material having a lower specific resistance than that of the polysilicon film.

이로써, 본 발명은 반도체 소자의 캐패시터에서 제한된 면적내에서 필요로하는 정전용량을 확보함과 동시에 싱글비트페일 및 듀얼비트페일을 방지하여 캐패시터의 신뢰성 및 제조 수율을 향상시킬 수 있는 효과가 있다. As a result, the present invention has the effect of securing the capacitance required within the limited area of the capacitor of the semiconductor device and at the same time preventing the single bit fail and dual bit fail to improve the reliability and manufacturing yield of the capacitor.

이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, in order to facilitate a person skilled in the art to easily carry out the technical idea of the present invention.

후술할 본 발명은 반도체 소자의 캐패시터에서 스토리지노드와 스토리지노드콘택플러그 사이에 형성된 오믹콘택층의 손실에 따른 싱글비트페일(Single Bit Fail) 및 벙커디펙트(bunker defect) 발생에 따른 듀얼비트페일(Dual Bit Fail)을 방지할 수 있는 반도체 소자 및 그 제조방법을 제공한다.The present invention to be described below is a dual bit fail due to the occurrence of a single bit fail and bunker defect due to the loss of the ohmic contact layer formed between the storage node and the storage node contact plug in the capacitor of the semiconductor device ( Provided are a semiconductor device capable of preventing Dual Bit Fail) and a method of manufacturing the same.

이를 위하여 후술할 본 발명의 실시예에서는 싱글비트페일을 방지하기 위하여 스토리지노드 및 스토리지노드콘택플러그를 금속물질로 형성하여 이들 사이에 별도의 오믹콘택층 형성하지 않는 것을 기술적 원리로 한다. 또한, 벙커디펙트에 기인한 듀얼비트페일을 방지하기 위하여 스토리지노드콘택플러그의 일부를 층간절연막 위로 돌출시킨 후, 돌출된 스토리지노드콘택플러그 및 스토리지노드 하부영역의 외측벽을 감싸도록 식각정지막을 형성하여 습식딥아웃 공정시 벙커티펙트가 발생하지 않도록 하는 것을 또 다른 기술적 원리로 한다.To this end, in the embodiment of the present invention to be described later, in order to prevent a single bit fail, the storage node and the storage node contact plug are formed of a metallic material, so that a separate ohmic contact layer is not formed therebetween. Also, in order to prevent dual bit fail due to bunker defect, a portion of the storage node contact plug is protruded over the interlayer insulating film, and then an etch stop layer is formed to surround the outer wall of the protruding storage node contact plug and the storage node lower region. Another technical principle is to prevent bunker defects from occurring during the wet deep-out process.

도 3은 본 발명의 실시예에 따른 반도체 소자를 도시한 단면도이다.3 is a cross-sectional view illustrating a semiconductor device in accordance with an embodiment of the present invention.

도 3에 도시된 바와 같이, 본 발명의 반도체 소자는 기판(21) 상부에 형성된 제2층간절연막(24A), 제2층간절연막(24A)을 관통하고 일부가 제2층간절연막(24A) 위로 돌출된 스토리지노드콘택플러그(27), 스토리지노드콘택플러그(27) 상부 표면에 접하는 스토리지노드(32) 및 제2층간절연막(24A) 상에서 스토리지노드(32) 하부영역의 외측벽 및 돌출된 스토리지노드콘택플러그(27)를 감싸도록 형성된 식각정지막(29)를 포함한다. 또한, 본 발명의 반도체 소자는 기판(21)상에 형성된 제1층간절연막(22), 제1층간절연막(22)을 관통하여 기판(21)의 소정영역 예컨대, 소스영역(미도시) 또는 드레인영역(미도시)과 스토리지노드콘택플러그(27) 사이를 전기적으로 연결하는 랜딩플러그(23) 및 랜딩플러그(23)와 스토리지노드콘택플러그(27) 사이에 형성된 오믹콘택층(28)을 더 포함할 수 있다.As shown in FIG. 3, the semiconductor device of the present invention penetrates through the second interlayer insulating film 24A and the second interlayer insulating film 24A formed on the substrate 21 and partially protrudes over the second interlayer insulating film 24A. The storage node contact plug 27, the storage node contacting the storage node contact plug 27, and the outer wall of the lower region of the storage node 32 and the protruding storage node contact plug on the second interlayer insulating layer 24A. And an etch stop layer 29 formed to surround 27. In addition, the semiconductor device of the present invention penetrates through the first interlayer insulating film 22 and the first interlayer insulating film 22 formed on the substrate 21, such as a source region (not shown) or a drain of the substrate 21. It further includes a landing plug 23 electrically connecting an area (not shown) and the storage node contact plug 27 and an ohmic contact layer 28 formed between the landing plug 23 and the storage node contact plug 27. can do.

여기서, 본 발명은 스토리지노드(32) 및 스토리지노드콘택플러그(27)를 금속물질로 형성하는 것을 특징으로 한다. 구체적으로, 스토리지노드(32) 및 스토리지노드콘택플러그(27)를 동일한 금속물질 예컨대, 티타늄질화막(TiN)으로 형성할 수 있다. 이로써, 스토리지노드(32)와 스토리지노드콘택플러그(27) 사이에 접촉저항(contact resistance)을 낮추기 위한 별도의 오믹콘택층을 형성할 필요가 없다. 이는 잘 알려진 바와 같이, 금속물질 간의 접합은 오믹콘택(ohmic contact)을 형성하기 때문이다. Here, the present invention is characterized in that the storage node 32 and the storage node contact plug 27 are formed of a metallic material. In detail, the storage node 32 and the storage node contact plug 27 may be formed of the same metal material, for example, titanium nitride (TiN). As a result, it is not necessary to form a separate ohmic contact layer to lower the contact resistance between the storage node 32 and the storage node contact plug 27. This is because, as is well known, the bonding between metal materials forms ohmic contacts.

또한, 스토리지노드(32)와 스토리지노드콘택플러그(27)는 서로 다른 금속물질로 형성할 수도 있다. 구체적으로, 스토리지노드콘택플러그(27)는 티타늄질화막(TiN)일 수 있으며, 스토리지노드(32)는 탄탈륨질화막(TaN), 하프늄질화막(HfN), 루테늄(Ru), 루테늄산화막(RuO2), 백금(Pt), 이리듐(Ir) 및 이리듐산화막(IrO2)로 이루어진 그룹으로부터 선택된 어느 하나일 수 있다. 이처럼, 서로 다른 금속물질을 사용하여 스토리지노드(32)와 스토리지노드콘택플러그(27)를 형성하더라도, 금속물질간의 접합이기 때문에 이들 사이의 접촉저항을 낮추기 위한 별도의 오믹콘택층을 필요로 하지 않는다.In addition, the storage node 32 and the storage node contact plug 27 may be formed of different metal materials. Specifically, the storage node contact plug 27 may be a titanium nitride layer (TiN), and the storage node 32 may be a tantalum nitride layer (TaN), a hafnium nitride layer (HfN), ruthenium (Ru), ruthenium oxide layer (RuO 2 ), It may be any one selected from the group consisting of platinum (Pt), iridium (Ir) and iridium oxide film (IrO 2 ). As such, even when the storage node 32 and the storage node contact plug 27 are formed by using different metal materials, since the bonding is between the metal materials, a separate ohmic contact layer is not required to lower the contact resistance therebetween. .

또한, 스토리지노드콘택플러그(27)는 스토리지노드콘택플러그(27)의 하부 및 측벽에 형성된 장벽금속막(26)을 더 포함할 수 있다. 이때, 장벽금속막(26)은 랜딩플러그(23)와 스토리지노드콘택플러그(27)를 구성하는 물질의 상호 확산을 방지하는 역할을 수행하며, 내열금속(refractory metal) 예컨대, 티타늄(Ti), 코발트(Co), 몰리브덴(Mo), 백금(Pt), 이리듐(Ir), 루테늄(Ru), 크롬(Cr), 탄탈륨(Ta) 및 지르코늄(Zr)으로 이루어진 그룹으로부터 선택된 어느 하나로 형성할 수 있다. In addition, the storage node contact plug 27 may further include a barrier metal layer 26 formed on the bottom and sidewalls of the storage node contact plug 27. In this case, the barrier metal layer 26 serves to prevent the diffusion of the materials constituting the landing plug 23 and the storage node contact plug 27, and includes a refractory metal such as titanium (Ti), It may be formed of any one selected from the group consisting of cobalt (Co), molybdenum (Mo), platinum (Pt), iridium (Ir), ruthenium (Ru), chromium (Cr), tantalum (Ta) and zirconium (Zr). .

또한, 본 발명은 식각정지막(29)이 제2층간절연막(24A) 위로 돌출된 스토리지노드콘택플러그(27) 및 스토리지노드(32) 하부영역의 외측벽을 감싸는 형태를 갖는 것을 특징으로 한다. 이로써, 습식딥아웃 공정시 식각케미컬이 스토리지노드(32) 하부의 제2층간절연막(24A)에 침투하는 것을 방지하여 벙커디펙트가 발생하는 것을 방지할 수 있다.In addition, the present invention is characterized in that the etch stop layer 29 surrounds the outer wall of the storage node contact plug 27 and the lower region of the storage node 32 protruding over the second interlayer insulating layer 24A. As a result, the wet chemical may be prevented from penetrating into the second interlayer insulating layer 24A under the storage node 32, thereby preventing bunker defects from occurring.

여기서, 식각정지막(29)은 스토리지노드(32)를 형성하기 위한 습식딥아웃 공정시 스토리지노드(32) 하부의 구조물을 보호하기 위한 것으로, 질화막 예컨대, 실리콘질화막(Si3N4)으로 형성할 수 있다. 상술한 형태를 갖는 식각정지막(29)을 구비함으로써, 벙커디펙트의 발생을 방지할 수 있는 원리에 대해서는 후술할 본 발명의 실시예에 따른 반도체 소자의 제조방법에서 보다 자세하게 설명한다.(도 5d 참조) Here, the etch stop layer 29 is to protect the structure under the storage node 32 during the wet deep-out process for forming the storage node 32, formed of a nitride film, for example, silicon nitride (Si 3 N 4 ). can do. By providing the etch stop film 29 having the above-described form, the principle of preventing the occurrence of bunker defects will be described in more detail in the method of manufacturing a semiconductor device according to an embodiment of the present invention to be described later. See 5d)

랜딩플러그(23)는 폴리실리콘막을 포함할 수 있으며, 도면에 도시하지 않았지만, 기판(21)상에 형성된 게이트패턴 사이 영역에 폴리실리콘막을 매립하여 형성할 수 있다. The landing plug 23 may include a polysilicon film, and although not shown in the drawing, the landing plug 23 may be formed by embedding the polysilicon film in a region between gate patterns formed on the substrate 21.

오믹콘택층(28)은 랜딩플러그(23)와 스토리지노드콘택플러그(27) 사이의 접촉저항을 낮추기 위한 것으로 랜딩플러그(23) 예컨대, 폴리실리콘막과 장벽금속막(26) 예컨대, 티타늄막이 서로 반응하여 형성된 티타늄실리사이드(TiSi)와 같은 금속실리사이드로 형성할 수 있다. The ohmic contact layer 28 is for lowering the contact resistance between the landing plug 23 and the storage node contact plug 27. The landing plug 23, for example, the polysilicon film and the barrier metal film 26, for example, a titanium film, may be formed. It may be formed of a metal silicide such as titanium silicide (TiSi) formed by the reaction.

제1층간절연막(22) 및 제2층간절연막(24A)은 산화막 예컨대, 실리콘산화막(SiO2), BPSG(Boron Phosphorus Silicate Glass), PSG(Phosphorus Silicate Glass), TEOS(Tetra Ethyle Ortho Silicate), USG(Un-doped Silicate Glass), SOG(Spin On Glass), 고밀도플라즈마산화막(High Density Plasma, HDP) 및 SOD(Spin On Dielectric)으로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들이 적층된 적층막일 수 있다. The first interlayer insulating film 22 and the second interlayer insulating film 24A may be formed of an oxide film such as silicon oxide film (SiO 2 ), boron phosphorus silicate glass (BPSG), phosphorus silicate glass (PSG), tetra-ethoxy ortho-silicate (TEOS), or USG. It may be any one selected from the group consisting of (Un-doped Silicate Glass), Spin On Glass (SOG), High Density Plasma Oxide (HDP), and Spin On Dielectric (SOD) or a laminated film in which they are laminated.

이와 같이, 본 발명은 스토리지노드콘택플러그(27) 및 스토리지노드(32)를 금속물질 형성하여 이들 사이에 별도의 오믹콘택층을 형성하지 않음으로써, 종래의 스토리지노드콘택플러그(27)와 스토리지노드(32) 사이에 형성된 오믹콘택층이 습식딥아웃 공정시 손실되는 것에 기인한 문제점을 원천적으로 방지할 수 있다.As described above, the present invention does not form a separate ohmic contact layer between the storage node contact plug 27 and the storage node 32 by forming a metallic material, and thus, the conventional storage node contact plug 27 and the storage node. The problem caused by the loss of the ohmic contact layer formed between the 32 during the wet deep-out process can be fundamentally prevented.

또한, 본 발명은 돌출된 스토리지노드콘택플러그(27) 및 스토리지노드(32) 하부영역의 외측벽을 감싸는 형태를 갖는 식각정지막(29)을 구비함으로써, 습식딥아웃 공정시 제2층간절연막(24A)의 손실로 인한 벙커디펙트 발생을 방지할 수 있다. 이로써, 벙커디펙트에 기인한 문제점들 예컨대, 금속배선과 스토리지노드(32) 사이의 전기적인 단락현상, 금속배선을 형성하기 위한 마스크공정시 패턴불량 발생 및 인접한 스토리지노드(32) 사이에 브릿지(bridge) 발생으로 인한 듀얼비트페일을 방지할 수 있다. In addition, the present invention includes an etch stop layer 29 that surrounds the protruding storage node contact plug 27 and the outer wall of the lower portion of the storage node 32, thereby providing a second interlayer dielectric layer 24A during the wet deep-out process. It is possible to prevent the occurrence of bunker defects due to the loss of). As a result, problems caused by bunker defects, for example, an electrical short circuit between the metal wiring and the storage node 32, pattern defects during a mask process for forming the metal wiring, and a bridge between adjacent storage nodes 32 may occur. It is possible to prevent dual bit fail due to bridge occurrence.

또한, 본 발명은 스토리지노드콘택플러그(27) 및 스토리지노드(32)를 금속물질로 형성하고, 돌출된 스토리지노드콘택플러그(27) 및 스토리지노드(32) 하부영역의 외측벽을 식각정지막(29)이 감싸도록 형성함으로써, 스토리지노드(32)의 두께를 감소시킬 수 있다. 즉, 스토리지노드(32)의 두께를 300Å 이하 구체적으로, 100Å ~ 300Å 범위의 두께를 가질 수 있다. 이로써, 스토리지노드(32) 상에 유전막 증착공정시 단차피복성(step coverage)을 확보할 수 있으며, 스토리지노드(32) 내부 홀면적을 증가시켜 캐패시터의 정전용량을 증가시킬 수 있다. In addition, according to the present invention, the storage node contact plug 27 and the storage node 32 are formed of a metal material, and the outer wall of the protruding storage node contact plug 27 and the lower portion of the storage node 32 is etch stop layer 29. By enclosing), the thickness of the storage node 32 can be reduced. That is, the thickness of the storage node 32 may be 300 Å or less, specifically, 100 Å to 300 Å. As a result, step coverage may be secured during the deposition process of the dielectric film on the storage node 32, and the capacitance of the capacitor may be increased by increasing the hole area inside the storage node 32.

또한, 본 발명은 스토리지노드콘택플러그(27)를 폴리실리콘막에 비하여 비저항이 낮은 금속물질로 형성함으로써, 반도체 소자의 전기적인 특성을 향상시킬 수 있다.In addition, according to the present invention, the storage node contact plug 27 may be formed of a metal material having a lower specific resistance than that of the polysilicon film, thereby improving electrical characteristics of the semiconductor device.

이로써, 본 발명은 반도체 소자의 캐패시터에서 제한된 면적내에서 필요로하 는 정전용량을 확보함과 동시에 싱글비트페일 및 듀얼비트페일을 방지하여 캐패시터의 신뢰성 및 제조 수율을 향상시킬 수 있는 효과가 있다.As a result, the present invention has the effect of securing the capacitance required within the limited area of the capacitor of the semiconductor device and at the same time to prevent the single bit fail and dual bit fail to improve the reliability and manufacturing yield of the capacitor.

한편, 최근 스토리지노드를 지그재그 형태로 배열함에 따라 도 3에 도시된 바와 같이 랜딩플러그(23)와 스토리지노드콘택플러그(27)를 정렬(align)시킨 경우, 스토리지노드콘택플러그(27) 상부면의 일부에만 접하는 스토리지노드(32)가 형성되는 오정렬(mis align)이 발생할 수 있다. 이러한 오정렬이 발생할 경우, 습식딥아웃 공정시 식각케미컬로 인하여 제2층간절연막(24A) 손실이 발생할 수 있다. 이를 도 4를 참조하여 설명한다.Meanwhile, when the landing plug 23 and the storage node contact plug 27 are aligned as shown in FIG. 3 as the storage nodes are arranged in a zigzag form, the storage node contact plug 27 has an upper surface. Misalignment may occur in which a storage node 32 is in contact with only a part of it. When such misalignment occurs, a loss of the second interlayer insulating film 24A may occur due to the etching chemical during the wet deep-out process. This will be described with reference to FIG. 4.

도 4는 본 발명의 실시예에 따른 반도체 소자에서 스토리지노드와 스토리지노드콘택플러그가 오정렬된 경우를 도시한 단면도이다.4 is a cross-sectional view illustrating a case in which storage nodes and storage node contact plugs are misaligned in a semiconductor device according to an embodiment of the present invention.

스토리지노드콘택플러그(27) 상부면의 일부에만 접하는 스토리지노드(32)가 형성되는 오정렬(mis align)에 따른 문제점을 해결하기 위하여 최근에, 스토리지노드콘택플러그를 랜딩플러그와 정렬된 제1플러그와 스토리지노드와 정렬된 제2플러그가 적층된 구조를 갖도록 형성하고 있다. 이처럼, 제1플러그 및 제2플러그가 적층된 구조는 갖는 스토리지노드콘택플러그를 형성하기 위해서는 공정스탭이 증가하기 때문에 반도체 소자의 제조 비용이 증가하고, 제조 수율이 저하되는 문제점을 유발한다. Recently, in order to solve a problem caused by misalignment, in which a storage node 32 contacting only a part of an upper surface of the storage node contact plug 27 is formed, the storage node contact plug is connected to the first plug aligned with the landing plug. The second plug aligned with the storage node is formed to have a stacked structure. As such, in order to form the storage node contact plug having the stacked structure of the first plug and the second plug, the manufacturing process of the semiconductor device is increased and the manufacturing yield is reduced because the process step is increased.

하지만, 도 4에 도시된 바와 같이, 본 발명은 스토리지노드콘택플러그(27) 및 스토리지노드(32)를 금속물질로 형성하고, 제2층간절연막(24A) 위로 돌출된 스토리지노드콘택플러그(27) 및 스토리지노드(32) 하부영역의 외측벽을 감싸는 형태 를 갖는 식각정지막(29)을 구비함으로써, 스토리지노드(32)와 스토리지노드콘택플러그(27) 사이에 오정렬이 발생하더라도, 습식딥아웃 공정시 식각캐미컬이 제2층간절연막(24A) 까지 침투하는 것을 방지할 수 있다.However, as shown in FIG. 4, in the present invention, the storage node contact plug 27 and the storage node 32 are formed of a metal material, and the storage node contact plug 27 protrudes over the second interlayer insulating layer 24A. And an etch stop layer 29 having a form surrounding the outer wall of the lower portion of the storage node 32 so that a wet dip-out process may occur even when misalignment occurs between the storage node 32 and the storage node contact plug 27. It is possible to prevent the etching chemical from penetrating to the second interlayer insulating film 24A.

이로써, 제2층간절연막(24A)의 손실에 따른 벙커디펙트 발생을 방지할 수 있고, 스토리지노드콘택플러그(27) 형성과정을 단순화시켜 공정스탭 감소시킬 수 있으며, 이를 통하여 반도체 소자의 제조 비용 감소시키고, 제조 수율을 증가시킬 수 있다. As a result, bunker defects may be prevented due to the loss of the second interlayer dielectric layer 24A, and the process steps may be reduced by simplifying the formation of the storage node contact plug 27, thereby reducing the manufacturing cost of the semiconductor device. And increase production yield.

이하, 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명한다. Hereinafter, a method of manufacturing a semiconductor device according to an embodiment of the present invention will be described.

도 5a 내지 도 5d는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 도시한 공정단면도이다.5A through 5D are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.

도 5a에 도시된 바와 같이, 기판(21)상에 복수의 게이트패턴(미도시)을 포함하는 제1층간절연막(22)을 형성한 후, 자기정렬콘택(Self Aligned Contact, SAC)공정을 실시하여 기판(21)의 소정영역 예컨대, 소스영역(미도시) 또는 드레인영역(미도시)을 노출시키는 오픈영역을 형성한 다음, 오픈영역을 도전막 예컨대, 폴리실리콘막으로 매립하여 랜딩플러그(23)를 형성한다. As shown in FIG. 5A, after forming the first interlayer insulating layer 22 including a plurality of gate patterns (not shown) on the substrate 21, a self aligned contact (SAC) process is performed. To form an open area exposing a predetermined area of the substrate 21, for example, a source area (not shown) or a drain area (not shown), and then filling the open area with a conductive film, for example, a polysilicon film, to make the landing plug 23 ).

다음으로, 제1층간절연막(22) 상에 제2층간절연막(24)을 형성한 후, 제2층간절연막(24)을 선택적으로 식각하여 랜딩플러그(23)의 상부면을 오픈하는 콘택홀(25)을 형성한다.Next, after the second interlayer insulating film 24 is formed on the first interlayer insulating film 22, the contact hole for selectively etching the second interlayer insulating film 24 to open the upper surface of the landing plug 23 ( 25).

다음으로, 콘택홀(25)의 표면을 따라 장벽금속막(26)을 형성한다. 이때, 장벽금속막(26)은 랜딩플러그(23)를 구성하는 물질과 후속 공정을 통하여 형성될 스 토리지노드콘택플러그(27)를 구성하는 물질 사이의 상호 확산을 방지하기 위한 것으로, 내열금속막(refractory metal) 예컨대, 티타늄(Ti), 코발트(Co), 몰리브덴(Mo), 백금(Pt), 이리듐(Ir), 루테늄(Ru), 크롬(Cr), 탄탈륨(Ta) 및 지르코늄(Zr)으로 이루어진 그룹에서 선택된 어느 하나로 형성할 수 있으며, 20Å ~ 100Å 범위의 두께로 형성할 수 있다. Next, a barrier metal film 26 is formed along the surface of the contact hole 25. At this time, the barrier metal film 26 is to prevent the mutual diffusion between the material constituting the landing plug 23 and the material constituting the storage node contact plug 27 to be formed through a subsequent process, the heat-resistant metal Refractories metals such as titanium (Ti), cobalt (Co), molybdenum (Mo), platinum (Pt), iridium (Ir), ruthenium (Ru), chromium (Cr), tantalum (Ta) and zirconium (Zr) It can be formed of any one selected from the group consisting of, can be formed in a thickness of 20 ~ 100 ~ range.

다음으로, 랜딩플러그(23)와 스토리지노드콘택플러그(27) 사이의 접촉저항을 감소시키기 위하여 랜딩플러그(23)와 장벽금속막(26)이 접하는 계면에 오믹콘택층(28)을 형성한다. 이때, 오믹콘택층(28)은 열처리는 통하여 폴리실리콘막으로 형성된 랜딩플러그(23)와 내열금속막 예컨대, 티타늄막으로 형성된 장벽금속막(26)을 서로 반응시켜 금속실리사이드 예컨대, 티타늄실리사이드(TiSi)로 형성할 수 있다. Next, in order to reduce contact resistance between the landing plug 23 and the storage node contact plug 27, an ohmic contact layer 28 is formed at an interface between the landing plug 23 and the barrier metal film 26. At this time, the ohmic contact layer 28 reacts with the landing plug 23 formed of the polysilicon film and the barrier metal film 26 formed of the heat resistant metal film, for example, the titanium film, by heat treatment to form a metal silicide such as titanium silicide (TiSi). ) Can be formed.

여기서, 오믹콘택층(28)을 형성하기 위한 열처리는 급속열처리방법(Rapid Thermal Anneal, RTA)을 사용하여 질소(N2)분위기에서 700℃ ~ 900℃ 범위의 온도로 10초 ~ 300초 동안 실시할 수 있다.Here, the heat treatment for forming the ohmic contact layer 28 is carried out for 10 seconds to 300 seconds at a temperature ranging from 700 ℃ to 900 ℃ in a nitrogen (N 2 ) atmosphere using a Rapid Thermal Anneal (RTA). can do.

다음으로, 콘택홀(25)을 도전막으로 매립하여 스토리지노드콘택플러그(27)을 형성한다. 이때, 스토리지노드콘택플러그(27)는 신호전달특성을 향상시키기 위하여 랜딩플러그(23)를 구성하는 물질 예컨대, 폴리실리콘막보다 비저항이 낮은 물질로 형성하는 것이 바람직하다. 따라서, 스토리지노드콘택플러그(27)는 금속물질 예컨대, 티타늄질화막(TiN)으로 형성할 수 있다. Next, the contact hole 25 is filled with a conductive film to form a storage node contact plug 27. In this case, the storage node contact plug 27 may be formed of a material constituting the landing plug 23, for example, a material having a lower specific resistance than the polysilicon film in order to improve signal transmission characteristics. Therefore, the storage node contact plug 27 may be formed of a metal material, for example, titanium nitride (TiN).

한편, 제1층간절연막(22) 및 제2층간절연막(24)은 산화막 예컨대, 실리콘산 화막(SiO2), BPSG(Boron Phosphorus Silicate Glass), PSG(Phosphorus Silicate Glass), TEOS(Tetra Ethyle Ortho Silicate), USG(Un-doped Silicate Glass), SOG(Spin On Glass), 고밀도플라즈마산화막(High Density Plasma, HDP) 및 SOD(Spin On Dielectric)으로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들이 적층된 적층막으로 형성할 수 있다.Meanwhile, the first interlayer insulating film 22 and the second interlayer insulating film 24 may be formed of an oxide film such as silicon oxide film (SiO 2 ), boron phosphorus silicate glass (BPSG), phosphorus silicate glass (PSG), or tetra-ethoxy ortho-silicate (TEOS). ), USG (Un-doped Silicate Glass), SOG (Spin On Glass), High Density Plasma (HDP) and SOD (Spin On Dielectric), or any one selected from the group consisting of a laminated film can do.

도 5b에 도시된 바와 같이, 스토리지노드콘택플러그(27)의 일부가 제2층간절연막(24) 위로 돌출되도록 제2층간절연막(24)을 리세스(recess)한다. 이때, 리세스공정은 습식식각공정을 사용하여 실시할 수 있으며, 제2층간절연막(24)을 스토리지노드콘택플러그(27)의 상부면을 기준으로 500Å ~ 1000Å 범위의 깊이를 갖도록 리세스할 수 있다. 여기서, 습식식각공정은 BOE(Buffered Oxide Echant)용액 또는 HF용액을 사용하여 실시할 수 있다. 이로써, 스토리지노드콘택플러그(27)의 일부(500Å ~ 1000Å)를 제2층간절연막(24) 위로 돌출시킬 수 있다. As shown in FIG. 5B, the second interlayer insulating layer 24 is recessed so that a portion of the storage node contact plug 27 protrudes over the second interlayer insulating layer 24. In this case, the recess process may be performed by using a wet etching process, and the second interlayer dielectric layer 24 may be recessed to have a depth in the range of 500 μs to 1000 μs based on the upper surface of the storage node contact plug 27. have. Here, the wet etching process may be performed using a BOE (Buffered Oxide Echant) solution or HF solution. As a result, a portion (500 ns to 1000 ns) of the storage node contact plug 27 may protrude above the second interlayer insulating layer 24.

이하, 리세스된 제2층간절연막(24)의 도면부호를 '24A'로 표기한다.Hereinafter, reference numerals of the recessed second interlayer insulating films 24 are denoted by '24A'.

도 5c에 도시된 바와 같이, 제2층간절연막(24A) 위로 돌출된 스토리지노드콘택플러그(27)를 덮도록 전면에 식각정지막(29)을 형성한다. 이때, 식각정지막(29)은 후속 습식딥아웃 공정시 스토리지노드(32) 하부에 형성된 구조물들을 보호하기 위한 것으로, 저압화학기상증착법(Low Pressure Chemical Vapor Deposition, LPCVD) 또는 플라즈마화학기상증착법(Plasma Enhanced Chemical Vapor Deposition, PECVD)을 사용하여 질화막 예컨대, 실리콘질화막(Si3N4)으로 형성할 수 있다. As illustrated in FIG. 5C, an etch stop layer 29 is formed on the entire surface of the storage node contact plug 27 protruding from the second interlayer insulating layer 24A. In this case, the etch stop layer 29 is to protect the structures formed under the storage node 32 during the subsequent wet deep-out process, and may be low pressure chemical vapor deposition (LPCVD) or plasma chemical vapor deposition (Plasma). Enhanced Chemical Vapor Deposition (PECVD) may be used to form a nitride film such as silicon nitride film (Si 3 N 4 ).

한편, 제2층간절연막(24A) 위로 돌출된 스토리지노드콘택플러그(27)로 인하여 식각정지막(29)의 상부면에 단차가 형성될 수 있다. 따라서, 단차를 제거하기 위하여 평탄화공정을 추가적으로 진행할 수도 있다. 이때, 평탄화공정은 화학적기계적연마법(Chemical Mechanical Polishing, CMP) 또는 에치백(etch back)을 사용하여 실시할 수 있다.Meanwhile, a step may be formed on the top surface of the etch stop layer 29 due to the storage node contact plug 27 protruding from the second interlayer insulating layer 24A. Therefore, the planarization process may be further performed to remove the step. In this case, the planarization process may be performed using chemical mechanical polishing (CMP) or etch back.

다음으로, 식각정지막(29) 상에 분리절연막(30)을 형성한다. 이때, 분리절연막(30)은 산화막 예컨대, 실리콘산화막(SiO2), BPSG(Boron Phosphorus Silicate Glass), PSG(Phosphorus Silicate Glass), TEOS(Tetra Ethyle Ortho Silicate), USG(Un-doped Silicate Glass), SOG(Spin On Glass), 고밀도플라즈마산화막(High Density Plasma, HDP) 및 SOD(Spin On Dielectric)으로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들이 적층된 적층막으로 형성할 수 있다. Next, a separation insulating film 30 is formed on the etch stop film 29. In this case, the isolation insulating layer 30 may be an oxide film, for example, a silicon oxide film (SiO 2 ), boron phosphorus silicate glass (BPSG), phosphorus silicalicate glass (PSG), tetra-ethoxy ortho-silicate (TEOS), un-doped silicate glass (USG), Any one selected from the group consisting of SOG (Spin On Glass), High Density Plasma Oxide (HDP), and SOD (Spin On Dielectric) may be formed as a laminated film in which they are laminated.

여기서, 분리절연막(30)은 스토리지노드(32)가 형성될 3차원 구조를 제공하기 위한 것으로, 10000Å ~ 30000Å 범위의 두께를 갖도록 형성할 수 있다.Here, the isolation insulating layer 30 is provided to provide a three-dimensional structure in which the storage node 32 is to be formed, and may be formed to have a thickness in a range of 10000 μs to 30000 μs.

다음으로, 분리절연막(30) 상에 하드마스크패턴(미도시)을 형성한 후, 하드마스크패턴을 식각장벽(etch barrier)으로 분리절연막(30)과 식각정지막(29)을 순차적으로 식각하여 스토리지노드콘택플러그(27)의 상부면을 노출시키는 스토리지노드홀(31)을 형성한다. Next, after forming a hard mask pattern (not shown) on the isolation insulating film 30, the isolation insulating film 30 and the etch stop film 29 are sequentially etched using the hard mask pattern as an etch barrier. A storage node hole 31 exposing an upper surface of the storage node contact plug 27 is formed.

다음으로, 분리절연막(30) 및 스토리지노드홀(31)의 표면을 따라 스토리지노드용 도전막을 증착한다. 이때, 스토리지노드용 도전막은 화학기상증착법(Chemical Vapor Deposition, CVD) 또는 원자층증착법(Atomic Layer Deposition, ALD)을 사용하여 300Å이하 바람직하게 100Å ~ 300Å 범위의 두께를 갖도록 형성할 수 있다.Next, a conductive film for a storage node is deposited along the surfaces of the isolation insulating film 30 and the storage node hole 31. At this time, the conductive film for the storage node may be formed to have a thickness of 300 kV or less, preferably 100 kPa to 300 kPa, using chemical vapor deposition (CVD) or atomic layer deposition (ALD).

여기서, 스토리지노드용 도전막은 금속물질로 형성할 수 있다. 구체적으로, 스토리지노드콘택플러그(27)와 동일한 금속물질 예컨대, 티타늄질화막(TiN)으로 형성하거나. 스토리지노드콘택플러그(27)와 서로 다른 금속물질 예컨대, 탄탈륨질화막(TaN), 하프늄질화막(HfN), 루테늄(Ru), 루테늄산화막(RuO2), 백금(Pt), 이리듐(Ir) 및 이리듐(IrO2)로 이루어진 그룹으로부터 선택된 어느 한 물질을 사용하여 형성할 수 있다.Here, the conductive film for the storage node may be formed of a metal material. Specifically, the storage node contact plug 27 may be formed of the same metal material as, for example, titanium nitride (TiN). The storage node contact plug 27 and a different metal material such as tantalum nitride (TaN), hafnium nitride (HfN), ruthenium (Ru), ruthenium oxide (RuO 2 ), platinum (Pt), iridium (Ir), and iridium ( It can be formed using any material selected from the group consisting of IrO 2 ).

다음으로, 분리절연막(30)의 상부면이 노출되도록 스토리지노드용 도전막을 평탄화하여 인접한 스토리지노드(32) 사이를 분리하여 스토리지노드(32) 분리공정을 실시하여 스토리지노드(32)를 형성한다.Next, the storage node 32 is formed by planarizing the conductive layer for the storage node so that the upper surface of the isolation insulating layer 30 is exposed, separating the adjacent storage nodes 32, and performing the storage node 32 separation process.

여기서, 본 발명은 스토리지노드(32)를 스토리지노드콘택플러그(27)와 동일한 금속물질 또는 서로 다른 금속물질로 형성함으로써, 이들 사이의 접촉저항을 개선하기 위한 별도의 오믹콘택층 형성공정을 생략할 수 있다. 구체적으로, 종래에는 반도체물질 예컨대, 폴리실리콘막으로 형성된 스토리지노드콘택플러그와 금속물질 예컨대, 티타늄질화막으로 형성된 스토리지노드 사이에는 일함수가 서로 다른 반도체물질과 금속물질의 접합으로 인하여 전위장벽(Potential Barrier)이 형성되기 때문에 오믹콘택층을 필요로 하였지만, 본 발명은 스토리지노드(32) 및 스토리지노드 콘택플러그(27)를 금속물질로 형성하기 때문에 이들 사이에 별도의 오믹콘택층을 형성할 필요가 없다. 이는 잘 알려진 바와 같이, 금속물질간의 접합의 경우 오믹콘택을 형성하기 때문이다.In the present invention, the storage node 32 is formed of the same metal material or different metal materials as those of the storage node contact plug 27, thereby eliminating a separate ohmic contact layer forming process for improving contact resistance therebetween. Can be. Specifically, a conventional barrier barrier is formed between a semiconductor material, for example, a storage node contact plug formed of a polysilicon film and a storage node formed of a metal material, for example, a titanium nitride film, due to the bonding of a semiconductor material and a metal material having different work functions. ), The ohmic contact layer is required, but since the present invention forms the storage node 32 and the storage node contact plug 27 with a metal material, there is no need to form a separate ohmic contact layer therebetween. . This is because, as is well known, in the case of bonding between metal materials, it forms an ohmic contact.

도 5d에 도시된 바와 같이, 습식딥아웃(wet dip out) 공정을 실시하여 남아있는 분리절연막(30)을 제거하여 실린더형의 스토리지노드(32)을 완성한다. 이때, 습식딥아웃 공정시 식각케미컬로 BOE(Buffered Oxide Echant) 또는 HF용액을 사용할 수 있다. As shown in FIG. 5D, a wet dip out process is performed to remove the remaining isolation insulating layer 30 to complete the cylindrical storage node 32. In this case, BOE (Buffered Oxide Echant) or HF solution may be used as an etching chemical during the wet deep out process.

여기서, 본 발명은 제2층간절연막(24A) 위로 돌출된 스토리지노드콘택플러그(27) 및 스토리지노드(32) 하부영역의 외측벽을 둘러싸도록 식각정지막(29)이 형성되기 때문에 습식딥아웃 공정시 식각케미컬이 스토리지노드(32)를 침투하더라도 식각정지막(29)으로 인하여 식각케미컬과 제2층간절연막(24A) 사이의 접촉을 방지할 수 있다. 이를 통하여 벙커디펙트가 형성되는 것을 방지할 수 있다.Here, in the wet dip-out process, the etch stop layer 29 is formed to surround the outer wall of the storage node contact plug 27 and the lower portion of the storage node 32 protruding from the second interlayer insulating layer 24A. Even if the etching chemical penetrates the storage node 32, the contact between the etching chemical and the second interlayer insulating layer 24A may be prevented due to the etching stop layer 29. This prevents the formation of bunker defects.

보다 구체적으로, 식각캐미컬이 'A' 경로 즉, 스토리지노드(32)의 외측벽을 따라 침투할 경우 및 'C'경로 즉, 스토리지노드콘택플러그(27)와 접하지 않는 스토리지노드(32)의 하부면을 침투하는 경우에 식각정지막(29)이 스토리지노드(32)의 하부영역의 외측벽을 감싸고 있기 때문에 식각케미컬이 제2층간절연막(24A)까지 침투하는 것을 방지할 수 있다. 그리고, 식각케미컬이 'B'경로 즉, 스토리지노드콘택플러그(27)와 접하는 스토리지노드(32)의 하부면을 침투할 경우, 스토리지노드(32)와 스토리지노드콘택플러그(27)은 금속물질로 형성되어 있기 때문에 종래에 비하여 스토리지노드(32) 하부면의 두껍기 때문에 식각케미컬이 제2층간절연막(24A)으로 침투하는 것을 방지할 수 있다. More specifically, when the etching chemical penetrates along the 'A' path, that is, the outer wall of the storage node 32, and the 'C' path, that is, the storage node 32 does not contact the storage node contact plug 27. In the case of penetrating the lower surface, since the etch stop layer 29 surrounds the outer wall of the lower region of the storage node 32, the etch chemical may be prevented from penetrating to the second interlayer insulating layer 24A. When the etching chemical penetrates the 'B' path, that is, the lower surface of the storage node 32 in contact with the storage node contact plug 27, the storage node 32 and the storage node contact plug 27 are made of metal. Since the thickness of the lower surface of the storage node 32 is thicker than that of the related art, the etching chemical can be prevented from penetrating into the second interlayer insulating film 24A.

다음으로, 도면에 도시하지는 않았지만, 스토리지노드(32) 전면에 유전막을 형성한다. 이때, 유전막은 화학기상증착법 또는 원자층증착법을 사용하여 ZrO2, TaON, Ta2O5, TiO2, Al2O3, HfO2, SrTiO3 및 (Ba,Sr)TiO3 으로 이루어진 그룹에서 선택된 어느 하나로 구성된 단일막 또는 이들의 적층막으로 형성할 수 있다. Next, although not shown in the drawings, a dielectric film is formed over the storage node 32. At this time, the dielectric film is chemical vapor deposition or atomic layer deposition method using ZrO 2 , TaON, Ta 2 O 5 , TiO 2 , Al 2 O 3 , HfO 2 , SrTiO 3 And (Ba, Sr) TiO 3 It can be formed of a single film or a laminated film composed of any one selected from the group consisting of.

다음으로, 유전막 상에 플레이드 전극을 형성한다. 이때, 플레이트 전극은 금속물질 예컨대, 티타늄질화막(TiN), 탄탈륨질화막(TaN), 하프늄질화막(HfN), 루테늄(Ru), 루테늄산화막(RuO2), 백금(Pt), 이리듐(Ir) 및 이리듐(IrO2)로 이루어진 그룹으로부터 선택된 어느 한 물질을 사용하여 형성할 수 있다.Next, a plate electrode is formed on the dielectric film. At this time, the plate electrode is a metal material, such as titanium nitride (TiN), tantalum nitride (TaN), hafnium nitride (HfN), ruthenium (Ru), ruthenium oxide (RuO 2 ), platinum (Pt), iridium (Ir) and iridium It can be formed using any material selected from the group consisting of (IrO 2 ).

이와 같이, 본 발명은 스토리지노드콘택플러그(27) 및 스토리지노드(32)를 금속물질로 형성하여 이들 사이에 별도의 오믹콘택층을 형성하지 않음으로써, 종래의 스토리지노드콘택플러그(27)와 스토리지노드(32) 사이에 형성된 오믹콘택층이 습식딥아웃 공정시 손실되는 문제를 원천적으로 방지할 수 있으며, 이를 동하여 싱글비트페일이 발생하는 것을 방지할 수 있다.As described above, the present invention does not form a separate ohmic contact layer between the storage node contact plug 27 and the storage node 32 by using a metal material, and thus, the conventional storage node contact plug 27 and the storage are not formed. The problem that the ohmic contact layer formed between the nodes 32 is lost during the wet deep-out process can be prevented at the source, and a single bit fail can be prevented.

또한, 본 발명은 돌출된 스토리지노드콘택플러그(27) 및 스토리지노드(32) 하부영역의 외측벽을 감싸는 형태를 갖는 식각정지막(29)을 구비함으로써, 습식딥아웃 공정시 제2층간절연막(24A)의 손실로 인한 벙커디펙트 발생을 방지할 수 있다. 이로써, 벙커디펙트에 기인한 문제점들 예컨대, 금속배선과 스토리지노드(32) 사이의 전기적인 단락현상, 금속배선을 형성하기 위한 마스크공정시 패턴불량 발생 및 인접한 스토리지노드(32) 사이에 브릿지(bridge) 발생으로 인한 듀얼비트페일을 방지할 수 있다. In addition, the present invention includes an etch stop layer 29 that surrounds the protruding storage node contact plug 27 and the outer wall of the lower portion of the storage node 32, thereby providing a second interlayer dielectric layer 24A during the wet deep-out process. It is possible to prevent the occurrence of bunker defects due to the loss of). As a result, problems caused by bunker defects, for example, an electrical short circuit between the metal wiring and the storage node 32, pattern defects during a mask process for forming the metal wiring, and a bridge between adjacent storage nodes 32 may occur. It is possible to prevent dual bit fail due to bridge occurrence.

또한, 본 발명은 스토리지노드콘택플러그(27) 및 스토리지노드(32)를 금속물질로 형성하고, 돌출된 스토리지노드콘택플러그(27) 및 스토리지노드(32) 하부영역의 외측벽을 식각정지막(29)이 감싸도록 형성함으로써, 스토리지노드(32)의 두께를 감소시킬 수 있다. 이로써, 스토리지노드(32) 상에 유전막 증착공정시 단차피복성(step coverage)을 확보할 수 있으며, 스토리지노드(32) 내부 홀면적을 증가시켜 캐패시터의 정전용량을 증가시킬 수 있는 효과가 있다. In addition, according to the present invention, the storage node contact plug 27 and the storage node 32 are formed of a metal material, and the outer wall of the protruding storage node contact plug 27 and the lower portion of the storage node 32 is etch stop layer 29. By enclosing), the thickness of the storage node 32 can be reduced. As a result, a step coverage may be secured during the deposition process of the dielectric film on the storage node 32, and the capacitance of the capacitor may be increased by increasing the hole area inside the storage node 32.

또한, 본 발명은 스토리지노드콘택플러그(27)를 폴리실리콘막에 비하여 비저항이 낮은 금속물질로 형성함으로써, 반도체 소자의 전기적인 특성을 향상시킬 수 있다.In addition, according to the present invention, the storage node contact plug 27 may be formed of a metal material having a lower specific resistance than that of the polysilicon film, thereby improving electrical characteristics of the semiconductor device.

이로써, 본 발명은 반도체 소자의 캐패시터에서 제한된 면적내에서 필요로하는 정전용량을 확보함과 동시에 싱글비트페일 및 듀얼비트페일을 방지하여 캐패시터의 신뢰성 및 제조 수율을 향상시킬 수 있는 효과가 있다.As a result, the present invention has the effect of securing the capacitance required within the limited area of the capacitor of the semiconductor device and at the same time preventing the single bit fail and dual bit fail to improve the reliability and manufacturing yield of the capacitor.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위내의 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will appreciate that various embodiments within the scope of the technical idea of the present invention are possible.

도 1a 내지 도 1b는 종래기술에 따른 반도체 소자의 제조방법을 도시한 공정단면도.1A to 1B are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the prior art.

도 2a 내지 도 2b는 종래기술에 따른 반도체 소자의 문제점을 나타낸 이미지.2a to 2b are images showing a problem of a semiconductor device according to the prior art.

도 3은 본 발명의 실시예에 따른 반도체 소자를 도시한 단면도.3 is a cross-sectional view showing a semiconductor device according to an embodiment of the present invention.

도 4는 본 발명의 실시예에 따른 반도체 소자에서 스토리지노드와 스토리지노드콘택플러그 사이에 오정렬이 발생한 경우를 도시한 단면도. 4 is a cross-sectional view illustrating a case in which misalignment occurs between a storage node and a storage node contact plug in a semiconductor device according to an embodiment of the present invention.

도 5a 내지 도 5d는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 도시한 공정단면도.5A through 5D are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.

*도면 주요 부분에 대한 부호 설명** Description of symbols on the main parts of the drawings *

21 : 기판 22 : 제1층간절연막21 substrate 22 first interlayer insulating film

23 : 랜딩플러그 24 : 제2층간절연막23: landing plug 24: second interlayer insulating film

25 : 콘택홀 26 : 장벽금속막25 contact hole 26 barrier metal film

27 : 스토리지노드콘택플러그 28 : 오믹콘택층27: storage node contact plug 28: ohmic contact layer

29 : 식각정지막 30 : 분리절연막29: etching stop film 30: isolation insulating film

31 : 스토리지노드홀 32 : 스토리지노드 31: storage node hole 32: storage node

Claims (21)

기판 상부에 형성된 층간절연막;An interlayer insulating film formed over the substrate; 상기 층간절연막을 관통하여 일부가 상기 층간절연막 위로 돌출되고, 금속물질로 이루어진 스토리지노드콘택플러그; A storage node contact plug made of a metal material through a portion of the interlayer insulating layer and protruding from the interlayer insulating layer; 상기 스토리지노드콘택플러그 상부 표면에 접하고, 금속물질로 이루어진 스토리지노드; 및 A storage node in contact with an upper surface of the storage node contact plug and made of a metal material; And 상기 층간절연막 전면에 상기 스토리지노드 하부영역의 외측벽 및 돌출된 상기 스토리지노드콘택플러그를 감싸도록 형성된 식각정지막An etch stop layer formed on the entire surface of the interlayer insulating layer to surround the outer wall of the lower region of the storage node and the protruding storage node contact plug. 을 포함하는 반도체 소자. Semiconductor device comprising a. 삭제delete 제1항에 있어서,The method of claim 1, 상기 스토리지노드콘택플러그 및 상기 스토리지노드는 동일한 금속물질로 형성된 반도체 소자. The storage node contact plug and the storage node are formed of the same metal material. 제3항에 있어서,The method of claim 3, 상기 스토리지노드콘택플러그 및 상기 스토리지노드는 티타늄질화막(TiN)으로 형성된 반도체 소자. The storage node contact plug and the storage node are formed of a titanium nitride layer (TiN). 제1항에 있어서,The method of claim 1, 상기 스토리지노드콘택플러그 및 상기 스토리지노드는 서로 다른 금속물질로 형성된 반도체 소자. The storage node contact plug and the storage node are formed of different metal materials. 제5항에 있어서,The method of claim 5, 상기 스토리지노드콘택플러그는 티타늄질화막(TiN)이고, 상기 스토리지노드는 탄탈륨질화막(TaN), 하프늄질화막(HfN), 루테늄막(Ru), 루테늄산화막(RuO2), 백금막(Pt), 이리듐막(Ir) 및 이리듐산화막(IrO2)로 이루어진 그룹으로부터 선택된 어느 하나인 반도체 소자.The storage node contact plug is a titanium nitride layer (TiN), and the storage node is a tantalum nitride layer (TaN), a hafnium nitride layer (HfN), a ruthenium layer (Ru), a ruthenium oxide layer (RuO 2 ), a platinum layer (Pt), or an iridium layer A semiconductor device which is any one selected from the group consisting of (Ir) and an iridium oxide film (IrO 2 ). 제1항에 있어서,The method of claim 1, 상기 기판의 소정영역과 상기 스토리지노드콘택플러그 사이를 전기적으로 연결하는 랜딩플러그를 더 포함하는 반도체 소자. And a landing plug electrically connecting the predetermined region of the substrate to the storage node contact plug. 제7항에 있어서,The method of claim 7, wherein 상기 랜딩플러그와 상기 스토리지노드콘택플러그 사이에 형성된 오믹콘택층을 더 포함하는 반도체 소자.And an ohmic contact layer formed between the landing plug and the storage node contact plug. 제7항에 있어서,The method of claim 7, wherein 상기 랜딩플러그는 폴리실리콘막이고, 상기 스토리지노드콘택플러그는 상기 폴리실리콘막보다 비저항이 낮은 물질인 반도체 소자. The landing plug is a polysilicon layer, and the storage node contact plug is a semiconductor device having a lower specific resistance than the polysilicon layer. 기판 상부에 층간절연막을 형성하는 단계;Forming an interlayer insulating film on the substrate; 상기 층간절연막을 관통하고, 금속물질로 이루어진 스토리지노드콘택플러그를 형성하는 단계;Forming a storage node contact plug made of a metal material through the interlayer insulating layer; 상기 층간절연막을 리세스하여 상기 스토리지노드콘택플러그의 일부를 상기 층간절연막 위로 돌출시키는 단계;Recessing the interlayer dielectric to protrude a portion of the storage node contact plug onto the interlayer dielectric; 상기 층간절연막 전면에 돌출된 상기 스토리지노드콘택플러그를 덮도록 식각정지막을 형성하는 단계;Forming an etch stop layer to cover the storage node contact plug protruding from an entire surface of the interlayer insulating layer; 상기 식각정지막 상부면 단차를 제거하기 위한 평탄화공정을 실시하는 단계;Performing a planarization process to remove the step difference between the etch stop layer; 상기 식각정지막 상에 분리절연막을 형성하는 단계;Forming a separation insulating film on the etch stop film; 상기 분리절연막 및 상기 식각정지막을 선택적으로 식각하여 상기 스토리지노드콘택플러그의 상부면을 오픈하고, 상기 식각정지막이 하부영역의 측벽을 제공하는 스토리지노드홀을 형성하는 단계;Selectively etching the isolation insulating layer and the etch stop layer to open a top surface of the storage node contact plug, and forming a storage node hole in which the etch stop layer provides sidewalls of a lower region; 상기 스토리지노드홀의 표면을 따라 스토리지노드를 형성하는 단계; 및Forming a storage node along a surface of the storage node hole; And 상기 분리절연막을 제거하는 단계Removing the isolation insulating film 를 포함하는 반도체 소자의 제조방법. Method of manufacturing a semiconductor device comprising a. 삭제delete 제10항에 있어서,The method of claim 10, 상기 스토리지노드콘택플러그 및 상기 스토리지노드는 동일한 금속물질로 형성하는 반도체 소자의 제조방법.And the storage node contact plug and the storage node are formed of the same metal material. 제12항에 있어서,The method of claim 12, 상기 스토리지노드콘택플러그 및 상기 스토리지노드는 티타늄질화막으로 형 성하는 반도체 소자의 제조방법. And the storage node contact plug and the storage node are formed of a titanium nitride film. 제10항에 있어서,The method of claim 10, 상기 스토리지노드콘택플러그 및 상기 스토리지노드는 서로 다른 금속물질로 형성하는 반도체 소자의 제조방법.And the storage node contact plug and the storage node are formed of different metal materials. 제14항에 있어서,The method of claim 14, 상기 스토리지노드콘택플러그는 티타늄질화막으로 형성하고, 상기 스토리지노드는 탄탈륨질화막(TaN), 하프늄질화막(HfN), 루테늄막(Ru), 루테늄산화막(RuO2), 백금막(Pt), 이리듐막(Ir) 및 이리듐산화막(IrO2)로 이루어진 그룹으로부터 선택된 어느 하나로 형성하는 반도체 소자의 제조방법. The storage node contact plug may be formed of a titanium nitride layer, and the storage node may be a tantalum nitride layer (TaN), a hafnium nitride layer (HfN), a ruthenium layer (Ru), a ruthenium oxide layer (RuO 2 ), a platinum layer (Pt), or an iridium layer ( A method for manufacturing a semiconductor device, which is formed of any one selected from the group consisting of Ir) and iridium oxide film (IrO 2 ). 제10항에 있어서,The method of claim 10, 상기 식각정지막은 질화막으로 형성하는 반도체 소자의 제조방법. The etching stop layer is a semiconductor device manufacturing method of forming a nitride film. 제10항에 있어서,The method of claim 10, 상기 층간절연막 및 상기 분리절연막은 산화막으로 형성하는 반도체 소자의 제조방법. The interlayer insulating film and the isolation insulating film are formed of an oxide film. 제10항에 있어서,The method of claim 10, 상기 층간절연막을 리세스하는 단계 및 상기 분리절연막을 제거하는 단계는,Recessing the interlayer insulating film and removing the separation insulating film, BOE(Buffered Oxide Echant)용액 또는 HF용액을 사용하여 실시하는 반도체 소자의 제조방법. A method of manufacturing a semiconductor device using a BOE (Buffered Oxide Echant) solution or HF solution. 제10항에 있어서,The method of claim 10, 상기 기판의 소정영역과 상기 스토리지노드콘택플러그 사이를 전기적으로 연결하는 랜딩플러그를 형성하는 단계를 더 포함하는 반도체 소자의 제조방법.And forming a landing plug electrically connecting the predetermined region of the substrate and the storage node contact plug. 제19항에 있어서,The method of claim 19, 상기 랜딩플러그와 상기 스토리지노드콘택플러그 사이에 오믹콘택층을 형성하는 단계를 더 포함하는 반도체 소자의 제조방법.And forming an ohmic contact layer between the landing plug and the storage node contact plug. 제19항에 있어서,The method of claim 19, 상기 랜딩플러그는 폴리실리콘막으로 형성하고, 상기 스토리지노드콘택플러그는 상기 폴리실리콘막보다 비저항이 낮은 물질로 형성하는 반도체 소자의 제조방법.The landing plug is formed of a polysilicon film, and the storage node contact plug is formed of a material having a lower specific resistance than the polysilicon film.
KR1020080005180A 2008-01-17 2008-01-17 Semiconductor device and method for manufacturing the same KR100968424B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080005180A KR100968424B1 (en) 2008-01-17 2008-01-17 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080005180A KR100968424B1 (en) 2008-01-17 2008-01-17 Semiconductor device and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20090079306A KR20090079306A (en) 2009-07-22
KR100968424B1 true KR100968424B1 (en) 2010-07-07

Family

ID=41290515

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080005180A KR100968424B1 (en) 2008-01-17 2008-01-17 Semiconductor device and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR100968424B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11094586B2 (en) 2019-01-25 2021-08-17 Samsung Electronics Co., Ltd. Semiconductor device including interconnections having different structures and method of fabricating the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020055250A (en) * 2000-12-28 2002-07-08 박종섭 Method of manufacturing a capacitor in semiconductor device
KR20040049659A (en) * 2002-12-06 2004-06-12 주식회사 하이닉스반도체 A method for forming a capacitor of a semiconductor device
KR20050059853A (en) * 2003-12-15 2005-06-21 삼성전자주식회사 Methods of fabricating a semiconductor device by exposing upper sidewall of contact plug to form a charge storage electrode
KR20050073040A (en) * 2004-01-08 2005-07-13 주식회사 하이닉스반도체 Method for forming capacitor of semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020055250A (en) * 2000-12-28 2002-07-08 박종섭 Method of manufacturing a capacitor in semiconductor device
KR20040049659A (en) * 2002-12-06 2004-06-12 주식회사 하이닉스반도체 A method for forming a capacitor of a semiconductor device
KR20050059853A (en) * 2003-12-15 2005-06-21 삼성전자주식회사 Methods of fabricating a semiconductor device by exposing upper sidewall of contact plug to form a charge storage electrode
KR20050073040A (en) * 2004-01-08 2005-07-13 주식회사 하이닉스반도체 Method for forming capacitor of semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11094586B2 (en) 2019-01-25 2021-08-17 Samsung Electronics Co., Ltd. Semiconductor device including interconnections having different structures and method of fabricating the same

Also Published As

Publication number Publication date
KR20090079306A (en) 2009-07-22

Similar Documents

Publication Publication Date Title
KR100977716B1 (en) Semiconductor device and method for manufacturing the same
KR100722988B1 (en) Semiconductor device and method for manufacturing the same
KR100703970B1 (en) Semiconductor integrated circuit apparatus and method of fabricating the same
KR20120088251A (en) Capacitor of semiconductor device
KR100280206B1 (en) EMBODIMENT ALLOCATOR AND METHOD FOR MANUFACTURING
US10910382B2 (en) Method for fabricating semiconductor device
KR100413606B1 (en) Method for fabricating capacitor
KR102645594B1 (en) Semiconductor device and method for fabricating the same
KR20120042054A (en) Capacitor of semiconductor device and method for manufacturing the same
KR20090070910A (en) Method for fabricating capacitor with pillar storagenode
KR100869342B1 (en) Cylinder type capacitor and method for manufacturing the same
US20090206379A1 (en) Semiconductor device and manufacturing method thereof
KR100968424B1 (en) Semiconductor device and method for manufacturing the same
US7535046B2 (en) Dielectric memory and manufacturing method thereof
KR20040001906A (en) Method for fabricating capacitor
KR100968425B1 (en) Method for manufacturing semiconductor device
KR100612941B1 (en) Method for fabricating capacitor in semiconductor device
KR20100053210A (en) Method for manufacturing semiconductor device
KR100846384B1 (en) Method for fabricating semiconductor device
KR100689678B1 (en) Capacitor and method for manufacturing the same
KR100334529B1 (en) Capacitor Formation Method of Semiconductor Device
KR20070081704A (en) Ferroelectric memory device and method of forming the same
KR20070121344A (en) Semiconductor memory device and method for forming the same
KR20060074127A (en) Method for forming a capacitor in semiconductor device
KR20030058038A (en) Forming method for capacitor of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee