KR100668860B1 - 트랜지스터 제조방법 - Google Patents

트랜지스터 제조방법 Download PDF

Info

Publication number
KR100668860B1
KR100668860B1 KR1020050092036A KR20050092036A KR100668860B1 KR 100668860 B1 KR100668860 B1 KR 100668860B1 KR 1020050092036 A KR1020050092036 A KR 1020050092036A KR 20050092036 A KR20050092036 A KR 20050092036A KR 100668860 B1 KR100668860 B1 KR 100668860B1
Authority
KR
South Korea
Prior art keywords
ion implantation
threshold voltage
active region
region
ion
Prior art date
Application number
KR1020050092036A
Other languages
English (en)
Inventor
황선환
이진열
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050092036A priority Critical patent/KR100668860B1/ko
Application granted granted Critical
Publication of KR100668860B1 publication Critical patent/KR100668860B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Abstract

본 발명은 트랜지스터 제조방법을 개시한다. 개시된 본 발명의 방법은, 활성영역을 한정하는 필드산화막이 구비된 반도체기판을 제공하는 단계와, 상기 필드산화막을 식각하여 활성영역의 채널 예정 영역을 돌출시키는 단계와, 상기 돌출된 채널 예정 영역의 표면 내에 문턱전압 조절 이온주입하는 단계 및 상기 기판 상에 활성영역의 돌출된 채널 예정 영역을 감싸는 형태로 게이트를 형성하는 단계를 포함하는 것을 특징으로 한다. 여기서, 본 발명은, 상기 문턱전압 조절 이온주입하는 단계는 플라즈마 도핑 방식에 따라 1차 이온주입하는 단계와 빔 라인 이온주입 방식에 따라 2차 이온주입하는 단계로 구성되는 것을 특징으로 한다.

Description

트랜지스터 제조방법{Method of maufacturing transister}
도 1은 본 발명에 따른 트랜지스터 제조방법을 설명하기 위한 평면도.
도 2a 내지 도 2c는 본 발명에 따른 트랜지스터 제조방법을 설명하기 위한 공정별 단면도.
도 3a 내지 도 3c는 본 발명에 따른 트랜지스터 제조방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
1: 반도체기판 2: 패드산화막
3: 패드질화막 4: 소자분리막
5: 감광막패턴 6: 게이트 절연막
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는, 돌기형 트랜지스터 및 그 제조방법에 관한 것이다.
최근, 고집적 모스펫(MOSFET) 소자의 디자인 룰이 급격히 감소함에 따라 그에 대응하여 트랜지스터의 채널 길이(length)와 폭(width)이 감소하고 있고, 아울 러, 접합영역으로의 도핑농도는 증가하여 전계(electric field) 증가에 따른 접합 누설 전류는 증가하고 있다. 이로 인해 기존의 플래너(planer) 채널 구조를 갖는 트랜지스터의 구조로는 고집적 소자에서 요구하는 문턱전압 값을 얻기가 어려워지게 되었고, 리프레쉬 특성을 향상시키는데 한계점에 이르게 되었다. 이에 따라, 채널 영역을 확장시킬 수 있는 3차원 구조의 채널을 갖는 모스펫 소자의 구현에 대한 아이디어 및 실제 공정개발 연구가 활발히 진행되고 있다.
이러한 노력의 하나로 최근 로직 소자(logic device) 분야에서는 3차원 구조의 채널을 갖는 트랜지스터로서 돌기형 트랜지스터(Fin Transistor) 구조가 제안되었다. 상기 돌기형 트랜지스터는 필드영역을 식각해 활성영역을 돌출시킴으로써, 활성영역의 양측면 및 상부면을 노출시키고, 그런 다음, 돌출된 활성영역을 감싸도록 게이트 라인을 형성시킨 구조로서, 이 경우, 활성영역의 노출된 세 면 모두에 채널이 형성되어 채널을 통한 전류구동(current drive) 특성이 획기적으로 향상된다. 이러한 장점으로 인해, 상기 돌기형 트랜지스터 구조는 차세대 초고집적 로직 소자(logic device)를 구현할 수 있는 가장 이상적인 구조로 주목받고 있다.
이하에서는, 종래 기술에 따른 돌기형 트랜지스터 제조방법을 간략하게 설명하도록 한다.
먼저, 활성영역을 한정하는 필드산화막을 구비한 반도체기판을 제공한 후, 상기 필드산화막 일부 두께를 식각하여 활성영역의 채널 예정 영역을 돌출시킨다. 그런다음, 상기 돌출된 활성영역의 채널 예정 영역의 문턱전압 조절을 위한 이온주입을 빔 라인(beam line) 이온주입 방식에 따라 수행한다. 다음으로, 상기 돌출된 활성영역의 채널 예정 영역을 감싸도록 게이트를 형성한 후, 상기 게이트 양측 기판 영역에 소오스/드레인 영역을 형성하여 트랜지스터를 제조한다.
전술한 바와 같이, 종래의 트랜지스터 제조방법에서는 문턱전압 조절을 위한 이온주입을 빔 라인 이온주입 방식에 따라 수행하였다. 그러나, 3차원 구조의 채널을 갖는 트랜지스터의 문턱전압 조절을 위한 이온주입을 상기 빔 라인 이온주입 방식으로 수행하게 되면, 빔 라인의 특성상 컨포멀(conformal)하게 이온주입이 수행되지 않는다.
한편, 상기한 문제를 해결하기 위해서는 많은 도우즈(dose)를 사용하여 이온주입을 수행하여만 하는데, 문턱전압 조절을 위한 이온주입에 도우즈가 증가하게 되면, 전계가 증가하게 되어 접합누설전류 또한 증가하게 되고, 이로 인해, 소자의 리플레쉬(refresh) 특성이 감소된다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로써, 트랜지스터의 문턱전압 조절을 위한 이온주입 공정의 신뢰성을 향상시킬 수 있는 트랜지스터 제조방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 활성영역을 한정하는 필드산화막이 구비된 반도체기판을 제공하는 단계; 상기 필드산화막을 식각하여 활성영역의 채널 예정 영역을 돌출시키는 단계; 상기 돌출된 채널 예정 영역의 표면 내에 문턱전압 조절 이온주입하는 단계; 및 상기 기판 상에 활성영역의 돌출된 채널 예 정 영역을 감싸는 형태로 게이트를 형성하는 단계;를 포함하는 트랜지스터 제조방법에 있어서, 상기 문턱전압 조절 이온주입하는 단계는 플라즈마 도핑 방식에 따라 1차 이온주입하는 단계와 빔 라인 이온주입 방식에 따라 2차 이온주입하는 단계로 구성되는 것을 특징으로 하는 트랜지스터 제조방법을 제공한다.
여기서, 상기 1차 이온주입하는 단계는 BF3 또는 B2H6 가스를 사용하여 형성된 플라즈마 이온을 1.E12∼1.E14 이온/㎠의 도우즈 및 0.3∼40V의 에너지로 수행하는 것을 특징으로 한다.
아울러, 상기 2차 이온주입하는 단계는 11B를 1.E12∼5.E13 이온/㎠의 도우즈 및 10∼60keV의 에너지를 가지고 1∼15도의 경사 이온주입으로 수행하는 것을 특징으로 하며, 또는, 상기 2차 이온주입하는 단계는 40BF2를 1.E12∼5.E13 이온/㎠의 도우즈 및 20∼90keV의 에너지를 가지고 1∼15의 경사 이온주입으로 수행하는 것을 특징으로 한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 1은 본 발명에 따른 트랜지스터 제조방법을 설명하기 위한 평면도이다.
도 2a 내지 도 3c는 본 발명에 따른 트랜지스터 제조방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.
도 2a는 도 1의 A-A'선에 따른 단면도이고, 도 3a는 도 1의 B-B'선에 따른 단면도이다.
도 2a 및 도 3a를 참조하면, 활성영역 및 필드영역을 갖는 반도체기판(1) 상에 패드산화막(2) 및 패드질화막(3)을 차례로 형성한 후, 이들을 식각함과 아울러 노출된 기판 부분(1)을 식각하여 트렌치를 형성한다. 그런다음, 상기 트렌치 내에 산화막을 매립하여 소자분리막(4)을 형성한다.
다음으로, 상기 기판 결과물 상에 감광막패턴(5)을 형성하여 활성영역의 채널 예정 영역 및 후속에서 리세스(recess)될 소자분리막 영역이 노출되도록 상기 패드질화막(3)을 식각한다. 이때, 상기 노출된 소자분리막(4) 부분도 500∼3000Å 깊이만큼 함께 식각하여 활성영역의 채널 예정 영역이 돌출되도록 만든다.
도 2b 및 3b를 참조하면, 상기 돌출된 채널 예정 영역의 표면 내에 BF3 또는 B2H6 가스를 사용하여 형성된 플라즈마 이온을 1.E12∼1.E14 이온/㎠의 도우즈 및 0.3∼40kV의 에너지로 1차로 문턱전압 조절 이온주입을 수행하여 도핑 프로파일(doping profile)을 균일하게 형성되도록 한다.
그런다음, 상기 1차로 이온주입된 돌출된 채널 예정 영역의 표면 내에 11B를 1.E12∼5.E13 이온/㎠의 도우즈 및 10∼60keV의 에너지를 가지고 1∼15도의 경사 이온주입으로 2차로 문턱전압 조절 이온주입을 수행하거나, 또는, 40BF2를 1.E12∼5.E13 이온/㎠의 도우즈 및 20∼90keV의 에너지를 가지고 1∼15의 경사 이온주입으로 2차로 문턱전압 조절 이온주입을 수행하여 돌출된 채널 예정 영역의 탑 외의 부분에 이온주입이 형성되도록 한다.
여기서, 본 발명은 문턱전압 조절을 위한 이온주입을, 먼저, 1차로 플라즈마 도핑 방식에 따라 돌출된 채널 예정 영역의 표면 내에 수행하여 도핑 프로파일이 균일하도록 진행하여 주고, 다음으로, 2차로 빔 라인 이온주입 방식에 따라 돌출된 채널 예정 영역의 표면 내에 수행하여 돌출된 채널 예정 영역의 탑 부분에서의 전계(Electric-Filed) 집중에 의한 문턱전압 감소를 억제할 수 있다.
또한, 본 발명은 문턱전압 조절을 위한 이온주입을 1차로 플라즈마 도핑방식에 따라 수행한 후, 2차로 빔 라인 이온주입 방식에 따라 수행함으로써, 종래의 문턱전압 조절을 위한 이온주입을 빔 라인 이온주입 방식에 따라 수행한 것에 비해 문턱전압 조절을 위한 이온주입을 컨포멀(conformal)하게 수행할 수 있고, 또한, 돌출된 채널 예정 영역의 탑 부분보다 측벽 부분의 도우즈를 감소시킬 수 있으며, 이로 인해, 리플레쉬 특성을 향상시킬 수 있다.
결과적으로, 본 발명은 트랜지스터의 문턱전압 조절을 위한 이온주입을 종래의 빔 라인 이온주입 방식에 따라 수행하였을 때와 비교해 보면 컨포멀하게 이온주입을 수행할 수 있으며, 또한, 적은 이온주입 도우즈로도 소망하는 문턱전압 특성을 얻을 수 있어 문턱전압 마진 개선 효과를 얻을 수 있다.
도 2c 및 3c를 참조하면, 상기 감광막패턴 및 패드질화막을 제거한 후, 상기 기판 상에 활성영역의 돌출된 채널 예정 영역을 감싸는 형태로 게이트 절연막(6)을 형성한다. 여기서, 상기 게이트 절연막(6)은 플라즈마 산화(Plasma Oxidation) 공정으로 100∼400℃ 온도에서 형성한다. 상기와 같은 공정으로 게이트 절연막을 형성하게 되면 기판의 보론 외방 확산(boron out-diffusion)을 억제할 수가 있다.
또한, 상기 게이트 절연막(6)을 퍼니스(furnace) 공정으로 낮은 압력(Low Pressure)에서 형성할 수 있다. 상기와 같은 공정으로 게이트 절연막을 형성하게 되면 돌출된 채널 예정 영역의 탑 코너(top corner)부분의 라운딩(rounding)을 개선할 수 있어, 게이트의 누설전류를 감소하는 효과를 얻을 수 있다.
이후, 도시하지는 않았으나, 상기 게이트 절연막 상에 게이트 도전막 및 게이트 하드마스크막을 차례로 증착하여 활성영역의 돌출된 채널 예정 영역을 감싸는 형태의 게이트를 형성한 후, 상기 게이트 양측 기판 내에 소오스/드레인 영역을 형성하여 본 발명의 따른 트랜지스터의 제조를 완성한다.
이상에서와 같이, 본 발명은 트랜지스터의 문턱전압 조절을 위한 이온주입을 1차로 플라즈마 도핑방식으로 수행한 후, 2차로 빔 라인 이온주입 방식으로 수행함으로써, 균일한 도핑 프로파일을 갖도록 할 수 있으며, 이에 따라, 돌출된 채널 예정 영역의 탑 부분에 발생하는 전계(Electric-Field) 증가를 억제할 수 있다.
또한, 본 발명은 적은 이온주입 도우즈로도 소망하는 문턱전압 특성을 얻을 수 있는 바, 접합누설전류를 감소시킬 수 있어서 소자의 리플레쉬 특성을 개선 시킬 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.

Claims (4)

  1. 활성영역을 한정하는 필드산화막이 구비된 반도체기판을 제공하는 단계; 상기 필드산화막을 식각하여 활성영역의 채널 예정 영역을 돌출시키는 단계; 상기 돌출된 채널 예정 영역의 표면 내에 문턱전압 조절 이온주입하는 단계; 및 상기 기판 상에 활성영역의 돌출된 채널 예정 영역을 감싸는 형태로 게이트를 형성하는 단계;를 포함하는 트랜지스터 제조방법에 있어서,
    상기 문턱전압 조절 이온주입하는 단계는 플라즈마 도핑 방식에 따라 1차 이온주입하는 단계와 빔 라인 이온주입 방식에 따라 2차 이온주입하는 단계로 구성되는 것을 특징으로 하는 트랜지스터 제조방법.
  2. 제 1 항에 있어서, 상기 1차 이온주입하는 단계는 BF3 또는 B2H6 가스를 사용하여 형성된 플라즈마 이온을 1.E12∼1.E14 이온/㎠의 도우즈 및 0.3∼40kV의 에너지로 수행하는 것을 특징으로 하는 트랜지스터 제조방법.
  3. 제 1 항에 있어서, 상기 2차 이온주입하는 단계는 11B를 1.E12∼5.E13 이온/㎠의 도우즈 및 10∼60keV의 에너지를 가지고 1∼15도의 경사 이온주입으로 수행하는 것을 특징으로 하는 트랜지스터 제조방법.
  4. 제 1 항에 있어서, 상기 2차 이온주입하는 단계는 40BF2를 1.E12∼5.E13 이 온/㎠의 도우즈 및 20∼90keV의 에너지를 가지고 1∼15의 경사 이온주입으로 수행하는 것을 특징으로 하는 트랜지스터 제조방법.
KR1020050092036A 2005-09-30 2005-09-30 트랜지스터 제조방법 KR100668860B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050092036A KR100668860B1 (ko) 2005-09-30 2005-09-30 트랜지스터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050092036A KR100668860B1 (ko) 2005-09-30 2005-09-30 트랜지스터 제조방법

Publications (1)

Publication Number Publication Date
KR100668860B1 true KR100668860B1 (ko) 2007-01-16

Family

ID=38013739

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050092036A KR100668860B1 (ko) 2005-09-30 2005-09-30 트랜지스터 제조방법

Country Status (1)

Country Link
KR (1) KR100668860B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9184293B2 (en) 2013-08-09 2015-11-10 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices having punch-through stopping regions
US9812559B2 (en) 2015-09-03 2017-11-07 Samsung Electronics Co., Ltd. FINFET semiconductor devices and method of forming the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9184293B2 (en) 2013-08-09 2015-11-10 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices having punch-through stopping regions
US9812559B2 (en) 2015-09-03 2017-11-07 Samsung Electronics Co., Ltd. FINFET semiconductor devices and method of forming the same

Similar Documents

Publication Publication Date Title
KR100924194B1 (ko) 반도체 소자 및 그 제조 방법
KR100799101B1 (ko) 핀 트랜지스터 제조 방법
KR100668860B1 (ko) 트랜지스터 제조방법
KR100691018B1 (ko) 리세스 채널을 갖는 반도체 소자 및 그의 제조방법
KR20040008520A (ko) 플래시 메모리 제조방법
KR100874431B1 (ko) 반도체 소자의 리세스 게이트 형성 방법
KR100713915B1 (ko) 돌기형 트랜지스터 및 그의 형성방법
KR100764439B1 (ko) 반도체 소자의 형성 방법
KR100650773B1 (ko) 돌기형 트랜지스터 및 그의 형성방법
KR100680972B1 (ko) 트랜지스터 및 그의 형성방법
KR100596829B1 (ko) 반도체 소자의 트랜지스터 형성방법
KR20070088055A (ko) 모스펫 소자의 제조방법
KR20110103596A (ko) 반도체 소자의 트랜지스터 및 그의 제조 방법
KR20090114151A (ko) 반도체 소자의 제조 방법
KR101159690B1 (ko) 확장된 활성영역을 갖는 피모스 트랜지스터
KR100826981B1 (ko) 반도체 소자 및 그의 제조 방법
KR100701700B1 (ko) 트랜지스터 및 그 제조방법
KR100541681B1 (ko) 반도체 소자의 비대칭 접합 형성방법
KR100668734B1 (ko) 반도체 소자의 제조방법
KR100772115B1 (ko) 모스펫 소자의 제조방법
CN117198999A (zh) 半导体结构及其形成方法
KR100691009B1 (ko) 반도체 소자의 제조방법
KR100876886B1 (ko) 반도체 소자의 제조방법
KR100650774B1 (ko) 모스펫 소자의 제조방법
KR100743656B1 (ko) 모스펫 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee